JP2010283834A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2010283834A
JP2010283834A JP2010132777A JP2010132777A JP2010283834A JP 2010283834 A JP2010283834 A JP 2010283834A JP 2010132777 A JP2010132777 A JP 2010132777A JP 2010132777 A JP2010132777 A JP 2010132777A JP 2010283834 A JP2010283834 A JP 2010283834A
Authority
JP
Japan
Prior art keywords
pad
lna
frequency band
lead
conductive wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010132777A
Other languages
English (en)
Other versions
JP4828644B2 (ja
Inventor
Kumiko Takigawa
久美子 滝川
Satoshi Tanaka
聡 田中
Yoshiyasu Tashiro
嘉靖 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010132777A priority Critical patent/JP4828644B2/ja
Publication of JP2010283834A publication Critical patent/JP2010283834A/ja
Application granted granted Critical
Publication of JP4828644B2 publication Critical patent/JP4828644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】高周波特性が良好な無線通信装置の提供。
【解決手段】無線通信用の半導体集積回路装置は、低雑音増幅回路110、低雑音増幅回路の入力用の第１のパッド103、グラウンド用の第２のパッド102および第３のパッド104を含む半導体チップと、半導体チップの周囲に配置された複数のリード（201〜209）と、第１のパッド103に接続された第１の導電性ワイヤと、第２のパッド102に接続された第２の導電性ワイヤと、第３のパッド104に接続された第３の導電性ワイヤを含み、第１のパッド103と第２のパッド102、および第１のパッド103と第３のパッド104は隣り合って配置され、第１のパッド103は、第２のパッド102および第３のパッド104の間に配置され、第１の導電性ワイヤは、第２の導電性ワイヤおよび第３の導電性ワイヤの間に配置されている。
【選択図】図１

Description

本発明は無線通信装置に係わり、特に高周波特性が良好になる無線通信用受信集積回路の内部回路のレイアウト技術に適用して有効な技術に関する。
ディジタルセルラーシステム等の無線通信装置（無線通信移動体端末機器、以下、端末機器とも称す）における信号処理集積回路（ＩＣ）は、単一の半導体チップに多くの内部回路が組み込まれている。
信号処理ＩＣについては、例えば、「DIGEST OF TECHNICAL PAPERS」,ISSCC(International Solid-State Circuits Conference)98/February5,1998,pp48-49,PP411「A single-Chip CMOS Transceiver for DCS1800 wireless Communications」に記載されている。この文献には、ＤＣＳ（Digital Cellular System ）１８００向け送受信回路が１チップ化されたＩＣが開示されている。レイアウト写真によれば、電極端子（パッド）の内側に電源ラインまたはグランドラインがあり、その内側にＬＮＡ（Low-Noise Amplifier ：低雑音増幅）回路が配置され、さらにその内側に電源ラインまたはグランドラインが配置されている。
また、同様の技術については、「DIGEST OF TECHNICAL PAPERS」,ISSCC99/February16,1999,pp224-225,PP463 「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications 」に記載されている。この文献には、０．９、２．０ＧＨｚ帯向けデュアルバンド無線通信送受信ＩＣ向けに２つの低雑音増幅器を１チップ化し、静電保護回路をつけて、ＴＳＳＯＰ（Thin Small Outline Package）２０ピンパッケージに封止したものが開示されている。レイアウト写真によれば、外周に電源ライン又はグランドラインがあり、その内側にパッドが並び、その内側に電源ライン又はグランドラインが取り囲み、その中にＬＮＡ回路が配置されている。
また、「日立評論」、Vol.81,No.10(1999-10),PP17〜20には、ＬＮＡ，デュアルシンセサイザを含む送受信部をワンチップ化した信号処理ＩＣについて記載されている。この文献には、ＧＳＭ（Global System for Mobile Communications ）とＤＣＳ１８００の信号処理が行えるデュアルバンド携帯電話用ＩＣについて記載されている。ＧＳＭではアンテナで受信した信号を帯域通過フィルタにかけて不要信号成分を除去して９２５〜９６０ＭＨｚの信号を取り出し、その後専用のＬＮＡ回路で増幅する。また、ＤＣＳ１８００ではアンテナで受信した信号を帯域通過フィルタにかけて不要信号成分を除去して１８０５〜１８８０ＭＨｚの信号を取り出し、その後専用のＬＮＡ回路で増幅する。
「DIGEST OF TECHNICAL PAPERS」,ISSCC98/February5,1998,pp48-49,PP411「A single-Chip CMOS Transceiver for DCS1800 wireless Communications」 「DIGEST OF TECHNICAL PAPERS」,ISSCC99/February16,1999,pp224-225,PP463 「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications 」 「日立評論」、Vol.81,No.10(1999-10),PP17〜20
無線通信装置において、低雑音増幅器（ＬＮＡ）は受信系の第１ステージの回路で、極めて小さい受信信号を増幅して次段のミキサへ信号を送るため、受信系全体の特性を大きく支配する。従って、低雑音増幅器は、高利得，低雑音等の高周波特性が要求される。これらの特性を劣化させる要因として、以下の２点が挙げられる。
（１）ＬＮＡ回路を構成するトランジスタのエミッタパッドに接続されるワイヤ、及びパッケージの内外に亘って延在するリードの寄生インダクタンス分で負帰還量が大きくなり、利得が低下する。
（２）上記パッドからＬＮＡ回路を構成するトランジスタのベースまでの配線距離が長いと、配線容量が大きくなり利得が低下するとともに、配線抵抗の増大によって雑音特性が劣化する。
一方、従来の信号処理ＩＣでは、以下のような問題がある。
（ａ）半導体チップの辺と、ワイヤを接続するパッドとの間に電源ライン又はグランドラインがある従来の信号処理ＩＣでは、上記パッドとリード内端を接続するワイヤが電源ライン又はグランドラインをまたぐ分長くなり、利得が低下し、かつ雑音特性が劣化する。
（ｂ）ＬＮＡ回路とパッド間に電源ラインやグランドラインが存在する従来の信号処理ＩＣも、上記同様に電源ラインやグランドラインを設ける分、配線距離が長くなり、利得及び雑音特性が劣化する。
本発明の目的は、高周波帯域での利得及び雑音特性を良好にできる無線通信装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）アンテナに接続されるフィルタと、
上記フィルタに接続される増幅器（低雑音増幅器）を含む送受信回路が組み込ま
れた信号処理ＩＣチップとを有し、
上記ＩＣチップの主面にはその辺の縁に沿って複数の電極端子が設けられ、
上記増幅器は、上記フィルタの出力信号が供給されるべき制御電極と、上記制御
電極に供給される信号に従った信号を出力する第１電極と、電圧（接地
電圧）が印加される第２電極とからなるトランジスタを有し、
上記制御電極及び上記第１電極並びに上記第２電極は配線を介して上記電極端子
に接続されてなるデュアルバンドの無線通信装置において、
上記電極端子と、上記制御電極及び上記第１電極並びに上記第２電極との間には
、上記各配線を横切るような他の配線が設けられていない。
また、上記電極端子と上記半導体チップの辺との間に配線が設けられていない。
上記増幅器は上記半導体チップの一辺側に存在し、その辺の中央付近に配置され
ている。
単一の上記電極端子から延在する配線は上記トランジスタの制御電極と、上記ト
ランジスタに対して設けられる静電破壊保護ダイオードの一方の電極に
繋がっている。第１電極，第２電極も同様である。
上記（１）の手段によれば、（ａ）電極端子と各電極（制御電極及び第１・第２電極）との間にトランジスタ以外の配線が設けられていないことから、各電極と電極端子との距離が短くなり、配線容量が小さくなり利得が高くなるとともに、配線抵抗の低減によって雑音特性が良好になる。
（ｂ）半導体チップの辺と電極端子との間に配線が設けられていないことから、電極端子とリードの内端とを電気的に接続するワイヤの長さが短くなり、ワイヤによる寄生インダクタンスの低減によって雑音特性が良好になる。
（ｃ）増幅器は半導体チップの一辺側に存在し、その辺の中央付近に配置されている。リードを用いるパッケージ構造では、上記辺の中央付近に配置されるリードの長さも短い。この結果、各電極とパッケージの外に突出するリード外端までの距離が短くなり、利得の向上及び雑音特性の向上を図ることができる。
（ｄ）単一の電極端子から延在する配線はトランジスタの制御電極と、上記トランジスタに対して設けられる保護ダイオードの一方の電極に繋がる構造から、回路各部のレイアウトの設計が容易になる。
（ｅ）無線通信装置において、低雑音増幅器は受信系の第１ステージの回路で、極めて小さい受信信号を増幅して次段のミキサへ信号を送るため、受信系全体の特性を大きく支配する。従って、以上のように低雑音増幅器は高利得で低雑音となることから、無線通信装置の受信系の全体の特性を向上させることができる。
（ｆ）上記（ｅ）により、低雑音増幅器の利得，雑音特性が良好であることから、後段のミキサ以降の回路の仕様を緩くでき、回路設計が容易になる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）高周波帯の利得及び雑音特性を良好にできる無線通信装置を提供することができる。
本発明の一実施形態（実施形態１）であるデュアルバンドの無線通信装置における低雑音増幅器が組み込まれた半導体集積回路装置等の一部を示す模式図である。 本実施形態１の無線通信装置の機能構成を示すブロック図である。 本実施形態１の無線通信装置に組み込まれる半導体集積回路装置の概要を示す模式的平面図である。 前記半導体集積回路装置の模式的断面図である。 前記半導体集積回路装置に組み込まれるＩＣチップにおける各回路の配置を示す模式的レイアウト図である。 前記ＩＣチップにおける低雑音増幅器を構成するバイポーラトランジスタの配線パターンを示す模式的平面図である。 前記バイポーラトランジスタの配線を示す模式的断面図である。 本発明の他の実施形態（実施形態２）であるデュアルバンドの無線通信装置における低雑音増幅器が組み込まれた半導体集積回路装置の一部を示す模式図である。 本実施形態２の無線通信装置に組み込まれるＩＣチップにおける低雑音増幅器を構成するバイポーラトランジスタの配線パターンを示す模式的平面図である。 本発明の他の実施形態（実施形態３）である無線通信装置に組み込まれるＣＳＰ型の半導体集積回路装置の模式図である。 前記ＣＳＰ型の半導体集積回路装置を組み込む多層セラミック基板等を示すレイアウト図である。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
図１乃至図７は本発明の一実施形態（実施形態１）である無線通信装置に係わる図である。本実施形態１ではＴＤＭＡ（time division multiple access ）システムの無線通信装置、例えば、無線通信移動体端末機器に本発明を適用した例について説明する。
ここで、図２を参照しながらＴＤＭＡデュアルバンド無線通信端末機器の構成について説明する。この端末機器は、９００ＭＨｚ帯のＧＳＭシステムと、１８００ＭＨｚ帯のＤＣＳ１８００システムの信号処理を行うことができる。
図２のブロック図では、アンテナ３３０に送受切換器３３１を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
受信系は、アンテナ３３０、送受切換器３３１、この送受切換器３３１に並列に接続される二つの帯域通過フィルタ３１１、前記帯域通過フィルタ３１１にそれぞれ接続される高周波バンドＬＮＡ３０２ａ及び低周波バンドＬＮＡ３０２ｂ、前記高周波バンドＬＮＡ３０２ａ及び低周波バンドＬＮＡ３０２ｂに接続される二つの帯域通過フィルタ３１１，前記帯域通過フィルタ３１１に接続される高周波バンド受信ミキサ３０３ａ及び低周波バンド受信ミキサ３０３ｂ、前記高周波バンド受信ミキサ３０３ａ及び低周波バンド受信ミキサ３０３ｂに接続される帯域通過フィルタ３１１、前記帯域通過フィルタ３１１に接続される次段のミキサ３０４，次段のミキサ３０４に接続される可変利得増幅器３０５，前記可変利得増幅器３０５に接続される復調器３０６で構成され、復調器３０６から出力されるＩ，Ｑ信号をベースバンドに入力する。上記帯域通過フィルタ３１１は帯域外スプリアスを除去する。
送信系は、ベースバンドから出力されるＩ，Ｑ信号を入力信号とする変調器３０８，オフセットＰＬＬ（Phase-Locked Loop ）３０９、オフセットＰＬＬ３０９に並列に接続される二つのＶＣＯ（Voltage-Controlled Oscillator ）３２０ａ，３２０ｂ、ＶＣＯ３２０ａ，３２０ｂにそれぞれ接続される高周波電力増幅モジュール３２１ａ，３２１ｂ、高周波電力増幅モジュール３２１ａ，３２１ｂにそれぞれ接続されるＬＰＦ３２２、二つのＬＰＦ３２２が接続される送受切換器３３１、アンテナ３３０で構成されている。
信号処理ＩＣにはシンセサイザ３１０が設けられている。このシンセサイザ３１０はＩＦ（Intermediate）ＶＣＯ３２５に接続され、ＩＦＶＣＯ３２５がＩＦローカル信号を出力するように制御する。デバイダ３０７はＶＣＯ３２５に接続され次段のミキサ３０４，復調器３０６及び変調器３０８にそれぞれ一層低周波なローカル信号を供給する。
また、シンセサイザ３１０は並列に接続される二つのＲＦＶＣＯ３２６ａ，３２６ｂを介して、高周波バンド受信ミキサ３０３ａ，低周波バンド受信ミキサ３０３ｂ及びオフセットＰＬＬ３０９に接続され、高周波バンド受信ミキサ３０３ａ，低周波バンド受信ミキサ３０３ｂ及びオフセットＰＬＬ３０９にローカル信号を供給する。
送受信ＩＣ３０１はデュアルバンドの高周波回路と中間周波数帯の回路を合わせてワンチップに内蔵したものである。図２の太線で囲まれる各回路によって送受信ＩＣ３０１が構成される。即ち、ＩＣチップ２１３には、高周波バンドＬＮＡ３０２ａ，低周波バンドＬＮＡ３０２ｂ，高周波バンド受信ミキサ３０３ａ，低周波バンド受信ミキサ３０３ｂ，次段のミキサ３０４，可変利得増幅器３０５，復調器３０６，デバイダ３０７，変調器３０８，オフセットＰＬＬ３０９，シンセサイザ３１０及びＩＦＶＣＯ３２５がモノリシックに組み込まれている。
アンテナ３３０で受信された信号（電波）は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ３３０から電波として放射される。
図５は、ＩＣチップ２１３における各回路の配置を示す模式的レイアウト図である。ＩＣチップ２１３の主面には、辺に沿って電極端子（パッド）２１２が配置されている。そして、これらパッド２１２の内側に領域を分けて各回路が配置されている。図５に示すように、ＩＣチップ（半導体チップ）２１３の中央にはＰＧＡ（Programmable Gain Amplifier ）が配置され、図中上方には２ｎｄＭＩＸが配置され、図中下方にはＤＩＶ，ＱＭＯＤ，ＤＥＭＯＤが配置されている。また、これら各部の左側には、図中上から下に向けて１ｓｔＭＩＸ，ＬＮＡ，ＯＰＬＬが配置され、右側には上から下に向けてＤｕａｌ Ｓｙｎｔｈ，ＶＣＯが配置されている。
１ｓｔＭＩＸの部分には、高周波バンド受信ミキサ３０３ａ及び低周波バンド受信ミキサ３０３ｂが設けられ、２ｎｄＭＩＸの部分には次段のミキサ３０４が設けられている。
ＬＮＡの部分には高周波バンドＬＮＡ３０２ａ及び低周波バンドＬＮＡ３０２ｂが設けられている。この高周波バンドＬＮＡ３０２ａ及び低周波バンドＬＮＡ３０２ｂは、パッド２１２に近接し、かつ半導体チップ（ＩＣチップ２１３）の一辺側に存在し、その辺の中央付近に配置されている（図３参照）。これは、リードフレームを使用して製造する半導体装置構造では、図３に示すように、リード２００の長さが、半導体チップの辺の中央寄りのもの程短くなることから、ＬＮＡの入・出力リードはより短いものを使用して寄生インダクタンスを小さくするためである。
ＯＰＬＬの部分にはオフセットＰＬＬ３０９が設けられ、ＰＧＡの部分には可変利得増幅器３０５が設けられ、ＤＩＶの部分にはデバイダ３０７が設けられ、ＱＭＯＤの部分には変調器３０８が設けられ、ＤＥＭＯＤの部分には復調器３０６が設けられ、Ｄｕａｌ Ｓｙｎｔｈの部分にはシンセサイザ３１０が設けられ、ＶＣＯの部分にはＩＦＶＣＯ３２５が設けられている。
ＩＣチップ２１３は、所望のパッケージに組み込まれて半導体装置になる。本実施形態１の半導体装置２３０は、図３及び図４のように、ＱＦＰ（Quadrature Flat Package ）構造となり、絶縁性樹脂からなる偏平四角形状のパッケージ２１５の周面（各辺）からリード２００を突出させている。リード２００の外端部分は、図４に示すように階段状に一段折れ曲がり、表面実装に適したガルウィング型になっている。
パッケージ２１５内には、ＩＣチップ２１３よりも僅かに大きくパッケージ２１５よりは小さな四角形状のチップ固定部２１４が位置している。そして、このチップ固定部２１４の主面にはＩＣチップ２１３が図示しない接合材を介して固定されている。また、ＩＣチップ２１３の露出する主面に設けられた各パッド２１２と、これに対応する各リード２００の内端部分は導電性のワイヤ２１１で電気的に接続されている。ＩＣチップ２１３及びワイヤ２１１もパッケージ２１５に完全に覆われている。
チップ固定部２１４の各角部からは吊りリード２１６がパッケージ２１５の各角部に向かって延在するとともに、この吊りリード２１６はパッケージ２１５の外周部分で切断されている。
この半導体装置２３０の製造においては、図示はしないがリードフレームが用いられる。リードフレームは、所定厚さの金属板を精密プレスやエッチングによってパターン化したものであり、フレーム枠内に前記チップ固定部２１４，チップ固定部２１４を支持する吊りリード２１６，及びリード２００を有するパターンとなっている。また前記パッケージ２１５を形成する領域から外れた領域に設けた細いタイバーによって各リード２００をフレーム枠に支持している。また、吊りリード２１６は前記タイバーあるいはフレーム枠に支持されている。そして、樹脂封止によってパッケージ２１５を形成した後、前記タイバー等の不要リードフレーム部分を切断除去し、かつパッケージ２１５から突出したリード２００の外端をガルウィング型に成形されることによって半導体装置２３０を製造する。
図３及び図４に示すように、低雑音増幅器（ＬＮＡ）２１０は、ＩＣチップ２１３の一辺に沿い、かつ辺の中央に設けられて、寄生インダクタンスが小さい短いリード２００をＬＮＡ用の入・出力リードとして使用する。
次に、図１の模式図，図６及び図７を参照しながら、ＬＮＡ回路のレイアウトについて説明する。図１には、チップ固定部２１４の主面に固定され、かつパッケージ２１５で封止されたＩＣチップ２１３のＬＮＡ回路１４７部分（一点鎖線で囲まれた部分）と、パッケージ２１５の内外に亘って延在するリード２００と、リード２００とパッド２１２を電気的に接続するワイヤ２１１と、一部のリード２００に接続される整合回路１３４〜１３７と、前記整合回路１３４〜１３７に接続される端子１３８〜１４１と、一部のリード２００に接続されるＩＣ外の電源ライン１４３及びＩＣ外のグランドライン１４２とを示す。
ＬＮＡ回路１４７は、ＧＳＭシステムで使用する低周波バンド用ＬＮＡ１１０と、ＤＣＳ１８００システムで使用する高周波バンド用ＬＮＡ１１１の二つのＬＮＡを有する。両ＬＮＡはバイポーラトランジスタで構成されている。また、低周波バンド用ＬＮＡ１１０の各電極には静電破壊保護回路１１２〜１１４が接続され、高周波バンド用ＬＮＡ１１１の各電極には静電破壊保護回路１１５〜１１７が接続され、低周波バンド用ＬＮＡ１１０及び高周波バンド用ＬＮＡ１１１の静電破壊を保護するようになっている。
低周波バンド用ＬＮＡ１１０及び高周波バンド用ＬＮＡ１１１のパッド２１２はＩＣチップ２１３の一辺に沿って配列されるとともに、辺１１９の中央部分に設けられている。これは、前述のようにＩＣチップ２１３の辺１１９の中央及び辺１１９の中央寄りに内端を臨ませるリード２００は、外端までの距離が短く、寄生インダクタンスの低減を図ることができるためである。
また、低周波バンド用ＬＮＡ１１０及び高周波バンド用ＬＮＡ１１１の各電極と各パッド２１２との間には、上記各電極と各パッド２１２を電気的に接続する配線を横切るような配線は設けられず、上記各電極と各パッド２１２を電気的に接続する配線ができるだけ短くなるように配慮されている。これは配線の寄生抵抗や寄生容量を低減して利得及び雑音特性を良好にするためである。
ＬＮＡ回路１４７に係わるパッド２１２は、図１に示すように、上から下に向けてパッド１０１からパッド１０９の順序で配列されている。パッド１０１〜１０９の機能はつぎのとおりである。
１０１のパッドは低周波バンドＬＮＡの出力パッド、１０２のパッドは低周波バンドＬＮＡのグランドパッド、１０３のパッドは低周波バンドＬＮＡの入力パッド、１０４のパッドは高周波バンドＬＮＡの第１のグランドパッド、１０５のパッドは高周波バンドＬＮＡの出力パッド、１０６のパッドは高周波バンドＬＮＡの第２のグランドパッド、１０７のパッドは高周波バンドＬＮＡの入力パッド、１０８のパッドはＬＮＡのバイアス回路と静電破壊保護回路の電源パッド、１０９のパッドはＬＮＡのバイアス回路と静電破壊保護回路のグランドパッドである。
ＬＮＡ回路１４７のグランドパッド１０２，１０４，１０６は、ＬＮＡバイアス回路のＬＮＡのバイアス回路と静電破壊保護回路のグランドパッド１０９とは、リードを分離してワイヤ，リードで生じる寄生インダクタンスと、ＬＮＡバイアス回路及び静電破壊保護回路の寄生容量による発振を防止する構造になっている。
上記パッド１０１〜１０９に対応するリード２００の配列は、図１に示すように、上から下に向けてリード２０１からリード２０９の順序で配列されている。リード２０１〜２０９の機能はつぎのとおりである。
２０１のリードは低周波バンドＬＮＡの出力リード、２０２のリードは低周波バンドＬＮＡのグランドリード、２０３のリードは低周波バンドＬＮＡの入力リード、２０４のリードは高周波バンドＬＮＡの第１のグランドリード、２０５のリードは高周波バンドＬＮＡの出力リード、２０６のリードは高周波バンドＬＮＡの第２のグランドリード、２０７のリードは高周波バンドＬＮＡの入力リード、２０８のリードはＬＮＡのバイアス回路と静電破壊保護回路の電源リード、２０９のリードはＬＮＡのバイアス回路と静電破壊保護回路のグランドリードである。
そしてリード２０１〜２０９の内端部分と、これに対応するパッド１０１〜１０９は導電性のワイヤ２１１で電気的に接続されている。
ＬＮＡ回路１４７よりもＩＣチップ２１３の中心寄りには受信系回路１３２及び送信系回路１３３が配置されている。図１にはＬＮＡ回路以外の受信系回路１３２の一部のパッド１２６，１２７と、送信系回路１３３の一部のパッド１２８が示されている。受信回路系の一部のパッド１２６，１２７及び送信回路系の一部のパッド１２８は、受信系のグランドライン１４５と受信系の電源ライン１４６との間に二つのダイオードを直列に接続した静電破壊保護回路１２９，１３０，１３１に接続されている。即ち、受信回路系の一部のパッド１２６，１２７及び送信回路系の一部のパッド１２８は、直列に接続された二つのダイオードの間に接続されている。
図１において、受信系のグランドライン１４５及び受信系の電源ライン１４６は、それぞれ同一のハッチングで示されている。
図１においてリード２０１〜２０９の下方にリード１４４が並んで示されている。このリード１４４は送信回路系の一部のパッド１２８にワイヤ２１１を介して電気的に接続されている。
リード２０１と端子１３８との間には低周波バンドＬＮＡの出力整合回路１３４が接続され、リード２０３と端子１３９との間には低周波バンドＬＮＡの入力整合回路１３５が接続され、リード２０５と端子１４０との間には高周波バンドＬＮＡの出力整合回路１３６が接続され、リード２０７と端子１４１との間には高周波バンドＬＮＡの入力整合回路１３７が配置されている。
低周波バンドＬＮＡの出力整合回路１３４は、端子１３８から高周波信号を出力し、電源ライン１４３からの電源電圧を低周波バンド用ＬＮＡ１１０のコレクタに供給する。低周波バンドＬＮＡの入力整合回路１３５は、端子１３９より低周波バンド用ＬＮＡ１１０のベースに高周波信号を入力する。
高周波バンドＬＮＡの出力整合回路１３６は、端子１４０から高周波信号を出力し、電源ライン１４３からの電源電圧を高周波バンド用ＬＮＡ１１１のコレクタに供給する。高周波バンドＬＮＡの入力整合回路１３７は、端子１４１より高周波バンド用ＬＮＡ１１１のベースに高周波信号を入力する。
リード２０２，２０４，２０６は低周波バンド用ＬＮＡ１１０及び高周波バンド用ＬＮＡ１１１のエミッタに電気的に接続され、ＩＣ外でグランドに接続される。
低周波バンド用ＬＮＡ１１０のベースとパッド１０３の間、及びエミッタとパッド１０２の間の高周波配線１２０ａ，１２０ｂを最短にするように、低周波バンド用ＬＮＡ１１０（トランジスタ部分）をパッド１０１からパッド１０３に隣接して配置する。高周波バンド用ＬＮＡ１１１においても同様にパッド１０６，１０７に高周波バンド用ＬＮＡ１１１（トランジスタ部分）を隣接して配置する。
低周波バンド用ＬＮＡ１１０を保護する静電破壊保護回路１１２〜１１４は、それぞれ低周波バンド用ＬＮＡ１１０のそばに配置し、ＬＮＡのコレクタ，ベース，エミッタに接続する。高周波バンド用ＬＮＡ１１１を保護する静電破壊保護回路１１５〜１１７も同様に高周波バンド用ＬＮＡ１１１のそばに配置する。
ＬＮＡのバイアス回路１１８も低周波バンド用ＬＮＡ１１０及び高周波バンド用ＬＮＡ１１１に近接して配置し、破線で示す信号ライン１２３ａ，１２３ｂで低周波バンド用ＬＮＡ１１０及び高周波バンド用ＬＮＡ１１１に接続する。
低周波バンド用ＬＮＡ１１０のバイアス抵抗１２４は、バイアス回路１１８からのバイアス電流をバイアス電圧に変換して低周波バンド用ＬＮＡ１１０に供給する。高周波バンド用ＬＮＡ１１１のバイアス抵抗１２５は、バイアス回路１１８からのバイアス電流をバイアス電圧に変換して高周波バンド用ＬＮＡ１１１に供給する。
上記静電破壊保護回路１１２〜１１７とバイアス回路１１８には、送信系の電源ライン１２１とグランドライン１２２で電源を供給する。ＴＤＭＡシステムでは、受信系が動作しているとき、送信系は動作していないため、電源系からの雑音が乗らない。この電源は、リード２０８，ワイヤ２１１，電源パッド１０８と繋がる電源ライン、及びリード２０９，ワイヤ２１１，グランドパッド１０９と繋がる電源ラインを介してＩＣ外部から供給される。これらの電源ラインは送信系回路１３３にも接続されている。
図６は低周波バンド用ＬＮＡ１１０を構成するバイポーラトランジスタの配線パターンを示す模式的平面図であり、図７はバイポーラトランジスタの配線を示す模式的断面図である。
図７に示すように、バイポーラトランジスタは、第１導電型の半導体層１１に順次形成されるコレクタ領域１２，ベース領域１３及びエミッタ領域１４と、これら各領域に接続されるコレクタ電極１２ｃ（第１電極），ベース電極１３ｃ（制御電極）及びエミッタ電極１４ｃ（第２電極）とによって形成されている（図６参照）。図６は各電極と各パッドを接続する高周波配線１２０ａ，１２０ｂ，１２０ｃを示す。
また、図７はエミッタ電極１４ｃと低周波バンドＬＮＡのグランドパッド１０２を接続する高周波配線１２０ｂの配線構造を示す。半導体層１１の表面は多層の絶縁膜１５が形成されている。そして、この絶縁膜１５内と表面に亘って３層の導電層１６ａ，１６ｂ，１６ｃと、各導電層を接続する導体からなるコンタクトプラグ１７ａ，１７ｂが設けられ、これらによってエミッタ電極１４ｃ，高周波配線１２０ｂ及びパッド１０２が形成されている。
導電層１６ａは最下層となるとともに、一部はエミッタ領域１４に接触してエミッタ電極１４ｃを構成する。導電層１６ｂは中層となり、コンタクトプラグ１７ａを介して導電層１６ａに電気的に接続されるとともに、コンタクトプラグ１７ｂを介して上層の導電層１６ｃと電気的に接続される。導電層１６ｃは絶縁膜１５の表面に形成され最上層の導電層となり、外端部分は幅広になりパッド１０２を形成している。前記導電層１６ａ，１６ｂ，１６ｃは、例えばアルミニウム層によって形成される。
図６に示すように、ベース電極１３ｃ及びエミッタ電極１４ｃとパッド１０３及びパッド１０２との間の配線は短くなり高周波配線１２０ａ，１２０ｂを構成することになる。
また、上記半導体層１１は、ＩＣチップ２１３を形成するシリコンからなる半導体基板の主面に設けられたエピタキシャル層の電気的に絶縁分離された部分等で構成されている。
なお、特に図示はしないが、高周波バンド用ＬＮＡ１１１もその配線パターンは上記低周波用ＬＮＡ１１０と近似したパターンになり、レイアウト上最短となるパターンが採用される。高周波バンド用ＬＮＡ１１１の場合は、ワイヤとリードの寄生インダクタンス分を低減し高利得化を図るために、エミッタは二つのパッド２１２（１０４，１０６）に接続されている。
次に、ＬＮＡ回路１４７の周辺送受信回路のレイアウトについて簡単に説明する。受信系の電源ライン１４６，受信系のグランドライン１４５は、ここでは図示されていない電源リード，グランドリードでＩＣ外部と接続され、受信系回路１３２へ電源電圧を供給する。受信回路の一部のパッド１２６，１２７は、ここでは図示されていないリードへワイヤを介して接続され、ＩＣ外部と信号の入出力を行う。送信回路の一部のパッド１２８はリード１４４にワイヤ２１１を介して接続され、ＩＣ外部と信号の入出力を行う。ＬＮＡ回路１４７以外の回路は、ＩＣチップ２１３の辺１１９からＩＣチップ２１３の中心に向かい、グランドライン，静電破壊保護回路，電源ライン，パッド，送信系回路あるいは受信系回路等の順で配置されている。
図１で示す受信系回路１３２が図２の高周波バンド受信ミキサ３０３ａ，低周波バンド受信ミキサ３０３ｂ，次段のミキサ３０４，可変利得増幅器３０５，復調器３０６にあたり、図１の送信系回路１３３が図２の変調器３０８，オフセットＰＬＬ３０９にあたる。
本実施形態１によれば、以下の効果を有する。
（１）電極端子（パッド）２１２と各電極（制御電極及び第１・第２電極）１２ｃ，１３ｃ，１４ｃとの間に低雑音増幅器以外の配線が設けられていないことから、各電極とパッドとの距離が短くなり、配線容量が小さくなり利得が高くなるとともに、配線抵抗の低減によって雑音特性が良好になる。
（２）ＩＣチップ２１３の辺１１９とパッド２１２との間に配線が設けられていないことから、パッド２１２とリード２００の内端とを電気的に接続するワイヤ２１１の長さが短くなり、ワイヤの寄生インダクタンス低減によって雑音特性が良好になる。
（３）増幅器は半導体チップ２１３の一辺側に存在し、その辺１１９の中央付近に配置されている。リード２００を用いるパッケージ構造では、上記辺１１９の中央付近に配置されるリード２００の長さも短い。この結果、各電極とパッケージの外に突出するリード外端までの距離が短くなり、利得の向上及び雑音特性の向上を図ることができる。
（４）単一のパッド２１２から延在する配線はトランジスタの制御電極と、上記トランジスタに対して設けられる保護ダイオードの一方の電極に繋がる構造から、回路各部のレイアウトの設計が容易になる。
（５）無線通信装置において、低雑音増幅器は受信系の第１ステージの回路で、極めて小さい受信信号を増幅して次段のミキサへ信号を送るため、受信系全体の特性を大きく支配する。従って、本実施形態１によれば、低雑音増幅器は高利得で低雑音となることから、無線通信装置の受信系の全体の特性を向上させることができる。
（６）上記（５）により、低雑音増幅器の利得，雑音特性が良好であることから、後段のミキサ以降の回路の仕様を緩くでき、回路設計が容易になる。
（実施形態２）
図８は本発明の他の実施形態（実施形態２）であるデュアルバンドの無線通信装置における低雑音増幅器が組み込まれた半導体集積回路装置の一部を示す模式図、図９は本実施形態２の無線通信装置に組み込まれるＩＣチップにおける低雑音増幅器を構成するバイポーラトランジスタの配線パターンを示す模式的平面図である。
本実施形態２は、図１に示す実施形態１では、低周波バンド用ＬＮＡ１１０と高周波バンド用ＬＮＡ１１１との間のＬＮＡのバイアス回路１１８が設けられる部分では、ＬＮＡ回路１４７の外周部分が内側に窪み、受信系回路１３２や送信系回路１３３のレイアウト設計において前記窪み領域が有効に使用できない場合もある。
そこで、本実施形態２ではレイアウト設計を容易にするＬＮＡ回路１４７のパターンを提供するものである。即ち、低周波バンド用ＬＮＡ１１０，高周波バンド用ＬＮＡ１１１及びこれら増幅器を保護する保護回路は一つの領域に設けられているが、この領域は上記半導体チップ（ＩＣチップ）２１３の一辺に沿って延在する辺１１９と、この辺１１９に対向する対向辺２０、及び上記辺１１９と上記対向辺２０を結ぶ辺２１とで囲まれている。そこで、上記対向辺２０は段階的に変化する線で形成する。
換言するならば、各信号処理系の増幅器及びこの増幅器に接続される保護回路は一つの領域に設けられ、上記領域は、上記半導体チップの辺１１９と、この辺１１９に対向する対向辺との間に設けられていることから、上記対向辺に近い領域の辺（即ち、上記対向辺２０）は段階的に変化するように形成しておくものである。
このようにすると、図９に示すように、図６に比べて、送信系の電源ライン１２１やグランドライン１２２は煩雑になるが、ＬＮＡ回路の右側の電源ラインやグランドラインの折れ曲がりが、図６に比較して複雑でないため、ＬＮＡに隣接した別回路のレイアウトはし易くなる。
なお、対向辺２０を段階的に変化するレイアウトの場合、高周波バンド用ＬＮＡ１１１や低周波用ＬＮＡ１１０の配線パターンは変更を余儀なくされ配線長さが増大する。この場合、配線長の増大は、高周波バンド用ＬＮＡ１１１では低周波用ＬＮＡ１１０に比較して小さくし、配線長増大の負担は低周波用ＬＮＡ１１０でできるだけ賄うようにすることが、各通信システムの高性能化のために望ましい。
（実施形態３）
図１０及び図１１は本発明の他の実施形態（実施形態３）である。図１０は無線通信装置に組み込まれるＣＳＰ（Chip Size Package ）型の半導体集積回路装置の模式図、図１１は前記ＣＳＰ型の半導体集積回路装置を組み込む多層セラミック基板等を示すレイアウト図である。
ＣＳＰではＩＣチップ２１３の図示しないパッドに、はんだバンプ６０１を設け、このはんだバンプ６０１を多層セラミック基板６０３の表面の図示しないパッドに接着して取り付け、ＩＣチップ２１３と多層セラミック基板６０３間に充填材６０２を流し込んで固定した構造になっている。また、多層セラミック基板６０３の裏面（図１０の下面）にはランドプレーン６０５が設けられている。多層セラミック基板６０３に設けるビアホールとこのビアホールに充填されて形成された配線６０４によって、ＩＣチップ２１３のパッドと多層セラミック基板６０３の裏面のランドプレーン６０５は電気的に接続される。
信号入出力，電源供給はランドプレーン６０５から行われる。図からあきらかなように、ＣＳＰはＱＦＰのようにワイヤやリードがなく、略パッド直下で信号を入出力できるので、寄生インダクタンスが低減でき、利得や雑音特性が改善される。
図１１はＣＳＰを用いたＬＮＡレイアウト例である。図１０のようなパッケージ構造のため、リードの長さを考慮する必要がなく、ＬＮＡ（低周波バンド用ＬＮＡ１１０，高周波バンド用ＬＮＡ１１１）はＩＣチップ２１３の辺の中央部分でなく、ＩＣチップ２１３の角でもよい。角にＬＮＡを配置することによって、１辺側で低周波バンドＬＮＡの入出力を行い、この辺に直交する他の辺で高周波バンドＬＮＡの入出力を行うことができる。
図１１は図１のＬＮＡ回路１４７で示した低周波バンド用ＬＮＡ１１０，高周波バンド用ＬＮＡ１１１及び静電破壊保護回路１１２〜１１４高周波バンドＬＮＡの静電破壊保護回路１１５〜１１７とＣＳＰ外付け部品の接続を示している。ランドプレーンはパッド直下とする。パッドからの破線は、ランドプレーンからＣＳＰ下に設けられた配線を示す。
なお、図１や図８に示すＩＣチップ２１３においてもＣＳＰの適用は可能である。この場合ワイヤやリードは不要となるため、寄生インダクタンスの低減が可能になる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上記実施形態ではトランジスタとしてバイポーラトランジスタを用いたが、他のトランジスタ、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）やＨＢＴ（Hetero Junction Bipolar Transistor）を使用し、前記実施形態同様な効果が得られる。
また、本発明はトリプルバンド等さらに複数バンドの通信システムにも適用できる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭ／ＤＣＳ１８００向け無線通信装置に適用した場合について説明したが、それに限定されるものではなく、たとえば、ＷＣＤＭＡ（Wideband code division multiple access），ＣＤＭＡ−ｏｎｅ等の数ＧＨｚ帯のＬＮＡを有する無線通信装置にも同様に適用できる。これらの無線通信装置では、配線容量と配線抵抗及び寄生インダクタンスが高周波特性を劣化させることから、本発明を適用することによって配線容量，配線抵抗，寄生インダクタンスを小さくでき、高周波特性の向上を図ることができる。なお、ＣＤＭＡは送受同時動作のため、ＬＮＡバイアス回路及び静電破壊保護回路の電源系を別に設ける必要がある。
１２…コレクタ領域、１２ｃ…コレクタ電極、１３…ベース領域、１３ｃ…ベース電極、１４…エミッタ領域、１４ｃ…エミッタ電極、１５…絶縁膜、１６ａ，１６ｂ，１６ｃ…導電層、１７ａ，１７ｂ…コンタクトプラグ、２０…対向辺、２１…辺、１０１…低周波バンドＬＮＡの出力パッド、１０２…低周波バンドＬＮＡのグランドパッド、１０３…低周波バンドＬＮＡの入力パッド、１０４…高周波バンドＬＮＡの第１のグランドパッド、１０５…高周波バンドＬＮＡの出力パッド、１０６…高周波バンドＬＮＡの第２のグランドパッド、１０７…高周波バンドＬＮＡの入力パッド、１０８…ＬＮＡのバイアス回路と静電破壊保護回路の電源パッド、１０９…ＬＮＡのバイアス回路と静電破壊保護回路のグランドパッド、１１０…低周波バンド用ＬＮＡ、１１１…高周波バンド用ＬＮＡ、１１２〜１１４…低周波バンドＬＮＡの静電破壊保護回路、１１５〜１１７…高周波バンドＬＮＡの静電破壊保護回路、１１８…ＬＮＡのバイアス回路、１１９…辺、１２０ａ，１２０ｂ，１２０ｃ…高周波配線、１２１…送信系の電源ライン、１２２…グランドライン、１２３ａ，１２３ｂ…信号ライン、１２４…低周波バンドＬＮＡのバイアス抵抗、１２５…高周波バンドＬＮＡのバイアス抵抗、１２６，１２７…受信回路の一部のパッド、１２８…送信回路の一部のパッド、１２９，１３０，１３１…静電破壊保護回路、１３２…受信系回路、１３３…送信系回路、１３４…低周波バンドＬＮＡの出力整合回路、１３５…低周波バンドＬＮＡの入力整合回路、１３６…高周波バンドＬＮＡの出力整合回路、１３７…高周波バンドＬＮＡの入力整合回路、１３８〜１４１…端子、１４２…ＩＣ外のグランドライン、１４３…ＩＣ外の電源ライン、１４４…リード、１４５…受信系のグランドライン、１４６…受信系の電源ライン、１４７…ＬＮＡ回路、２００…リード、２０１…低周波バンドＬＮＡの出力リード、２０２…低周波バンドＬＮＡのグランドリード、２０３…低周波バンドＬＮＡの入力リード、２０４…高周波バンドＬＮＡの第１のグランドリード、２０５…高周波バンドＬＮＡの出力リード、２０６…高周波バンドＬＮＡの第２のグランドリード、２０７…高周波バンドＬＮＡの入力リード、２０８…ＬＮＡのバイアス回路と静電破壊保護回路の電源リード、２０９…ＬＮＡのバイアス回路と静電破壊保護回路のグランドリード、２１０…低雑音増幅器、２１１…ワイヤ、２１２…電極端子（パッド）、２１３…ＩＣチップ、２１４…チップ固定部、２１５…パッケージ、２１６…吊りリード、２３０…半導体装置、３０１…送受信ＩＣ、３０２ａ…高周波バンドＬＮＡ、３０２ｂ…低周波バンドＬＮＡ、３０３ａ…高周波バンド受信ミキサ、３０３ｂ…低周波バンド受信ミキサ、３０４…次段のミキサ、３０５…可変利得増幅器、３０６…復調器、３０７…デバイダ、３０８…変調器、３０９…オフセットＰＬＬ、３１０…シンセサイザ、３１１…帯域通過フィルタ、３２０ａ，３２０ｂ…ＶＣＯ、３２１ａ，３２１ｂ…高周波電力増幅モジュール、３２２…ＬＰＦ、３２５…ＩＦＶＣＯ、３２６ａ，３２６ｂ…ＲＦＶＣＯ、６０１…はんだバンプ、６０２…充填材、６０３…多層セラミック基板、６０４…配線、６０５…ランドプレーン。

Claims (13)

  1. 無線信号を増幅する低雑音増幅回路、前記低雑音増幅回路の入力用の第１のパッド、グラウンド用の第２のパッドおよびグラウンド用の第３のパッドを含む半導体チップと、
    前記半導体チップが搭載されたチップ固定部と、
    前記半導体チップの周囲に配置された複数のリードと、
    前記第１のパッドと前記複数のリード中の第１のリードを接続する第１の導電性ワイヤと、
    前記第２のパッドに接続された第２の導電性ワイヤと、
    前記第３のパッドに接続された第３の導電性ワイヤと、
    前記半導体チップ、前記第１、第２および第３の導電性ワイヤ、および前記複数のリードそれぞれの一部分を封止する絶縁性樹脂を含み、
    前記第１のパッドおよび第２のパッドは隣り合って配置され、
    前記第１のパッドおよび第３のパッドは隣り合って配置され、
    前記第１のパッドは、前記第２のパッドおよび前記第３のパッドの間に配置され、
    前記第１の導電性ワイヤは、前記第２の導電性ワイヤおよび前記第３の導電性ワイヤの間に配置されていることを特徴とする無線通信用の半導体集積回路装置。
  2. 前記第２のパッドと前記複数のリード中の第２のリードは前記第２の導電性ワイヤで接続され、
    前記第３のパッドと前記複数のリード中の第３のリードは前記第３の導電性ワイヤで接続されていることを特徴とする請求項１記載の半導体集積回路装置。
  3. 前記半導体集積回路装置は変調器および復調器を含んでいることを特徴とする請求項１記載の半導体集積回路装置。
  4. 前記低雑音増幅回路にはアンテナによって受信された前記無線信号が入力されることを特徴とする請求項１記載の半導体集積回路装置。
  5. 前記低雑音増幅回路はバイポーラトランジスタによって構成され、
    前記第１のパッドは前記バイポーラトランジスタのベースと電気的に接続されていることを特徴とする請求項１記載の半導体集積回路装置。
  6. 前記低雑音増幅回路はバイポーラトランジスタによって構成され、
    前記第２のパッドは前記バイポーラトランジスタのエミッタと電気的に接続されていることを特徴とする請求項１記載の半導体集積回路装置。
  7. 前記第１のパッドと前記第２のパッドの間には他のパッドが配置されず、
    前記第１のパッドと前記第３のパッドの間には他のパッドが配置されていないことを特徴とする請求項１記載の半導体集積回路装置。
  8. 無線信号を増幅する第１および第２の低雑音増幅回路、前記第１および第２の低雑音増幅回路のそれぞれの入力用の第１および第２のパッド、およびグラウンド用の第３のパッドを含む半導体チップと、
    前記半導体チップが搭載されたチップ固定部と、
    前記半導体チップの周囲に配置された複数のリードと、
    前記第１のパッドと前記複数のリード中の第１のリードを接続する第１の導電性ワイヤと、
    前記第２のパッドと前記複数のリード中の第２のリードを接続する第２の導電性ワイヤと、
    前記第３のパッドに接続された第３の導電性ワイヤと、
    前記半導体チップ、前記第１、第２および第３の導電性ワイヤ、および前記複数のリードそれぞれの一部分を封止する絶縁性樹脂を含み、
    前記第３のパッドは、前記第１のパッドおよび前記第２のパッドの間に配置され、
    前記第３の導電性ワイヤは、前記第１の導電性ワイヤおよび前記第２の導電性ワイヤの間に配置されていることを特徴とする無線通信用の半導体集積回路装置。
  9. 前記第３のパッドと前記複数のリード中の第３のリードは前記第３の導電性ワイヤで接続されていることを特徴とする請求項８記載の半導体集積回路装置。
  10. 前記半導体集積回路装置は変調器および復調器を含んでいることを特徴とする請求項８記載の半導体集積回路装置。
  11. 前記第１および第２の低雑音増幅回路にはアンテナによって受信された前記無線信号がそれぞれ入力されることを特徴とする請求項８記載の半導体集積回路装置。
  12. 前記第１および第２の低雑音増幅回路はそれぞれ第１および第２のバイポーラトランジスタによって構成され、
    前記第１のパッドは前記第１のバイポーラトランジスタのベースと電気的に接続され、
    前記第２のパッドは前記第２のバイポーラトランジスタのベースと電気的に接続されていることを特徴とする請求項８記載の半導体集積回路装置。
  13. 前記第１および第２の低雑音増幅回路はそれぞれ第１および第２のバイポーラトランジスタによって構成され、
    前記第３のパッドは前記第１または第２のバイポーラトランジスタのエミッタと電気的に接続されていることを特徴とする請求項８記載の半導体集積回路装置。
JP2010132777A 2010-06-10 2010-06-10 半導体集積回路装置 Expired - Lifetime JP4828644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010132777A JP4828644B2 (ja) 2010-06-10 2010-06-10 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010132777A JP4828644B2 (ja) 2010-06-10 2010-06-10 半導体集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007216556A Division JP4711442B2 (ja) 2007-08-23 2007-08-23 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2010283834A true JP2010283834A (ja) 2010-12-16
JP4828644B2 JP4828644B2 (ja) 2011-11-30

Family

ID=43540121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010132777A Expired - Lifetime JP4828644B2 (ja) 2010-06-10 2010-06-10 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP4828644B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254950A (ja) * 1985-09-04 1987-03-10 Mitsubishi Electric Corp 半導体集積回路
JPH09260412A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体集積回路
JPH11354709A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp 半導体装置および増幅器
JP2001237316A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 無線通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254950A (ja) * 1985-09-04 1987-03-10 Mitsubishi Electric Corp 半導体集積回路
JPH09260412A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体集積回路
JPH11354709A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp 半導体装置および増幅器
JP2001237316A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 無線通信装置

Also Published As

Publication number Publication date
JP4828644B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP4018312B2 (ja) 無線通信装置
JP5473026B2 (ja) 半導体装置
KR100993579B1 (ko) 반도체장치 및 전자 장치
US20070202832A1 (en) Wireless communication system
JP4828644B2 (ja) 半導体集積回路装置
JP4711442B2 (ja) 半導体集積回路装置
JP2006165830A (ja) 電子装置、ローパスフィルタ、および電子装置の製造方法
JP2007324499A (ja) 高周波用半導体装置
KR100721472B1 (ko) 반도체 집적 회로 디바이스
JPH10321762A (ja) 半導体装置
JP2006086197A (ja) 集積受動素子および電力増幅モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4828644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term