JPH11354709A - 半導体装置および増幅器 - Google Patents
半導体装置および増幅器Info
- Publication number
- JPH11354709A JPH11354709A JP10156244A JP15624498A JPH11354709A JP H11354709 A JPH11354709 A JP H11354709A JP 10156244 A JP10156244 A JP 10156244A JP 15624498 A JP15624498 A JP 15624498A JP H11354709 A JPH11354709 A JP H11354709A
- Authority
- JP
- Japan
- Prior art keywords
- hbt
- stage
- input
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の入出力パッド間のアイソレーシ
ョンを大きくすることができ、両パッド間で信号が結合
した場合に、生じる閉ループにおいて起こる発振を抑制
することができる小型で安定な半導体装置およびこの半
導体装置を用いた増幅器を得る。 【解決手段】 半導体基板上に入出力の向きが逆方向で
ある複数のＨＢＴ素子１５，１８を並べて配置した半導
体装置において、複数のＨＢＴ素子の間にグランドライ
ン２１を１本以上挿入する。
ョンを大きくすることができ、両パッド間で信号が結合
した場合に、生じる閉ループにおいて起こる発振を抑制
することができる小型で安定な半導体装置およびこの半
導体装置を用いた増幅器を得る。 【解決手段】 半導体基板上に入出力の向きが逆方向で
ある複数のＨＢＴ素子１５，１８を並べて配置した半導
体装置において、複数のＨＢＴ素子の間にグランドライ
ン２１を１本以上挿入する。
Description
【０００１】
【発明の属する技術分野】この発明は、衛星通信、地上
マイクロ波通信、移動体通信等に使用するマイクロ波・
ミリ波の半導体素子例えばＨＢＴ（Ｈｅｔｅｒｏ−ｊｕ
ｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ）素子を含む半導体装置およびこの半導体装置を用い
た増幅器に関するものである。
マイクロ波通信、移動体通信等に使用するマイクロ波・
ミリ波の半導体素子例えばＨＢＴ（Ｈｅｔｅｒｏ−ｊｕ
ｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ）素子を含む半導体装置およびこの半導体装置を用い
た増幅器に関するものである。
【０００２】
【従来の技術】一般にマイクロ波高出力増幅器は、ＦＥ
Ｔ、ＨＢＴといった半導体デバイスを用いて構成される
が、多段増幅器モジュールを作製する場合、半導体デバ
イスを作製する半導体基板のチップサイズにを小さくす
ることによってモジュールの低価格化を図ることができ
る。また、モジュール自身を小型化することも重要であ
る。
Ｔ、ＨＢＴといった半導体デバイスを用いて構成される
が、多段増幅器モジュールを作製する場合、半導体デバ
イスを作製する半導体基板のチップサイズにを小さくす
ることによってモジュールの低価格化を図ることができ
る。また、モジュール自身を小型化することも重要であ
る。
【０００３】図５は、例えば、従来例として、ＩＥＥＥ
１９９６ Ｍｉｃｒｏｗａｖｅａｎｄ Ｍｉｌｌｉｍ
ｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｃｉｒｃ
ｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｐｐ．
１３−１６に記述されている増幅素子がＦＥＴの場合の
半導体基板上に作製されたＦＥＴ(図5ａ)と、それを用
いて作製された２段増幅器モジュール(図5ｂ)の例であ
る。図５において、１は例えばＧａＡｓといった半導体
基板、２は前段用ＦＥＴ、３は前段用ＦＥＴの入力パッ
ド、４は前段用ＦＥＴの出力パッド、５は後段用ＦＥ
Ｔ、６は後段用ＦＥＴの入力パッド、７は後段用ＦＥＴ
の出力パッド、８は例えばセラミックで作製されたＭＩ
Ｃ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ）基板、９は入力整合回路、１０は段間整合
回路、１１は出力整合回路、１２は入力端子、１３は出
力端子、１４は接続用ワイヤである。
１９９６ Ｍｉｃｒｏｗａｖｅａｎｄ Ｍｉｌｌｉｍ
ｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｃｉｒｃ
ｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｐｐ．
１３−１６に記述されている増幅素子がＦＥＴの場合の
半導体基板上に作製されたＦＥＴ(図5ａ)と、それを用
いて作製された２段増幅器モジュール(図5ｂ)の例であ
る。図５において、１は例えばＧａＡｓといった半導体
基板、２は前段用ＦＥＴ、３は前段用ＦＥＴの入力パッ
ド、４は前段用ＦＥＴの出力パッド、５は後段用ＦＥ
Ｔ、６は後段用ＦＥＴの入力パッド、７は後段用ＦＥＴ
の出力パッド、８は例えばセラミックで作製されたＭＩ
Ｃ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ
ｒｃｕｉｔ）基板、９は入力整合回路、１０は段間整合
回路、１１は出力整合回路、１２は入力端子、１３は出
力端子、１４は接続用ワイヤである。
【０００４】次に動作について説明する。入力端子１２
に入力した信号は、ＭＩＣ基板８上に形成された入力整
合回路９、接続用ワイヤ１４を介して、前段用ＦＥＴの
入力パッド３、そして、前段用ＦＥＴ２に入力する。入
力された信号は前段用ＦＥＴ２で増幅された後、前段用
ＦＥＴの出力パッド４、接続用ワイヤ１４を介して、Ｍ
ＩＣ基板８上に形成された段間整合回路１０によって整
合された後、接続用ワイヤ１４、後段用ＦＥＴの入力パ
ッド６を介して後段用ＦＥＴ５へ入力される。入力され
た信号は後段用ＦＥＴ５で増幅された後、後段用ＦＥＴ
の出力パッド７から接続用ワイヤ１４を介して、ＭＩＣ
基板８上に形成された出力整合回路１１によって整合さ
れた後、出力端子１３より出力される。
に入力した信号は、ＭＩＣ基板８上に形成された入力整
合回路９、接続用ワイヤ１４を介して、前段用ＦＥＴの
入力パッド３、そして、前段用ＦＥＴ２に入力する。入
力された信号は前段用ＦＥＴ２で増幅された後、前段用
ＦＥＴの出力パッド４、接続用ワイヤ１４を介して、Ｍ
ＩＣ基板８上に形成された段間整合回路１０によって整
合された後、接続用ワイヤ１４、後段用ＦＥＴの入力パ
ッド６を介して後段用ＦＥＴ５へ入力される。入力され
た信号は後段用ＦＥＴ５で増幅された後、後段用ＦＥＴ
の出力パッド７から接続用ワイヤ１４を介して、ＭＩＣ
基板８上に形成された出力整合回路１１によって整合さ
れた後、出力端子１３より出力される。
【０００５】図５に示すように、半導体基板１上には増
幅素子である前段用ＦＥＴ２と後段用ＦＥＴ５のみが作
製されており、半導体基板１のチップサイズは小さくす
ることができている。また、半導体基板１は１チップで
構成されているため、金属キャリア等に行う半田づけも
１回で済み低価格を実現することができる。また、図５
のように、前段用ＦＥＴ２と後段用ＦＥＴ５が入出力の
向きを逆にして作製されているため、半導体基板外のＭ
ＩＣ基板８上に小さなサイズで入力整合回路９、段間整
合回路１０、出力整合回路１１を形成でき、増幅器モジ
ュール自体を小型に構成することができる。
幅素子である前段用ＦＥＴ２と後段用ＦＥＴ５のみが作
製されており、半導体基板１のチップサイズは小さくす
ることができている。また、半導体基板１は１チップで
構成されているため、金属キャリア等に行う半田づけも
１回で済み低価格を実現することができる。また、図５
のように、前段用ＦＥＴ２と後段用ＦＥＴ５が入出力の
向きを逆にして作製されているため、半導体基板外のＭ
ＩＣ基板８上に小さなサイズで入力整合回路９、段間整
合回路１０、出力整合回路１１を形成でき、増幅器モジ
ュール自体を小型に構成することができる。
【０００６】
【発明が解決しようとする課題】ところで、上述の従来
例のＦＥＴ素子を用いた場合、前段ＦＥＴの入力パッド
と、後段ＦＥＴの出力パッドが極めて近接しており、ま
た、それぞれのパッドとＭＩＣ基板を接続するワイヤも
近接してため、両パッド間もしくはワイヤ間で信号が結
合する可能性がある。また、前段ＦＥＴの入力パッドか
ら、後段ＦＥＴの出力パッドに至るまでに信号は２段の
ＦＥＴにより増幅されているため２０〜３０ｄＢ程度増
幅されている。したがって、両パッド間もしくはワイヤ
間で信号が結合した場合に、その結合によって生じる閉
ループにおいて発振条件を満足し、そのために不安定に
なる可能性があるという問題点があった。
例のＦＥＴ素子を用いた場合、前段ＦＥＴの入力パッド
と、後段ＦＥＴの出力パッドが極めて近接しており、ま
た、それぞれのパッドとＭＩＣ基板を接続するワイヤも
近接してため、両パッド間もしくはワイヤ間で信号が結
合する可能性がある。また、前段ＦＥＴの入力パッドか
ら、後段ＦＥＴの出力パッドに至るまでに信号は２段の
ＦＥＴにより増幅されているため２０〜３０ｄＢ程度増
幅されている。したがって、両パッド間もしくはワイヤ
間で信号が結合した場合に、その結合によって生じる閉
ループにおいて発振条件を満足し、そのために不安定に
なる可能性があるという問題点があった。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、小型で安定な半導体装置および
この半導体装置を用いた増幅器を得ることを目的とす
る。
ためになされたもので、小型で安定な半導体装置および
この半導体装置を用いた増幅器を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、半導体基板上に入出力の向きが逆方向であ
る複数の半導体素子を並べて配置した半導体装置におい
て、上記複数の半導体素子の間に設けられた少なくとも
１本のグランドラインを備えたものである。
導体装置は、半導体基板上に入出力の向きが逆方向であ
る複数の半導体素子を並べて配置した半導体装置におい
て、上記複数の半導体素子の間に設けられた少なくとも
１本のグランドラインを備えたものである。
【０００９】請求項２の発明に係る半導体装置は、請求
項１の発明において、上記グランドラインの代わりにグ
ランドライン用の伝送線路を用いるものである。
項１の発明において、上記グランドラインの代わりにグ
ランドライン用の伝送線路を用いるものである。
【００１０】請求項３の発明に係る半導体装置は、請求
項１の発明において、上記グランドラインの代わりに上
記半導体素子のベースへ定電圧を供給するバイアス回路
を用いるものである。
項１の発明において、上記グランドラインの代わりに上
記半導体素子のベースへ定電圧を供給するバイアス回路
を用いるものである。
【００１１】請求項４の発明に係る半導体装置は、請求
項１〜３のいずれかに記載の発明において、上記半導体
素子がＨＢＴ素子であるものである。
項１〜３のいずれかに記載の発明において、上記半導体
素子がＨＢＴ素子であるものである。
【００１２】請求項５の発明に係る増幅器は、上記請求
項１〜４のいずれかに記載の半導体装置と、該半導体装
置に接続され、上記複数の半導体素子に入出力される信
号の整合をとる整合手段とを備えたものである。
項１〜４のいずれかに記載の半導体装置と、該半導体装
置に接続され、上記複数の半導体素子に入出力される信
号の整合をとる整合手段とを備えたものである。
【００１３】請求項６の発明に係る増幅器は、請求項５
の発明において、上記半導体装置の複数の半導体素子の
間に設けられた少なくとも１本のグランドライン用の伝
送線路と、上記整合手段の基板上に設けられたグランド
端子とを接続したものである。
の発明において、上記半導体装置の複数の半導体素子の
間に設けられた少なくとも１本のグランドライン用の伝
送線路と、上記整合手段の基板上に設けられたグランド
端子とを接続したものである。
【００１４】請求項７の発明に係る増幅器は、請求項５
の発明において、上記半導体装置の複数の半導体素子の
間に設けられたバイアス回路と、上記整合手段の基板上
に設けられたバイアス印加端子とを接続したものであ
る。
の発明において、上記半導体装置の複数の半導体素子の
間に設けられたバイアス回路と、上記整合手段の基板上
に設けられたバイアス印加端子とを接続したものであ
る。
【００１５】
【発明の実施の形態】以下、この発明の一実施の形態
を、半導体素子としてＨＢＴ素子を用いた場合を例にと
り、図を参照して説明する。実施の形態１．図１はこの
発明に係わる実施の形態１を示す構成図である。図にお
いて、１Ａは例えばＧａＡｓといった半導体基板、１５
は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１
７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、
１９は後段用ＨＢＴの入力パッド、２０は後段用ＨＢＴ
の出力パッド、２１は前段用ＨＢＴ１５と後段用前段Ｈ
ＢＴ１８の間に挿入された1本以上のグランドライン、
２２は半導体基板１上に設けられたスルーホール（バイ
アホール）、２３は半導体基板１を半田付けした金属キ
ャリア２３、２４はグランドライン２１を金属キャリア
２３に接地するためのワイヤである。
を、半導体素子としてＨＢＴ素子を用いた場合を例にと
り、図を参照して説明する。実施の形態１．図１はこの
発明に係わる実施の形態１を示す構成図である。図にお
いて、１Ａは例えばＧａＡｓといった半導体基板、１５
は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１
７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、
１９は後段用ＨＢＴの入力パッド、２０は後段用ＨＢＴ
の出力パッド、２１は前段用ＨＢＴ１５と後段用前段Ｈ
ＢＴ１８の間に挿入された1本以上のグランドライン、
２２は半導体基板１上に設けられたスルーホール（バイ
アホール）、２３は半導体基板１を半田付けした金属キ
ャリア２３、２４はグランドライン２１を金属キャリア
２３に接地するためのワイヤである。
【００１６】次に、動作について説明する。図１（ａ）
に示すＨＢＴ素子においては、前段用ＨＢＴの入力パッ
ド１６に入力した信号は、前段用ＨＢＴ１５で増幅され
た後、前段用ＨＢＴの出力パッド１７より、半導体基板
１の外部に形成された段間整合回路を介して、再び、後
段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８
へ入力される。入力された信号は、後段用ＨＢＴ１８で
増幅された後、後段用ＨＢＴの出力パッド２０から出力
される。
に示すＨＢＴ素子においては、前段用ＨＢＴの入力パッ
ド１６に入力した信号は、前段用ＨＢＴ１５で増幅され
た後、前段用ＨＢＴの出力パッド１７より、半導体基板
１の外部に形成された段間整合回路を介して、再び、後
段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８
へ入力される。入力された信号は、後段用ＨＢＴ１８で
増幅された後、後段用ＨＢＴの出力パッド２０から出力
される。
【００１７】なお、グランドライン２１の接地方法につ
いては、図１（ｂ）に示すように半導体基板１上に作製
したスルーホール（バイアホール）２２を介して、半導
体基板１の裏面の導体に接地する方法や、図１（ｃ）に
示すように、半導体基板１を半田付けした金属キャリア
２３上にワイヤ２４を用いて接地する方法などがある。
いては、図１（ｂ）に示すように半導体基板１上に作製
したスルーホール（バイアホール）２２を介して、半導
体基板１の裏面の導体に接地する方法や、図１（ｃ）に
示すように、半導体基板１を半田付けした金属キャリア
２３上にワイヤ２４を用いて接地する方法などがある。
【００１８】このように、本実施の形態では、前段用Ｈ
ＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン
２１が１本以上挿入されているため、前段用ＨＢＴの入
力パッド１６と、後段ＨＢＴの出力パッド２０との間の
アイソレーションを大きくすることができ、両パッド間
で信号が結合した場合に、生じる閉ループにおいて起こ
る発振を抑制することができ、安定なＨＢＴ増幅器を得
ることができる。
ＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン
２１が１本以上挿入されているため、前段用ＨＢＴの入
力パッド１６と、後段ＨＢＴの出力パッド２０との間の
アイソレーションを大きくすることができ、両パッド間
で信号が結合した場合に、生じる閉ループにおいて起こ
る発振を抑制することができ、安定なＨＢＴ増幅器を得
ることができる。
【００１９】実施の形態２．図２はこの発明に係わる実
施の形態２を示す構成図である。本実施の形態は、図１
のＨＢＴ素子を用いてＨＢＴ２段増幅器を構成する場合
である。図２において、図１および図５と対応する部分
には同一符号を付し、その詳細説明を省略する。ここで
は、半導体基板1Ａ上の前段用ＨＢＴの入力パッド１６
を入力整合回路９の出力側に接続するとともに、その出
力パッド１７を段間整合回路１０の入力側に接続し、同
様にはワイヤ１４を介して段間整合回路１０の出力側を
後段用ＨＢＴの入力パッド１９に接続するとともに、そ
の後段用ＨＢＴの出力パッド２０を出力整合回１１の入
力側に接続する。
施の形態２を示す構成図である。本実施の形態は、図１
のＨＢＴ素子を用いてＨＢＴ２段増幅器を構成する場合
である。図２において、図１および図５と対応する部分
には同一符号を付し、その詳細説明を省略する。ここで
は、半導体基板1Ａ上の前段用ＨＢＴの入力パッド１６
を入力整合回路９の出力側に接続するとともに、その出
力パッド１７を段間整合回路１０の入力側に接続し、同
様にはワイヤ１４を介して段間整合回路１０の出力側を
後段用ＨＢＴの入力パッド１９に接続するとともに、そ
の後段用ＨＢＴの出力パッド２０を出力整合回１１の入
力側に接続する。
【００２０】次に動作について説明する。入力端子１２
に入力した信号は、ＭＩＣ基板８上に形成された入力整
合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの
入力パッド１６、そして、前段用ＨＢＴ１５に入力す
る。入力された信号は、前段用ＨＢＴ１５で増幅された
後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４
を介して、ＭＩＣ基板８上に形成された段間整合回路１
０によって整合された後、接続用ワイヤ１４、後段用Ｈ
ＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力
される。入力された信号は、後段用ＨＢＴ１８で増幅さ
れた後、後段用ＨＢＴの出力パッド２０から接続用ワイ
ヤ１４を介して、ＭＩＣ基板８上に形成された出力整合
回路１１によって整合された後、出力端子１３より出力
される。
に入力した信号は、ＭＩＣ基板８上に形成された入力整
合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの
入力パッド１６、そして、前段用ＨＢＴ１５に入力す
る。入力された信号は、前段用ＨＢＴ１５で増幅された
後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４
を介して、ＭＩＣ基板８上に形成された段間整合回路１
０によって整合された後、接続用ワイヤ１４、後段用Ｈ
ＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力
される。入力された信号は、後段用ＨＢＴ１８で増幅さ
れた後、後段用ＨＢＴの出力パッド２０から接続用ワイ
ヤ１４を介して、ＭＩＣ基板８上に形成された出力整合
回路１１によって整合された後、出力端子１３より出力
される。
【００２１】このように、本実施の形態では、 前段用
ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライ
ン２１が１本以上挿入されているため、前段用ＨＢＴの
入力パッド１６と、後段ＨＢＴの出力パッド２０との間
のアイソレーションを大きくすることができ、両パッド
間で信号が結合した場合に、生じる閉ループにおいて起
こる発振を抑制することができ、安定な２段ＨＢＴ増幅
器を得ることができる。なお、グランドラインの接地方
法については実施の形態１と同様である。
ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライ
ン２１が１本以上挿入されているため、前段用ＨＢＴの
入力パッド１６と、後段ＨＢＴの出力パッド２０との間
のアイソレーションを大きくすることができ、両パッド
間で信号が結合した場合に、生じる閉ループにおいて起
こる発振を抑制することができ、安定な２段ＨＢＴ増幅
器を得ることができる。なお、グランドラインの接地方
法については実施の形態１と同様である。
【００２２】実施の形態３．図３はこの発明に係わる実
施の形態３を示す構成図である。本実施の形態は、図１
のＨＢＴ素子を用いて実施の形態２と同様にＨＢＴ２段
増幅器を構成する場合である。図３において、図２と対
応する部分には同一符号を付し、その詳細説明を省略す
る。図において、１Ｂは例えばＧａＡｓといった半導体
基板、８Ｂは例えばセラミックで作製されたＭＩＣ基
板、２５はグランドライン用伝送線路、２６はグランド
ライン用パッド、２７はＭＩＣ基板上のグランド端子で
ある。そして、実施の形態２と同様にワイヤ１４を介し
て半導体基板1Ｂの前段用ＨＢＴの入力パッド１６を入
力整合回路９の出力側に接続するとともに、その出力パ
ッド１７を段間整合回路１０の入力側に接続し、ワイヤ
１４を介して段間整合回路１０の出力側を後段用ＨＢＴ
の入力パッド１９に接続するとともに、その後段用ＨＢ
Ｔの出力パッド２０をは出力整合回１１の入力側に接続
する。また、ワイヤ１４を介してグランドライン用パッ
ド２６とＭＩＣ基板上のグランド端子２７を接続する。
施の形態３を示す構成図である。本実施の形態は、図１
のＨＢＴ素子を用いて実施の形態２と同様にＨＢＴ２段
増幅器を構成する場合である。図３において、図２と対
応する部分には同一符号を付し、その詳細説明を省略す
る。図において、１Ｂは例えばＧａＡｓといった半導体
基板、８Ｂは例えばセラミックで作製されたＭＩＣ基
板、２５はグランドライン用伝送線路、２６はグランド
ライン用パッド、２７はＭＩＣ基板上のグランド端子で
ある。そして、実施の形態２と同様にワイヤ１４を介し
て半導体基板1Ｂの前段用ＨＢＴの入力パッド１６を入
力整合回路９の出力側に接続するとともに、その出力パ
ッド１７を段間整合回路１０の入力側に接続し、ワイヤ
１４を介して段間整合回路１０の出力側を後段用ＨＢＴ
の入力パッド１９に接続するとともに、その後段用ＨＢ
Ｔの出力パッド２０をは出力整合回１１の入力側に接続
する。また、ワイヤ１４を介してグランドライン用パッ
ド２６とＭＩＣ基板上のグランド端子２７を接続する。
【００２３】次に動作について説明する。入力端子１２
に入力した信号は、ＭＩＣ基板８Ａ上に形成された入力
整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴ
の入力パッド１６、そして、前段用ＨＢＴ１５に入力す
る。入力された信号は、前段用ＨＢＴ１５で増幅された
後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４
を介して、ＭＩＣ基板８Ａ上に形成された段間整合回路
１０によって整合された後、接続用ワイヤ１４、後段用
ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入
力される。入力された信号は、後段用ＨＢＴ１８で増幅
された後、後段用ＨＢＴの出力パッド２０から接続用ワ
イヤ１４を介して、ＭＩＣ基板８上に形成された出力整
合回路１１によって整合された後、出力端子１３より出
力される。
に入力した信号は、ＭＩＣ基板８Ａ上に形成された入力
整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴ
の入力パッド１６、そして、前段用ＨＢＴ１５に入力す
る。入力された信号は、前段用ＨＢＴ１５で増幅された
後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４
を介して、ＭＩＣ基板８Ａ上に形成された段間整合回路
１０によって整合された後、接続用ワイヤ１４、後段用
ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入
力される。入力された信号は、後段用ＨＢＴ１８で増幅
された後、後段用ＨＢＴの出力パッド２０から接続用ワ
イヤ１４を介して、ＭＩＣ基板８上に形成された出力整
合回路１１によって整合された後、出力端子１３より出
力される。
【００２４】このように、本実施の形態では、前段用Ｈ
ＢＴ１５と後段用前段ＨＢＴ１８の間に挿入されたグラ
ンドライン用伝送線路２５はグランドライン用パッド２
６から接続用ワイヤ１４を介してＭＩＣ基板上のグラン
ド２７へと接地されている。したがって、前段用ＨＢＴ
の入力パッド１６と、後段ＨＢＴの出力パッド２０との
間のアイソレーションを大きくすることができ、さら
に、接続用ワイヤ間のアイソレーションを大きくするこ
とができる。そのため、両パッド間もしくは両接続ワイ
ヤ間で信号が結合した場合に、生じる閉ループにおいて
起こる発振を抑制することができ、安定なＨＢＴ２段増
幅器を得ることができる。
ＢＴ１５と後段用前段ＨＢＴ１８の間に挿入されたグラ
ンドライン用伝送線路２５はグランドライン用パッド２
６から接続用ワイヤ１４を介してＭＩＣ基板上のグラン
ド２７へと接地されている。したがって、前段用ＨＢＴ
の入力パッド１６と、後段ＨＢＴの出力パッド２０との
間のアイソレーションを大きくすることができ、さら
に、接続用ワイヤ間のアイソレーションを大きくするこ
とができる。そのため、両パッド間もしくは両接続ワイ
ヤ間で信号が結合した場合に、生じる閉ループにおいて
起こる発振を抑制することができ、安定なＨＢＴ２段増
幅器を得ることができる。
【００２５】実施の形態４．図４はこの発明に係わる実
施の形態４を示す構成図である。本実施の形態は、図１
のＨＢＴ素子を用いて実施の形態２同様ＨＢＴ２段増幅
器を構成する場合である。図４において、図２と対応す
る部分には同一符号を付し、その詳細説明を省略する。
図において、１Cは例えばＧａＡｓといった半導体基
板、８Bは例えばセラミックで作製されたＭＩＣ基板、
１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッ
ド、１７は前段用ＨＢＴの出力パッド、１８は後段用Ｈ
ＢＴ、２８は前段用ＨＢＴ用定電圧ベースバイアス回
路、２９は後段用ＨＢＴ用定電圧ベースバイアス回路、
３０はＭＩＣ基板上のバイアス印加端子ある。
施の形態４を示す構成図である。本実施の形態は、図１
のＨＢＴ素子を用いて実施の形態２同様ＨＢＴ２段増幅
器を構成する場合である。図４において、図２と対応す
る部分には同一符号を付し、その詳細説明を省略する。
図において、１Cは例えばＧａＡｓといった半導体基
板、８Bは例えばセラミックで作製されたＭＩＣ基板、
１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッ
ド、１７は前段用ＨＢＴの出力パッド、１８は後段用Ｈ
ＢＴ、２８は前段用ＨＢＴ用定電圧ベースバイアス回
路、２９は後段用ＨＢＴ用定電圧ベースバイアス回路、
３０はＭＩＣ基板上のバイアス印加端子ある。
【００２６】そして、実施の形態２と同様にワイヤ１４
を介して半導体基板1Cの前段用ＨＢＴの入力パッド１６
を入力整合回路９の出力側に接続するとともに、その出
力パッド１７を段間整合回路１０の入力側に接続し、ワ
イヤ１４を介して段間整合回路１０の出力側を後段用Ｈ
ＢＴの入力パッド１９に接続するとともに、その後段用
ＨＢＴの出力パッド２０をは出力整合回１１の入力側に
接続する。また、ワイヤ１４を介して前段用ＨＢＴ用定
電圧ベースバイアス回路２８および後段用ＨＢＴ用定電
圧ベースバイアス回路２９とＭＩＣ基板上のバイアス印
加端子３０を接続する。
を介して半導体基板1Cの前段用ＨＢＴの入力パッド１６
を入力整合回路９の出力側に接続するとともに、その出
力パッド１７を段間整合回路１０の入力側に接続し、ワ
イヤ１４を介して段間整合回路１０の出力側を後段用Ｈ
ＢＴの入力パッド１９に接続するとともに、その後段用
ＨＢＴの出力パッド２０をは出力整合回１１の入力側に
接続する。また、ワイヤ１４を介して前段用ＨＢＴ用定
電圧ベースバイアス回路２８および後段用ＨＢＴ用定電
圧ベースバイアス回路２９とＭＩＣ基板上のバイアス印
加端子３０を接続する。
【００２７】次に動作について説明する。入力端子１２
に入力した信号は、ＭＩＣ基板８Ｂ上に形成された入力
整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴ
の入力パッド１６、そして、前段用ＨＢＴ１５に入力す
る。入力された信号は、前段用ＨＢＴ１５で増幅された
後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４
を介して、ＭＩＣ基板８Ｂ上に形成された段間整合回路
１０によって整合された後、接続用ワイヤ１４、後段用
ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入
力される。入力された信号は、後段用ＨＢＴ１８で増幅
された後、後段用ＨＢＴの出力パッド２０から接続用ワ
イヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された出力
整合回路１１によって整合された後、出力端子１３より
出力される。
に入力した信号は、ＭＩＣ基板８Ｂ上に形成された入力
整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴ
の入力パッド１６、そして、前段用ＨＢＴ１５に入力す
る。入力された信号は、前段用ＨＢＴ１５で増幅された
後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４
を介して、ＭＩＣ基板８Ｂ上に形成された段間整合回路
１０によって整合された後、接続用ワイヤ１４、後段用
ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入
力される。入力された信号は、後段用ＨＢＴ１８で増幅
された後、後段用ＨＢＴの出力パッド２０から接続用ワ
イヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された出力
整合回路１１によって整合された後、出力端子１３より
出力される。
【００２８】このように、本実施の形態では、前段用Ｈ
ＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された前段
用ＨＢＴ用定電圧バイアス回路２８と、後段用ＨＢＴ用
定電圧ベースバイアス回路２９は接続用ワイヤ１４を介
してＭＩＣ基板上のバイアス印加端子に接続されてい
る。したがって、前段用ＨＢＴの入力パッド１６と、後
段ＨＢＴの出力パッド２０との間のアイソレーションを
大きくすることができ、さらに、接続用ワイヤ間のアイ
ソレーションを大きくすることができる。そのため、両
パッド間もしくは両接続ワイヤ間で信号が結合した場合
に、生じる閉ループにおいて起こる発振を抑制すること
ができ、安定なＨＢＴ２段増幅器を得ることができる。
ＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された前段
用ＨＢＴ用定電圧バイアス回路２８と、後段用ＨＢＴ用
定電圧ベースバイアス回路２９は接続用ワイヤ１４を介
してＭＩＣ基板上のバイアス印加端子に接続されてい
る。したがって、前段用ＨＢＴの入力パッド１６と、後
段ＨＢＴの出力パッド２０との間のアイソレーションを
大きくすることができ、さらに、接続用ワイヤ間のアイ
ソレーションを大きくすることができる。そのため、両
パッド間もしくは両接続ワイヤ間で信号が結合した場合
に、生じる閉ループにおいて起こる発振を抑制すること
ができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２９】なお、実施の形態１〜４においてはＧａＡ
ｓ基板上に作製したＨＢＴ素子の例を示したが、ＳｉＧ
ｅなどの他の半導体基板上に作製したＨＢＴ素子に対し
ても適用可能である。また、半導体素子もＨＢＴ素子に
限定されることなく、その他の半導体素子でもよい。
ｓ基板上に作製したＨＢＴ素子の例を示したが、ＳｉＧ
ｅなどの他の半導体基板上に作製したＨＢＴ素子に対し
ても適用可能である。また、半導体素子もＨＢＴ素子に
限定されることなく、その他の半導体素子でもよい。
【００３０】
【発明の効果】以上のように、請求項１の発明によれ
ば、半導体基板上に入出力の向きが逆方向である複数の
半導体素子を並べて配置した半導体装置において、上記
複数の半導体素子の間に設けられた少なくとも１本のグ
ランドラインを備えるので、半導体素子の入出力パッド
間のアイソレーションを大きくすることができ、両パッ
ド間で信号が結合した場合に、生じる閉ループにおいて
起こる発振を抑制することができるという効果がある。
ば、半導体基板上に入出力の向きが逆方向である複数の
半導体素子を並べて配置した半導体装置において、上記
複数の半導体素子の間に設けられた少なくとも１本のグ
ランドラインを備えるので、半導体素子の入出力パッド
間のアイソレーションを大きくすることができ、両パッ
ド間で信号が結合した場合に、生じる閉ループにおいて
起こる発振を抑制することができるという効果がある。
【００３１】請求項２の発明によれば、上記グランドラ
インの代わりにグランドライン用の伝送線路を用いるの
で、半導体素子の入出力パッド間のアイソレーションを
大きくすることができ、両パッド間で信号が結合した場
合に、生じる閉ループにおいて起こる発振を抑制するこ
とができるという効果がある。
インの代わりにグランドライン用の伝送線路を用いるの
で、半導体素子の入出力パッド間のアイソレーションを
大きくすることができ、両パッド間で信号が結合した場
合に、生じる閉ループにおいて起こる発振を抑制するこ
とができるという効果がある。
【００３２】請求項３の発明によれば、上記グランドラ
インの代わりに上記半導体素子のベースへ定電圧を供給
するバイアス回路を用いるので、半導体素子の入出力パ
ッド間のアイソレーションを大きくすることができ、両
パッド間で信号が結合した場合に、生じる閉ループにお
いて起こる発振を抑制することができるという効果があ
る。
インの代わりに上記半導体素子のベースへ定電圧を供給
するバイアス回路を用いるので、半導体素子の入出力パ
ッド間のアイソレーションを大きくすることができ、両
パッド間で信号が結合した場合に、生じる閉ループにお
いて起こる発振を抑制することができるという効果があ
る。
【００３３】請求項４の発明によれば、上記半導体素子
がＨＢＴ素子であるので、モジュールの低価格化および
小型化を目論む多段増幅器モジュール等に用いて有用で
あるという効果がある。
がＨＢＴ素子であるので、モジュールの低価格化および
小型化を目論む多段増幅器モジュール等に用いて有用で
あるという効果がある。
【００３４】請求項５の発明によれば、請求項１〜４の
発明の半導体装置と、該半導体装置に接続され、上記複
数の半導体素子に入出力される信号の整合をとる整合手
段とを備えたので、半導体素子の入出力パッド間のアイ
ソレーションを大きくすることができ、両パッド間で信
号が結合した場合に、生じる閉ループにおいて起こる発
振を抑制することができ、安定な増幅器が得られ、特に
ＨＢＴ多段増幅器を構成する場合には有用であるという
効果がある。
発明の半導体装置と、該半導体装置に接続され、上記複
数の半導体素子に入出力される信号の整合をとる整合手
段とを備えたので、半導体素子の入出力パッド間のアイ
ソレーションを大きくすることができ、両パッド間で信
号が結合した場合に、生じる閉ループにおいて起こる発
振を抑制することができ、安定な増幅器が得られ、特に
ＨＢＴ多段増幅器を構成する場合には有用であるという
効果がある。
【００３５】請求項６の発明によれば、上記半導体装置
の複数の半導体素子の間に設けられた少なくとも１本の
グランドライン用の伝送線路と、上記整合手段の基板上
に設けられたグランド端子とを接続したので、接続用ワ
イヤ間のアイソレーションを大きくすることができ、両
接続ワイヤ間で信号が結合した場合に、生じる閉ループ
において起こる発振を抑制することができ、安定なＨＢ
Ｔ増幅器を得ることができるという効果がある。
の複数の半導体素子の間に設けられた少なくとも１本の
グランドライン用の伝送線路と、上記整合手段の基板上
に設けられたグランド端子とを接続したので、接続用ワ
イヤ間のアイソレーションを大きくすることができ、両
接続ワイヤ間で信号が結合した場合に、生じる閉ループ
において起こる発振を抑制することができ、安定なＨＢ
Ｔ増幅器を得ることができるという効果がある。
【００３６】請求項７の発明によれば、上記半導体装置
の複数の半導体素子の間に設けられたバイアス回路と、
上記整合手段の基板上に設けられたバイアス印加端子と
を接続したので、接続用ワイヤ間のアイソレーションを
大きくすることができ、両接続ワイヤ間で信号が結合し
た場合に、生じる閉ループにおいて起こる発振を抑制す
ることができ、安定なＨＢＴ増幅器を得ることができる
という効果がある。
の複数の半導体素子の間に設けられたバイアス回路と、
上記整合手段の基板上に設けられたバイアス印加端子と
を接続したので、接続用ワイヤ間のアイソレーションを
大きくすることができ、両接続ワイヤ間で信号が結合し
た場合に、生じる閉ループにおいて起こる発振を抑制す
ることができ、安定なＨＢＴ増幅器を得ることができる
という効果がある。
【図１】 この発明の実施の形態１を示す構成図であ
る。
る。
【図２】 この発明の実施の形態２を示す構成図であ
る。
る。
【図３】 この発明の実施の形態３を示す構成図であ
る。
る。
【図４】 この発明の実施の形態４を示す構成図であ
る。
る。
【図５】 従来のＨＢＴ2段増幅器を示す構成図である。
１Ａ，１Ｂ，１C 半導体基板、 ８，８Ａ，８Ｂ
ＭＩＣ基板、 ９ 入力整合回路、 １０ 段間整合回
路、 １１ 出力整合回路 、 １４，２４ワイヤ、、
１５ 前段用ＨＢＴ、 １６ 前段用ＨＢＴの入力パ
ッド、 １７前段用ＨＢＴの出力パッド、 １８ 後段
用ＨＢＴ、 １９ 後段用ＨＢＴの入力パッド、 ２０
後段用ＨＢＴの出力パッド、 ２１ グランドライ
ン、２２ スルーホール（バイアホール）、 ２３ 金
属キャリア、 ２５ グランドライン用伝送線路、 ２
６ グランドライン用パッド、 ２７ ＭＩＣ基板上の
グランド端子、 ２８ 前段用ＨＢＴ用定電圧ベースバ
イアス回路、 ２９後段用ＨＢＴ用定電圧ベースバイア
ス回路、 ３０ ＭＩＣ基板上のバイアス印加端子。
ＭＩＣ基板、 ９ 入力整合回路、 １０ 段間整合回
路、 １１ 出力整合回路 、 １４，２４ワイヤ、、
１５ 前段用ＨＢＴ、 １６ 前段用ＨＢＴの入力パ
ッド、 １７前段用ＨＢＴの出力パッド、 １８ 後段
用ＨＢＴ、 １９ 後段用ＨＢＴの入力パッド、 ２０
後段用ＨＢＴの出力パッド、 ２１ グランドライ
ン、２２ スルーホール（バイアホール）、 ２３ 金
属キャリア、 ２５ グランドライン用伝送線路、 ２
６ グランドライン用パッド、 ２７ ＭＩＣ基板上の
グランド端子、 ２８ 前段用ＨＢＴ用定電圧ベースバ
イアス回路、 ２９後段用ＨＢＴ用定電圧ベースバイア
ス回路、 ３０ ＭＩＣ基板上のバイアス印加端子。
Claims (7)
- 【請求項１】 半導体基板上に入出力の向きが逆方向で
ある複数の半導体素子を並べて配置した半導体装置にお
いて、 上記複数の半導体素子の間に設けられた少なくとも１本
のグランドラインを備えたことを特徴とする半導体装
置。 - 【請求項２】 上記グランドラインの代わりにグランド
ライン用の伝送線路を用いることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 上記グランドラインの代わりに上記半導
体素子のベースへ定電圧を供給するバイアス回路を用い
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 上記半導体素子がＨＢＴ素子であること
を特徴とする請求項１〜３のいずれかに記載の半導体装
置。 - 【請求項５】 上記請求項１〜４のいずれかに記載の半
導体装置と、 該半導体装置に接続され、上記複数の半導体素子に入出
力される信号の整合をとる整合手段とを備えたことを特
徴とする増幅器。 - 【請求項６】 上記半導体装置の複数の半導体素子の間
に設けられた少なくとも１本のグランドライン用の伝送
線路と、上記整合手段の基板上に設けられたグランド端
子とを接続したことを特徴とする請求項５記載の増幅
器。 - 【請求項７】 上記半導体装置の複数の半導体素子の間
に設けられたバイアス回路と、上記整合手段の基板上に
設けられたバイアス印加端子とを接続したことを特徴と
する請求項５記載の増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15624498A JP3625378B2 (ja) | 1998-06-04 | 1998-06-04 | 多段増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15624498A JP3625378B2 (ja) | 1998-06-04 | 1998-06-04 | 多段増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354709A true JPH11354709A (ja) | 1999-12-24 |
| JP3625378B2 JP3625378B2 (ja) | 2005-03-02 |
Family
ID=15623537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15624498A Expired - Fee Related JP3625378B2 (ja) | 1998-06-04 | 1998-06-04 | 多段増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625378B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283834A (ja) * | 2010-06-10 | 2010-12-16 | Renesas Electronics Corp | 半導体集積回路装置 |
| US8204471B2 (en) | 2000-02-21 | 2012-06-19 | Renesas Electronics Corporation | Wireless communication system |
-
1998
- 1998-06-04 JP JP15624498A patent/JP3625378B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8204471B2 (en) | 2000-02-21 | 2012-06-19 | Renesas Electronics Corporation | Wireless communication system |
| JP2010283834A (ja) * | 2010-06-10 | 2010-12-16 | Renesas Electronics Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3625378B2 (ja) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339444B2 (en) | Methods for providing bias to a monolithic microwave integrated circuit | |
| JPH11261351A (ja) | 電力増幅器ｍｍｉｃ | |
| US7221228B2 (en) | Radio frequency power amplifier module | |
| US6768381B2 (en) | Semiconductor power amplifier and multistage monolithic integrated circuit | |
| JPWO2002056461A1 (ja) | 高周波用半導体装置 | |
| JP2003037446A (ja) | 多段増幅器および集積回路 | |
| JP3625378B2 (ja) | 多段増幅器 | |
| EP1396080B1 (en) | Mmic driver amplifier having zig-zag rf signal flow | |
| JP2000244264A (ja) | 高周波電力増幅装置 | |
| JP2755250B2 (ja) | 半導体集積回路 | |
| JP2002171143A (ja) | 高周波用電力増幅器 | |
| JPS6228788Y2 (ja) | ||
| JPH0636483B2 (ja) | 集積回路 | |
| JPH02265309A (ja) | マイクロ波多段増幅器 | |
| JP3151813B2 (ja) | アナログ増幅回路 | |
| JP2001156242A (ja) | 多段増幅装置 | |
| JPS63143856A (ja) | 半導体装置 | |
| JPH11266132A (ja) | 増幅回路装置 | |
| JP2003324326A (ja) | 高周波増幅装置 | |
| JPH0213851B2 (ja) | ||
| JPH09139630A (ja) | 携帯型通信機器における電力増幅装置及び携帯型通信機器 | |
| JPH10256490A (ja) | 半導体集積回路 | |
| JPS61281708A (ja) | 広帯域増幅回路 | |
| JP2009010875A (ja) | 差動増幅回路 | |
| JPH09270647A (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |