TWI602267B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI602267B
TWI602267B TW103120464A TW103120464A TWI602267B TW I602267 B TWI602267 B TW I602267B TW 103120464 A TW103120464 A TW 103120464A TW 103120464 A TW103120464 A TW 103120464A TW I602267 B TWI602267 B TW I602267B
Authority
TW
Taiwan
Prior art keywords
package
substrate
package structure
outline
component
Prior art date
Application number
TW103120464A
Other languages
English (en)
Other versions
TW201546973A (zh
Inventor
石啓良
鍾興隆
朱德芳
方顥儒
鍾匡能
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103120464A priority Critical patent/TWI602267B/zh
Priority to CN201410287264.XA priority patent/CN105185755A/zh
Priority to US14/564,180 priority patent/US9526171B2/en
Publication of TW201546973A publication Critical patent/TW201546973A/zh
Application granted granted Critical
Publication of TWI602267B publication Critical patent/TWI602267B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝結構及其製法
本發明係有關一種封裝結構，尤指一種外觀呈非矩形狀之封裝結構。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態。由於電子產品之微小化以及高運作速度需求的增加，為提高單一半導體封裝結構之性能與容量以符合電子產品小型化(如節省封裝空間)之需求，半導體封裝結構採多晶片模組化(Multichip Module)乃成一趨勢，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由封裝設計達到系統的整合，即將兩個或兩個以上之晶片組合在單一封裝結構中，不僅縮減電子產品整體電路結構體積，且能提昇電性功能。亦即，多晶片封裝結構可藉由將兩個或兩個以上之晶片組合在單一封裝結構中，來使系統運作速度之限制最小化；此外，多晶片封裝結構可減少晶片間連接線路之長度而降低訊號延遲以及存取時 間。
第1圖係習知封裝結構1之立體示意圖，且如第1A至1C圖所示，該封裝結構1係包括：一基板10、設於該基板10上之複數電子元件11a,11b,11c、以及包覆該些電子元件11a,11b,11c之封裝體13。該基板10係為電路板並呈矩形體。各該電子元件11a,11b,11c係設於該基板10上且電性連接該基板10。
惟，習知封裝結構1中，因該封裝體13均為矩形體，故該封裝體13中會產生過多無效空間S(即未形成任何其它電子元件或線路)，致使該封裝結構1的體積極大，且可利用的組裝密度降低，造成後續產品組裝後的成品整體體積難以縮小，導致產品難以符合微小化之需求。
再者，後續產品組裝時，受限於該封裝體13之外型，使外部組件(圖略)之設計無法依需求做變化，致使產品設計受限，而無法符合設計彈性化之需求。
因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種封裝結構，係包括：基板，係具有相對之第一表面與第二表面；至少一電子元件，係設於該基板之第一表面上；以及封裝體，係設於該基板之第一表面上並包覆該些電子元件，且該封裝體之外觀輪廓係呈非矩形體。
本發明復揭露一種封裝結構之製法，係包括：提供一 具有相對之第一表面與第二表面的基板，且該基板之第一表面上具有至少一電子元件；以及形成封裝體於該基板之第一表面上，使該封裝體包覆該些電子元件，且該封裝體之外觀輪廓係呈非矩形體。
前述之製法中，形成該封裝體之製程係包括：形成封裝材於該基板之第一表面上，且該封裝材之外觀輪廓係呈矩形體；以及移除部分該封裝材，以形成該封裝體。
前述之製法中，形成該封裝體之製程係包括：提供一模具；將該基板與該電子元件設於該模具中；形成封裝材於該模具中，以形成外觀輪廓呈非矩形體之該封裝體；以及移除該模具。
前述之封裝結構及其製法中，於形成該封裝體之前，該基板之外觀輪廓呈非矩形體；或者，於移除部分該封裝材時，一併移除其下之基板材質，使該基板之外觀輪廓呈非矩形體。
前述之封裝結構及其製法中，該基板之部分第一表面係外露於該封裝體。
前述之封裝結構及其製法中，該電子元件係為複數個時，至少二該電子元件相對於該第一表面之高度不相等。
前述之封裝結構及其製法中，該封裝體之外觀輪廓欲與一外部組件嵌合之接觸頂面係為不連續平面。
另外，前述之封裝結構及其製法中，復包括設置外部組件於該封裝體上。例如，該外部組件之外觀輪廓與該封裝體之外觀輪廓係呈現互補關係，使該外部組件與該封裝 體能嵌合。具體地，該外部組件係為螢幕、電子模組或電池。
由上可知，本發明之封裝結構及其製法中，係藉由移除部分封裝材而使該封裝體之外觀輪廓呈非矩形體，以減少無效空間之分佈，故相較於習知技術，本發明之封裝結構的體積較小，且增加可利用的組裝密度，因而後續產品組裝後的成品整體體積將能縮小，以符合產品微小化之需求。
再者，於後續產品組裝時，不會受限該封裝體之外型，即外部組件之設計可依需求做變化，以符合設計彈性化之需求。
1,2,2’,3,3’,3”,4a,4b,4c,5‧‧‧封裝結構
10,20,40a,40b,40c‧‧‧基板
11a,11b,11c,21a,21b,21c,51‧‧‧電子元件
13,23,33,33’,33”,43a,43b,43c,53‧‧‧封裝體
20a‧‧‧第一表面
20b‧‧‧第二表面
23’‧‧‧封裝材
23a,33a‧‧‧接觸頂面
24,34,34’‧‧‧外部組件
25‧‧‧導電元件
9‧‧‧模具
h1,h2,h3‧‧‧高度
S‧‧‧無效空間
第1圖係為習知封裝結構之立體示意圖；第1A至1C圖係為習知封裝結構之不同態樣之剖面示意圖；第2A至2C圖係為本發明之封裝結構之第一實施例之製法的剖面示意圖；其中，第2B’圖係為第2B圖的立體圖，第2C’圖係為第2C圖的立體圖，第2C”圖係為第2C圖的另一實施例；第2D圖係為第2C圖之後續製法的剖面分解示意圖；其中，第2D’圖係為第2D圖之封裝體的接觸頂面之示意圖；第3A及3B圖係為本發明之封裝結構之第二實施例的立體示意圖；其中，第3A’圖係為第3A圖的另一態樣之剖面分解圖，第3A”圖係為第3A圖之封裝體的接觸頂面之示 意圖，第3B’圖係為第3B圖的另一態樣之剖面分解圖；第3C圖係為本發明之封裝結構之第三實施例的立體示意圖；第4A至4C圖係為本發明之封裝結構之第四實施例的立體示意圖；其中，第4A’至4C’圖係為第4A至4C圖之另一實施例的立體示意圖；以及第5圖係為本發明之封裝結構之第五實施例之製法的剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之封裝結構2,2’之第一實施 例之製法之剖面示意圖。
如第2A圖所示，提供一具有相對之第一表面20a與第二表面20b的基板20，且設置複數電子元件21a,21b,21c於該基板20之第一表面20a上。
於本步驟中，該基板20係為電路板或陶瓷板並呈矩形體，且該基板20形成有電性連接該些電子元件21a,21b,21c之線路(圖略)。又有關基板之種類繁多，並無特別限制。
再者，該電子元件21a,21b,21c係為主動元件、被動元件或其二者之組合(如堆疊組合、並排組合等)。具體地，該主動元件係例如半導體元件(如晶片)，而該被動元件係例如電阻、電容及電感。
又，各該電子元件21a,21b,21c相對於該基板20之第一表面20a之高度h1,h2,h3係不相等。
如第2B圖所示，形成封裝材23’於該基板20之第一表面20a上，以令該封裝材23’覆蓋該些電子元件21a,21b,21c。
於本步驟中，該封裝材23’之外觀輪廓係呈矩形體，如第2B’圖所示。
如第2C及2C’圖所示，移除部分該封裝材23’，以形成外觀輪廓呈非矩形體之封裝體23。
於本實施例中，移除部分該封裝材23’之方式可採用研磨(Grinding)、切割、蝕刻或其它製程。
再者，移除製程可依據各該電子元件21a,21b,21c之高度h1,h2,h3移除部分該封裝材23’，即移除無效空間S(如 第2B及2B’圖所示)，使該封裝體23之外觀輪廓係對應各該電子元件21a,21b,21c之高度h1,h2,h3，即該封裝體23之外觀輪廓隨著各該電子元件21a,21b,21c之高度h1,h2,h3起伏。
又，可選擇性形成屏蔽層(圖略)於該封裝體23之內表面或外表面，以避免各該電子元件21a,21b,21c受外界之電磁干擾(ElectroMagnetic Interference，簡稱EMI)；或者，選擇性形成顏色層(圖略)於該封裝體23之外表面，以增加該封裝結構2之外觀視覺效果。亦可選擇性形成如銲球之導電元件25於該基板20之第二表面20b上，如第2C’圖所示。
另外，如第2C”圖所示，形成外觀輪廓呈非矩形體之封裝體23之另一實施例，係接續第2A圖之製程，直接將該基板20與該些電子元件21a,21b,21c設於一模具9中，再形成封裝材於該模具9中，以形成外觀輪廓呈非矩形體之該封裝體23，之後移除該模具9，以製成如第2C圖所示之封裝結構2。
如第2D圖所示，設置一外部組件24於該封裝體23上，且該外部組件24係例如為螢幕、電子模組或電池。
於本實施例中，該外部組件24之外觀輪廓與該封裝體23之外觀輪廓係呈現互補關係，即凹凸互補，使該外部組件24與該封裝體23能嵌合。
再者，該封裝體23之外觀輪廓欲與該外部組件24嵌合之接觸頂面23a係為不連續平面，如第2D’圖所示之粗 線。
本發明之製法中，係依設計需求移除部分該封裝材23’而變化該封裝結構2之外觀輪廓，以減少該無效空間S之分佈，使設置該外部組件24後的整體厚度得以最薄化，藉以提升該封裝結構2’之組裝密度，並使該封裝結構2’之體積得以最小化，以達到產品微小化之目的。
第3A及3B圖係為本發明之封裝結構3,3’之第二實施例之立體示意圖。本實施例與第一實施例之差異在於該封裝體33,33’之外觀輪廓之設計。因此，如第3A’及3B’圖所示，該外部組件34,34’之外觀輪廓可依需求與該封裝體33,33’之外觀輪廓係呈現互補，且該封裝體33之外觀輪廓欲與該外部組件34嵌合之接觸頂面33a係為不連續平面，如第3B’圖所示之粗線。。
第3C圖係為本發明之封裝結構3”之第三實施例之立體示意圖。本實施例與第一實施例之差異在於該封裝體33”之外觀輪廓之設計。
如第3C圖所示，於移除部分該封裝材23’後，該封裝體33”並未完全覆蓋該基板20之第一表面20a，即外露該基板20之部分第一表面20a。
第4A至4C圖係為本發明之封裝結構4a,4b,4c之第四實施例之立體示意圖。本實施例與第一實施例之差異在於該封裝結構4a,4b,4c之外觀輪廓之設計。
如第4A至4C圖所示，於移除部分該封裝材23’時，可一併移除該封裝材23’下之基板40a,40b,40c材質，使該 封裝體43a,43b,43c之外觀輪廓與該基板40a,40b,40c之外觀輪廓均呈非矩形體，例如，該封裝體43a,43b,43c之外觀輪廓與該基板40a,40b,40c之外觀輪廓相對應。
於另一實施例中，於形成該封裝體43a,43b,43c之前，該基板40a,40b,40c之外觀輪廓呈非矩形體，如第4A’至4C’圖所示。
第5圖係為本發明之封裝結構5之第五實施例之立體示意圖。本實施例與第一實施例之差異在於該封裝結構5僅具有一電子元件51。
如第5圖所示，係依需求移除部分該封裝材23’，使該封裝體53之外觀輪廓呈非矩形體。
本發明復提供一種封裝結構2,2’,3,3’,3”,4a,4b,4c,5，其包括：一具有相對之第一表面20a與第二表面20b的基板20,40a,40b,40c、設於該基板20,40a,40b,40c之第一表面20a上的至少一電子元件21a,21b,21c,51、以及設於該基板20,40a,40b,40c之第一表面20a上的封裝體23,33,33’,33”,43a,43b,43c,53。
所述之電子元件21a,21b,21c,51係為主動元件或被動元件且電性連接該基板20,40a,40b,40c。
所述之封裝體23,33,33’,33”,43a,43b,43c,53係包覆該些電子元件21a,21b,21c,51，且該封裝體23,33,33’,33”,43a,43b,43c,53之外觀輪廓係呈非矩形體。
於一實施例中，該基板40a,40b,40c之外觀輪廓呈非矩形體。
於一實施例中，該電子元件21a,21b,21c係為複數個時，至少二該電子元件21a,21b,21c相對於該第一表面20a之高度h1,h2,h3不相等。
於一實施例中，該基板20之部分第一表面20a係外露於該封裝體33”。
於一實施例中，該封裝體23,33之外觀輪廓欲與一外部組件24,34嵌合之接觸頂面23a,33a係為不連續平面。
於一實施例中，所述之封裝結構2’,3,3’復包括一外部組件24,34,34’，係設於該封裝體23,33,33’上，且該外部組件24,34,34’之外觀輪廓與該封裝體23,33,33’之外觀輪廓係呈現互補關係，使該外部組件24,34,34’與該封裝體23,33,33’能嵌合。又該外部組件24,34,34’係為螢幕、電子模組或電池。
綜上所述，本發明之封裝結構及其製法中，主要藉由該封裝體之外觀輪廓呈現非矩形體，以減少無效空間、及增加封裝結構之空間利用，不僅使電子產品之厚度得以薄化，且能提升外部元件之設計彈性化。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝結構
20‧‧‧基板
20a‧‧‧第一表面
20b‧‧‧第二表面
21a,21b,21c‧‧‧電子元件
23‧‧‧封裝體

Claims (19)

  1. 一種封裝結構，係包括：基板，係具有相對之第一表面與第二表面；至少一電子元件，係設於該基板之第一表面上；以及封裝體，係設於該基板之第一表面上並包覆該些電子元件，且該封裝體之外觀輪廓頂面隨該電子元件之外觀高度產生一階梯狀變化。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該基板之外觀輪廓呈非矩形體。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該基板之部分第一表面係外露於該封裝體。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該電子元件係為複數個時，至少二該電子元件相對於該第一表面之高度不相等。
  5. 如申請專利範圍第1項所述之封裝結構，其中，該封裝體之外觀輪廓與一外部組件嵌合之接觸頂面係為不連續平面。
  6. 如申請專利範圍第1項所述之封裝結構，復包括外部組件，係設於該封裝體上。
  7. 如申請專利範圍第6項所述之封裝結構，其中，該外部組件之外觀輪廓與該封裝體之外觀輪廓係呈現互補關係，使該外部組件與該封裝體能嵌合。
  8. 如申請專利範圍第6項所述之封裝結構，其中，該外 部組件係為螢幕、電子模組或電池。
  9. 一種封裝結構之製法，係包括：提供一具有相對之第一表面與第二表面的基板，且該基板之第一表面上具有至少一電子元件；以及形成封裝體於該基板之第一表面上，使該封裝體包覆該些電子元件，且該封裝體之外觀輪廓頂面隨該電子元件之外觀高度產生一階梯狀變化。
  10. 如申請專利範圍第9項所述之封裝結構之製法，其中，該電子元件係為複數個時，至少二該電子元件相對於該第一表面之高度不相等。
  11. 如申請專利範圍第9項所述之封裝結構之製法，其中，形成該封裝體之製程係包括：形成封裝材於該基板之第一表面上，且該封裝材之外觀輪廓係呈矩形體；以及移除部分該封裝材，以形成外觀輪廓呈非矩形體之該封裝體。
  12. 如申請專利範圍第9項所述之封裝結構之製法，其中，形成該封裝體之製程係包括：提供一模具；將該基板與該電子元件設於該模具中；形成封裝材於該模具中，以形成外觀輪廓呈非矩形體之該封裝體；以及移除該模具。
  13. 如申請專利範圍第9項所述之封裝結構之製法，其中， 於形成該封裝體之前，該基板之外觀輪廓呈非矩形體。
  14. 如申請專利範圍第9項所述之封裝結構之製法，其中，於移除部分該封裝材時，一併移除該封裝材下之基板材質。
  15. 如申請專利範圍第9項所述之封裝結構之製法，其中，該基板之部分第一表面係外露於該封裝體。
  16. 如申請專利範圍第9項所述之封裝結構之製法，其中，該封裝體之外觀輪廓與一外部組件嵌合之接觸頂面係為不連續平面。
  17. 如申請專利範圍第9項所述之封裝結構之製法，復包括設置外部組件於該封裝體上。
  18. 如申請專利範圍第17項所述之封裝結構之製法，其中，該外部組件之外觀輪廓與該封裝體之外觀輪廓係呈現互補關係，使該外部組件與該封裝體能嵌合。
  19. 如申請專利範圍第17項所述之封裝結構之製法，其中，該外部組件係為螢幕、電子模組或電池。
TW103120464A 2014-06-13 2014-06-13 封裝結構及其製法 TWI602267B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103120464A TWI602267B (zh) 2014-06-13 2014-06-13 封裝結構及其製法
CN201410287264.XA CN105185755A (zh) 2014-06-13 2014-06-24 封装结构及其制法
US14/564,180 US9526171B2 (en) 2014-06-13 2014-12-09 Package structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103120464A TWI602267B (zh) 2014-06-13 2014-06-13 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201546973A TW201546973A (zh) 2015-12-16
TWI602267B true TWI602267B (zh) 2017-10-11

Family

ID=54837378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120464A TWI602267B (zh) 2014-06-13 2014-06-13 封裝結構及其製法

Country Status (3)

Country Link
US (1) US9526171B2 (zh)
CN (1) CN105185755A (zh)
TW (1) TWI602267B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20210296194A1 (en) * 2020-03-18 2021-09-23 Advanced Micro Devices, Inc Molded semiconductor chip package with stair-step molding layer
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954475B2 (en) * 2001-08-10 2005-10-11 Sharp Kabushiki Kaisha Semiconductor laser device
TW201213081A (en) * 2010-08-27 2012-04-01 Towa Corp Method and system for cooling resin-sealed substrate, system for conveying such substrate, and resin-sealing system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2466784A1 (fr) * 1979-10-05 1981-04-10 Thomson Csf Tete de couplage opto-electronique, et procede de montage d'une telle tete
US4439006A (en) * 1981-05-18 1984-03-27 Motorola, Inc. Low cost electro-optical connector
TW346687B (en) * 1997-09-15 1998-12-01 Ind Tech Res Inst Package of semiconductor laser diode and compact disk with two-wavelength read/write head
US6410904B1 (en) * 1999-11-22 2002-06-25 Brother Kogyo Kabushiki Kaisha Multi-beam emitting device
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
US6798054B1 (en) * 2000-07-28 2004-09-28 Siliconware Precision Industries Co., Ltd. Method of packaging multi chip module
JP2003133627A (ja) * 2001-10-19 2003-05-09 Sharp Corp 半導体レーザ装置
KR20080029273A (ko) * 2006-09-28 2008-04-03 주식회사 하이닉스반도체 스택 패키지 및 이를 이용한 고밀도 멀티 패키지
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
TWI359483B (en) * 2007-04-23 2012-03-01 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package and method
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
KR20130022821A (ko) * 2011-08-26 2013-03-07 삼성전자주식회사 스택 패키지 및 그의 제조 방법
CN202444694U (zh) * 2011-12-21 2012-09-19 青岛海信电器股份有限公司 Pcb板
CN102832182B (zh) * 2012-09-10 2015-01-14 日月光半导体制造股份有限公司 半导体封装件及其制造方法
TW201611227A (zh) * 2014-09-12 2016-03-16 矽品精密工業股份有限公司 封裝結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954475B2 (en) * 2001-08-10 2005-10-11 Sharp Kabushiki Kaisha Semiconductor laser device
TW201213081A (en) * 2010-08-27 2012-04-01 Towa Corp Method and system for cooling resin-sealed substrate, system for conveying such substrate, and resin-sealing system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
本案先前技術 *

Also Published As

Publication number Publication date
CN105185755A (zh) 2015-12-23
TW201546973A (zh) 2015-12-16
US9526171B2 (en) 2016-12-20
US20150366085A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
TWI603456B (zh) 電子封裝結構及其製法
TWI459521B (zh) 半導體封裝件及其製法
TWI590392B (zh) 電子封裝件及其製法
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
TWI474462B (zh) 半導體封裝件及其製法
TW201707159A (zh) 電子模組
TW201537719A (zh) 堆疊型半導體封裝
TW201351599A (zh) 半導體封裝件及其製法
TW201711152A (zh) 電子封裝件及其製法
TWI602267B (zh) 封裝結構及其製法
TWI528632B (zh) 電子封裝件及其製法
US20140080256A1 (en) Method for manufacturing package structure with electronic component
TWI713190B (zh) 電子封裝件及其製法
TW200814253A (en) Semiconductor chip and package structure and fabrication method thereof
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TWI548050B (zh) 封裝結構及其製法與封裝基板
TWI620300B (zh) 晶片封裝結構及其製造方法
TWI550816B (zh) 半導體封裝件及其製法
TWI510155B (zh) 半導體封裝結構及其製造方法
TWI525782B (zh) 半導體封裝件及其製法
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
TW201802971A (zh) 封裝堆疊結構之製法
TWI446514B (zh) 半導體封裝件及其製法
TW201413887A (zh) 封裝基板與封裝結構之製法
TW201832324A (zh) 封裝結構及其製法