KR100533517B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100533517B1
KR100533517B1 KR10-2000-0006205A KR20000006205A KR100533517B1 KR 100533517 B1 KR100533517 B1 KR 100533517B1 KR 20000006205 A KR20000006205 A KR 20000006205A KR 100533517 B1 KR100533517 B1 KR 100533517B1
Authority
KR
South Korea
Prior art keywords
circuit element
thin film
insulating film
barrier layer
formation region
Prior art date
Application number
KR10-2000-0006205A
Other languages
English (en)
Other versions
KR20000071342A (ko
Inventor
아오키유타카
미하라이치로
와카바야시다케시
와타나베가츠미
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20000071342A publication Critical patent/KR20000071342A/ko
Application granted granted Critical
Publication of KR100533517B1 publication Critical patent/KR100533517B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 재배선 위에 기둥상전극을 갖는 반도체장치에 관한 것으로, 반도체기판의 회로소자형성영역 위에 재배선이 설치되고, 그 재배선 위에 회로기판과 접속하기 위한 기둥상전극이 설치되어 있는 CSP 등의 반도체장치에 있어서, 반도체기판 위에 접속패드를 제거하여 제 1 절연막이 설치되고, 그 상면의 회로소자형성영역 위에 접지전위에 접속된 접지전위층이 설치되며, 재배선이 접지전위층 위에 제 2 절연막을 통해 설치되고, 접지전위층이 재배선과 회로소자형성영역 사이에 누화를 방지하는 장벽층으로 존재함으로써 재배선과 회로소자형성영역 내의 회로의 누화를 없애어 재배선의 배치에 제약을 받는 것이 없어지며, 또 제 2 절연막 위의 임의의 위치에 박막회로소자를 설치할 수도 있고, 또한 제 2 절연막 위에 박막회로소자를 설치한 구성에 있어서 그 박막회로소자 위에 절연막을 통해 제 2 장벽층으로서 제 2 접지전위층을 설치하고, 그 위에 절연막을 통해 재배선을 설치함으로써 재배선과 박막회로소자의 누화를 없애어 재배선의 배치에 제약을 받는 것이 없어지는 것을 특징으로 한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 재배선 위에 기둥상전극을 갖는 반도체장치에 관한 것이다.
반도체장치에는 예를 들면 CSP(Chip Size Package)로 불리는 것이 있고, 그와 같은 반도체장치를 다른 회로기판에 실장하는 경우 페이스 다운 본딩 방식이라 불리는 실장기술이 이용되며, 그와 같은 반도체장치에서는 반도체기판 위 또는 중간기판(interposer)을 통한 위에 다른 회로기판 등과 접속하기 위한 기둥상전극이 설치되어 있다. 도 7a는 종래의 이와 같은 반도체장치의 한 예의 단면도를 나타낸 것이고, 도 7b는 도 7a에 있어서 보호막(5) 및 그 상측의 부재를 제거한 상태의 7B면에서의 단면도를 나타낸 것이다. 이 반도체장치는 실리콘기판 등에 의해 이루어지는 반도체기판(1)을 구비하고 있다.
이 반도체기판(1)은 도 7b에 나타내는 바와 같이 직사각형상으로 동일도면에 있어서 일점쇄선으로 나타내는 중앙부분을 회로소자형성영역(2)으로 하고 있고, 이 회로소자형성영역(2) 내에는 도시하고 있지 않으나, 예를 들면 이 반도체장치가 액정표시패널구동용의 LSI인 경우 발진회로, 레귤레이터회로, 액정드라이버회로 등이 설치되어 있다. 그리고 반도체기판(1) 상면의 회로소자형성영역(2)의 외측에는 복수의 접속패드(3)가 설치되어 있다. 접속패드(3)는 반도체기판(1)의 상기 회로소자형성영역(2)으로부터 설치된 배선(3a)의 일단부로 이루어지고, 동일배선(3a)을 통해 상기 액정드라이버회로 등과 접속되어 있다.
접속패드(3)의 중앙부를 제외하는 반도체기판(1)의 상면에는 산화반도체 등으로 이루어지는 절연막(4) 및 폴리이미드 등으로 이루어지는 보호막(5)이 설치되고, 접속패드(3)의 중앙부가 절연막(4) 및 보호막(5)에 형성된 개구부(6)를 통해 노출되어 있다. 이 노출된 접속패드(3)의 상면으로부터 회로소자형성영역(2) 위에 있어서의 보호막(5)의 상면에 걸쳐서 재배선(7)이 설치되고, 재배선(7)의 선단부는 외부접속패드부(7a)로 되어 있다. 외부접속패드부(7a)의 상면에는 기둥상전극(8)이 설치되고, 기둥상전극(8)을 제외하는 상면 전체에는 에폭시계 수지 등으로 이루어지는 밀봉막(9)이 설치되어 있다. 그리고 도시하지 않으나, 이 기둥상전극(8) 위에 솔더범프가 설치되고, 이 솔더범프를 통해 다른 회로기판 등과 접속된다.
그런데 상기와 같이 이와 같은 반도체장치에서는 회로소자형성영역(2) 위의 보호막(5) 위에 재배선(7)이 설치되어 있다. 이 재배선(7)은 외부의 회로기판 등과 회로소자형성영역(2) 내에 설치된 회로와의 중개를 실시하고 있는 것이기 때문에, 여러 종류의 신호가 흐르고 있다. 그로 인해 회로소자형성영역(2) 내에 설치된 발진회로 등과 재배선(7)의 사이에서 누화(漏話)(crosstalk)가 발생하지 않도록 할 필요가 있다. 그로 인해 종래는 재배선(7)을 발진회로 등과 평면적으로 겹치지 않는 위치에 배치하는 것이 필요로 되어 있었다. 그러나 그로 인해 재배선(7)의 배치를 자유롭게 설계할 수 없어서 매우 큰 제약을 받는다는 문제가 있었다.
본 발명은 반도체기판의 회로소자형성영역 위에 재배선이 설치되고, 회로기판과 접속하기 위한 기둥상전극이 그 재배선 위에 설치되어 있는 CSP 등의 반도체장치에 있어서, 이 재배선의 배치에 제약을 받지 않고 자유롭게 배치할 수 있도록 하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해 본 발명에 있어서의 제 1 반도체장치는 중앙부분에 회로소자형성영역을 갖고, 그 주변부분에 복수의 접속패드를 갖는 반도체기판에 있어서, 접속패드를 제외하는 반도체기판의 상면에 제 1 절연막이 설치되며, 그 상면의 회로소자형성영역 위에 접지전위의 접속패드에 접속된 접지전위층이 설치되고, 그리고 재배선이 접지전위층 위에 제 2 절연막을 통해 설치되는 것을 특징으로 한다. 이에 따라 재배선과 회로소자형성영역 사이에 누화를 방지하는 장벽층 (barrier layer)으로서 접지전위층이 존재하는 것으로 되기 때문에, 회로소자형성영역 내에 설치된 발진회로 등과 재배선이 평면적으로 겹친 위치에 배치되어 있어도 접지전위층에 의해 전기적으로 차단되어 상호간에 누화가 발생하지 않고, 재배선의 배치에 제약을 받지 않도록 할 수 있다.
상기 목적을 달성하기 위해 본 발명에 있어서의 제 2 반도체장치는 상기와 같이 회로소자형성영역 위에 절연막을 통해 접지전위층이 설치된 구성에 있어서, 접지전위층 위에 절연막을 통해 박막인덕터나 박막트랜스 등의 박막회로소자가 설치된 것을 특징으로 한다. 이에 따라 박막회로소자와 회로소자형성영역 사이에 누화를 방지하는 장벽층으로서 접지전위층이 존재함으로써 회로소자형성영역 내에 설치된 발진회로 등과 박막회로소자가 평면적으로 겹친 위치에 배치되어 있어도 전기적으로 차단되어 상호간에 누화를 발생하는 일이 없고, 박막회로소자의 배치에 제약을 받지 않도록 할 수 있다
상기 목적을 달성하기 위해 본 발명에 있어서의 제 2 반도체장치는 상기와 같이 회로소자형성영역 위에 절연막을 통해 제 1 접지전위층이 설치된 구성에 있어서, 제 1 접지전위층 위에 절연막을 통해 박막회로소자가 설치되고, 또한 박막회로소자 위에 절연막을 통해 제 2 접지전위층이 설치되며, 제 2 접지전위층 위에 절연막을 통해 접속패드에 접속된 재배선이 설치된 것을 특징으로 한다. 이에 따라 장벽층으로서의 제 1 접지전위층의 존재에 의해 박막회로소자와 회로소자형성영역의 발진회로 등의 누화가 방지되어 박막회로소자의 배치에 제약을 받지 않도록 할 수 있는 동시에 장벽층으로서의 제 2 접지전위층의 존재에 의해 재배선과 박막회로소자의 누화가 방지되어 재배선의 배치에 제약을 받지 않도록 할 수 있다.
이하 본 발명에 관련되는 반도체장치 및 그 제조방법의 상세를 도면에 나타내는 실시형태에 의거하여 설명한다.
도 1a는 본 발명의 제 1 실시형태에 있어서의 반도체장치의 단면도를 나타낸 것이고, 도 1b는 도 1a에 있어서 접지전위층(16), 접속패드부(17) 및 그 상측의 부재를 제거한 상태의 1B면에서의 단면도를 나타낸 것이다. 이 반도체장치는 반도체기판(11)을 구비하고 있다.
반도체기판(11)은 도 1b에 나타내는 바와 같이 직사각형상으로, 동일도면에 있어서 일점쇄선으로 나타내는 중앙부분을 회로소자형성영역(12)으로 하고 있고, 회로소자형성영역(12) 내에는 도시하고 있지 않으나, 예를 들면 이 반도체장치가 액정표시패널구동용의 LSI인 경우 발진회로, 레귤레이터회로, 액정드라이버회로 등이 설치되어 있다. 그리고 반도체기판(11) 상면의 회로소자형성영역(12)의 외측에는 복수의 접속패드(13)가 설치되어 있다. 접속패드(13)는 반도체기판(11)의 상기 회로소자형성영역(12)으로부터 설치된 배선(13a)의 일단부로 이루어지고, 동일배선 (13a)을 통해 상기 액정드라이버회로 등과 접속되어 있다.
접속패드(13)의 중앙부를 제외하는 반도체기판(11)의 상면에는 산화실리콘 등으로 이루어지는 제 1 절연막(14)이 설치되고, 접속패드(13)의 중앙부가 제 1 절연막(14)에 형성된 개구부(15)를 통해 노출되어 있다. 이 노출된 접속패드(13)는 도 1b에 나타내는 바와 같이 복수개 있고, 그 중에서 접지전위에 접속되어 있는 접속패드의 상면으로부터 회로소자형성영역(12) 위에 상기 제 1 절연막(14)의 상면에 걸쳐 도체층에 의한 접지전위층(16)이 설치되어 있다. 이에 따라 도 1a에 있어서 제 2 절연막(18) 및 그 상측의 부재를 제거한 상태의 1C면에서의 단면도를 나타내는 도 1c에 나타내는 바와 같이 회로소자형성영역(12)은 접지전위층(16)에 의해 덮여져 있다. 이 경우 접지전위층(16) 중 접지전위에 접속된 접속패드(13) 위에 설치된 부분은 접속패드부(16a)로 되어 있고, 다른 접속패드(13) 위에는 접속패드부 (17)가 설치되어 있다.
그리고 접속패드부(16a, 17)의 중앙부를 제외하는 제 1 절연막(14) 및 접지전위층(16)의 상면에는 폴리이미드 등으로 이루어지는 제 2 절연막(18)이 설치되고, 접속패드부(16a, 17)의 중앙부가 제 2 절연막(18)에 형성된 개구부(19)를 통해 노출되어 있다. 이 노출된 접속패드부(16a, 17)의 상면으로부터 회로소자형성영역 (12) 위에서 접지전위층(16) 위의 제 2 절연막(18)의 상면에 걸쳐 재배선(20)이 설치되고, 재배선(20)의 선단부는 외부접속패드부(20a)로 되어 있다. 외부접속패드부(20a)의 상면에는 기둥상전극(21)이 설치되어 있다. 이 경우 기둥상전극(21) 중에서 접속패드부(16a) 위에 형성된 재배선(20)에 접속된 것은 접지용전극으로 되어 접지전위층(16)에 접속되어 있다. 또 기둥상전극(21)을 제외하는 상면 전체에는 에폭시계 수지 등으로 이루어지는 밀봉막(22)이 설치되어 있다.
이와 같이 이 반도체장치에서는 재배선(20)이 회로소자형성영역(12) 위에 제 1 절연막(14)을 통해 설치된 접지전위층(16) 위에 제 2 절연막(18)을 통해 설치되어 있기 때문에, 회로소자형성영역(12) 내에 설치된 발진회로 등과 재배선(20)이 평면적으로 겹친 위치에 배치되어 있어도 장벽층으로서 존재하는 접지전위층(16)에 의해 서로 전기적으로 차단되어 상호간에 누화가 발생하지 않도록 할 수 있다. 그에 따라 재배선(20)의 배치에 제약을 받지 않고 자유롭게 설계할 수 있다.
다음으로 도 2a는 본 발명의 제 2 실시형태에 있어서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서 개구부(19)를 갖는 제 2 절연막(18) 및 그 하측의 부분은 도 1a에 나타내는 제 1 실시형태와 같은 구성으로 되어 있고, 같은 부호를 붙여서 설명을 생략한다. 그리고 이 제 2 실시형태에 있어서는 도 2b에서 도 2a에 있어서의 기둥상전극(21) 및 밀봉막(22)을 제거한 상태의 2B면에서의 단면도에 나타내는 바와 같이 소정의 1개의 접속패드부(17)의 상면으로부터 회로소자형성영역(12) 위의 접지전위층(16) 위에 형성된 제 2 절연막(18)의 상면에 걸쳐 각소용돌이감기상의 배선으로 이루어지는 박막인덕터(31)가 설치되어 있다. 이 경우 박막인덕터(31)의 양단부는 접속패드부(31a, 31b)로 되어 있다. 또 다른 접속패드(17) 및 접속패드(16a) 위에는 접속패드부(32)가 설치되어 있다. 접속패드부 (31a, 31b, 32)의 상면에는 기둥상전극(21)이 설치되어 있다. 이 경우 기둥상전극 (21) 중에서 접속패드부(31a, 31b) 위에 설치된 기둥상전극(21)은 박막인덕터(31)의 양단자로 되어 있다. 또 기둥상전극(21)을 제외하는 상면 전체에는 에폭시계 수지 등으로 이루어지는 밀봉막(22)이 설치되어 있다.
이와 같이 이 반도체장치에서도 박막인덕터(31)가 회로소자형성영역(12) 위에 제 1 절연막(14)을 통해 설치된 접지전위층(16) 위에 제 2 절연막(18)을 통해 설치되어 있기 때문에, 회로소자형성영역(12) 내에 설치된 발진회로 등과 박막인덕터(31)가 평면적으로 겹치는 위치에 배치되어 있어도 장벽층으로서 존재하는 접지전위층(16)에 의해 서로 전기적으로 차단되어 상호간에 누화가 발생하지 않도록 할 수 있다. 그에 따라 박막인덕터(31)의 배치에 제약을 받지않고 자유로운 위치에 배치할 수 있다.
다음으로 도 2c는 본 발명의 제 3 실시형태를 나타낸 것이고, 도 2b와 같이 도 2a에 있어서의 기둥상전극(21) 및 밀봉막(22)을 제거한 상태의 2C면에서의 단면도를 나타낸 것이다. 이 반도체장치에서는 소정의 2개의 접속패드부(17)의 상면으로부터 회로소자형성영역(12) 위의 접지전위층(16) 위에 형성된 제 2 절연막(18)의 상면에 걸쳐서 서로 꼬이는 한 쌍의 빗살상의 배선으로 이루어지는 박막SAW (Surface Acoustic Wave)필터(41)가 설치되어 있다. 그리고 이 경우도 상기 제 2 실시형태와 같이 장벽층으로서 존재하는 접지전위층(16)에 의해 박막SAW필터(41)의 배치에 제약을 받지 않도록 할 수 있다.
즉 상기 제 2 실시형태 및 제 3 실시형태에 있어서의 반도체장치는 1층의 배선에 의한 박막회로소자를 회로소자형성영역 위에 절연막을 통해 설치하도록 한 구성에 있어서, 절연막과 회로소자형성영역 사이에 누화를 방지하는 장벽층으로서 접지전위층이 존재함으로써 박막회로소자를 자유롭게 배치할 수 있도록 한 것이다.
다음으로 도 3a는 본 발명의 제 4 실시형태에 있어서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서 개구부(19)를 갖는 제 2 절연막(18) 및 그 하측의 부분은 도 1a에 나타내는 제 1 실시형태와 같은 구성으로 되어 있고, 같은 부호를 붙여서 설명을 생략한다. 그리고 이 제 4 실시형태에 있어서는 도 3a에 있어서의 제 3 절연막(53) 및 그 상측의 부재를 제거한 상태의 3B면에서의 단면도를 나타내는 도 3b에 나타내는 바와 같이 소정의 2개의 접속패드부(17)의 상면으로부터 회로소자형성영역(12) 위의 접지전위층(16) 위에 형성된 제 2 절연막(18)의 상면에 걸쳐서 사행상(蛇行狀)의 배선으로 이루어지는 1차도체층(51)이 설치되어 있다. 이 경우 1차도체층(51)의 양단부는 접속패드부(51a, 51b)로 되어 있다. 또 나머지 접속패드(17) 및 접속패드(16a) 위에는 접속패드부(52)가 설치되어 있다. 그리고 접속패드부(51a, 51b, 52)의 중앙부를 제외하는 제 2 절연막(18) 및 1차도체층(51)의 상면에는 폴리이미드 등으로 이루어지는 제 3 절연막(53)이 설치되고, 접속패드부(51a, 51b, 52)의 중앙부가 제 3 절연막(53)에 형성된 개구부(54)를 통해 노출되어 있다. 그리고 소정의 2개의 접속패드부(52)의 상면으로부터 제 3 절연막(53)의 상면에 걸쳐서 사행상의 배선으로 이루어지는 2차 도체층(55)이 1차도체층(51)과 거의 겹쳐서 설치되어 있다. 그리고 양 도체층(51, 55) 및 그 사이의 제 3 절연막(53)에 의해 박막트랜스(50)가 구성되어 있다. 또 나머지 접속패드부 (52) 및 접속패드부(51a, 51b) 위에는 접속패드부(56)가 설치되고, 각 접속패드부 (56)의 상면에는 기둥상전극(21)이 설치되어 있다. 이 경우 소정의 4개의 기둥상전극(21)을 제외하는 상면 전체에는 에폭시계 수지로 이루어지는 밀봉막(22)이 설치되어 있다.
이와 같이 이 반도체장치에서는 양 도체층(51, 55) 및 그 사이의 제 3 절연막(53)에 의해 구성된 박막트랜스(50)가 회로소자형성영역(12) 위에 제 1 절연막 (14)을 통해 설치된 접지전위층(16) 위에 제 2 절연막(18)을 통해서 설치되어 있기 때문에, 장벽층으로서 접지전위층(16)이 존재함으로써 회로소자형성영역(12) 내에 설치된 발진회로 등과 박막트랜스(50)가 평면적으로 겹치는 위치에 배치되어 있어도 상호간에 누화가 발생하지 않도록 할 수 있고, 박막트랜스(50)의 배치에 제약을 받지 않도록 할 수 있다.
도 4a는 본 발명의 제 5 실시형태에 있어서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서도 개구부(19)를 갖는 제 2 절연막(18) 및 그 하측의 부분은 도 1a에 나타내는 제 1 실시형태와 같은 구성으로 되어 있고, 같은 부호를 붙여서 설명을 생략한다. 그리고 이 제 5 실시형태에 있어서는 도 4a에 있어서의 기둥상전극(21) 및 밀봉막(22)을 제거한 상태의 4B면에서의 단면도를 나타내는 도 4b에 나타내는 바와 같이 소정의 1개의 접속패드부(17)의 상면으로부터 회로소자형성영역(12) 위의 접지전위층(16) 위에 형성된 제 2 절연막(18)의 상면에 걸쳐서 비교적 큰 정사각형상의 하도체층(下導體層)(61)이 설치되어 있다. 그리고 하도체층(61)의 상면에는 절연층(62)을 통해 비교적 작은 정사각형상의 상도체층(上導體層)(63)이 설치되어 있다. 이렇게 해서 양 도체층(61, 63) 및 그 사이의 절연층(62)에 의해 박막콘덴서(60)가 구성되어 있다.
하도체층(61) 중 접속패드(17) 위에 설치된 부분은 접속패드부(61a)로 되어 있다. 또 나머지 접속패드(17) 및 접속패드(16a) 위에는 접속패드부(64)가 설치되어 있다. 접속패드부(61a, 64)의 상면 및 상도체층(63) 상면의 중앙부에는 기둥상전극(21)이 설치되어 있다. 이 경우 소정의 2개의 기둥상전극(21)은 박막콘덴서 (60)의 단자로 되어 있다. 또 기둥상전극(21)을 제외하는 상면 전체에는 에폭시계 수지 등으로 이루어지는 밀봉막(22)이 설치되어 있다.
이와 같이 이 반도체장치에 있어서도 양 도체층(61, 63) 및 그 사이의 절연층(62)에 의해 구성된 박막콘덴서(60)가 회로소자형성영역(12) 위에 제 1 절연막 (14)을 통해 설치된 접지전위층(16) 위에 제 2 절연막(18)을 통해서 설치되어 있기 때문에, 장벽층으로서 접지전위층(16)이 존재함으로써 회로소자형성영역(12) 내에 설치된 발진회로 등과 박막콘덴서(60)가 평면적으로 겹치는 위치에 배치되어 있어도 상호간에 누화가 발생하지 않도록 할 수 있고, 박막콘덴서(60)의 배치에 제약을 받지 않도록 할 수 있다.
즉 상기 제 4 실시형태 및 제 5 실시형태에 있어서의 반도체장치는 복수의 배선층 및 복수의 절연층을 갖는 박막회로소자를 회로소자형성영역 위에 절연막을 통해 설치하도록 한 구성에 있어서, 절연막과 회로소자형성영역 사이에 누화를 방지하는 장벽층으로서 접지전위층이 존재함으로써 박막회로소자를 자유롭게 배치할 수 있도록 한 것이다.
도 5는 본 발명의 제 6 실시형태에 있어서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서도 개구부(19)를 갖는 제 2 절연막(18) 및 그 하측의 부분은 도 1a에 나타내는 제 1 실시형태와 같은 구성으로 되어 있고, 같은 부호를 붙여서 설명을 생략한다. 그리고 이 제 6 실시형태에 있어서는 제 2 절연막 (18)의 상면에 예를 들면 도 2c에 나타내는 박막SAW필터(41)가 설치되고, 그 상면에는 폴리이미드 등으로 이루어지는 제 3 절연막(71)이 설치된다. 그리고 그 제 3 절연막(71) 위에 제 2 접지전위층(72)이 설치되고, 그 상면에는 폴리이미드 등으로 이루어지는 제 4 절연막(73)이 설치되며, 그 상면에는 도 1a에 나타내는 경우와 같은 재배선(20)이 접속패드(13)와 접속되어 설치된다. 그리고 그 재배선(20)의 상면에는 기둥상전극(21)이 설치되고, 기둥상전극(21)을 제외하는 상면 전체에는 에폭시계 수지 등으로 이루어지는 밀봉막(22)이 설치되어 있다.
따라서 이 구성에 있어서는 제 1 장벽층으로서 제 1 접지전위층(16)이 존재함으로써 박막SAW필터(41) 등의 박막회로소자와 회로소자형성영역(12) 내에 설치된 발진회로 등과의 누화가 방지되어 그 배치에 제약을 받지 않도록 할 수 있는 동시에 제 2 장벽층으로서 제 2 접지전위층(72)이 존재함으로써 재배선(20)과 박막SAW필터(41) 등의 박막회로소자의 사이에서의 누화가 방지되어 재배선(20)의 배치에 제약을 받지 않도록 할 수 있다.
도 6은 본 발명의 제 7 실시형태에 있어서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에서는 반도체기판(11)의 상측의 부분은 도 1a에 나타내는 제 1 실시형태의 경우와 같게 되어 있고, 같은 부호를 붙여서 설명을 생략한다. 그리고 반도체기판(11)의 하면에 접착제(81)를 통해 필름상의 콘덴서(82)가 설치되어 있다. 즉 필름상의 콘덴서(82)는 절연성 필름(83)의 상하 양면에 도전층(84, 85)을 라미네이트한 것으로 이루어져 있다. 또한 필름상의 콘덴서(82) 대신에 필름상의 저항 등의 다른 평면상의 회로소자를 반도체기판(11)의 하면에 접착하도록 해도 좋다. 또 이 제 7 실시형태에서는 반도체기판(11)의 상측의 구성은 제 1 실시형태의 경우와 같게 했는데, 제 2∼제 6 실시형태와 같은 구성으로 해도 좋은 것은 말할 필요도 없다.
또한 상기 각 실시형태에서는 반도체기판 위에 접지전위층을 통해 박막인덕터, 박막SAW필터, 박막트랜스, 박막콘덴서를 설치한 경우에 대해서 설명했는데, 이에 한하지 않고 마이크로스트립 선로나 MMIC(Microwave Monolithic Integrated Circuit) 등의 다른 박막회로소자를 설치하도록 해도 좋다. 또 상기 각 실시형태에서는 누화를 방지하는 장벽층으로서 접지전위층을 설치한 경우에 대해서 설명했는데, 이에 한하지 않고 전원전위층이나 다층박막구조의 전자파흡수층을 설치하도록 해도 좋다.
도 1a는 본 발명에 관련되는 제 1 실시형태에 있어서의 반도체장치의 구성을 나타내는 단면도.
도 1b는 도 1a에 나타내는 반도체장치의 1B면에서의 단면도.
도 1c는 도 1a에 나타내는 반도체장치의 1C면에서의 단면도.
도 2a는 본 발명에 관련되는 제 2 실시형태에 있어서의 반도체장치의 구성을 나타내는 단면도.
도 2b는 도 2a에 나타내는 반도체장치에 있어서 박막회로소자를 박막인덕터로 했을 때의 2B면에서의 단면도.
도 2c는 도 2a에 나타내는 반도체장치와 같은 구성에 있어서 본 발명의 제 3 실시형태로서 박막회로소자를 박막SAW필터로한 2B면에서의 단면도.
도3a는 본 발명에 관련되는 제 4 실시형태에 있어서의 반도체장치의 구성을 나타내는 단면도.
도 3b는 도 3a에 나타내는 반도체장치의 3B면에서의 단면도.
도 4a는 본 발명에 관련되는 제 5 실시형태에 있어서의 반도체장치의 구성을 나타내는 단면도.
도 4b는 도 4a에 나타내는 반도체장치의 4B면에서의 단면도.
도 5는 본 발명에 관련되는 제 6 실시형태에 있어서의 반도체장치의 구성을 나타내는 단면도.
도 6은 본 발명에 관련되는 제 7 실시형태에 있어서의 반도체장치의 구성을 나타내는 단면도.
도 7a는 종래의 구성에 의한 재배선을 구비한 반도체장치의 구성을 나타내는 단면도.
도 7b는 도 7a에 나타내는 반도체장치의 7B면에서의 단면도.
※도면의 주요 부분에 대한 부호의 설명
11: 반도체기판 12: 회로소자형성영역
13: 접속패드 13a: 배선
14: 제 1 절연막 15: 개구부
16: 접지전위층 16a: 접속패드부
17: 접속패드부 18: 제 2 절연막
19: 개구부 20: 재배선
20a: 외부접속패드부 21: 기둥상전극
22: 밀봉막 31: 박막인덕터
31a, 31b, 32 : 접속패드부 41: 박막SAW필터
50: 박막트랜스 51: 1차도체층
51a, 51b, 52: 접속패드부 53: 제 3 절연막
54: 개구부 55: 2차도체층
56: 접속패드부 60: 박막콘덴서
61: 하도체층 61a: 접속패드부
62: 절연층 63: 상도체층
64: 접속패드부 71: 제 3 절연막
72: 제 2 접지전위층 73: 제 4 절연막
81: 접착제 82: 콘덴서
83: 필름 84, 85: 도전층

Claims (18)

  1. 집적회로가 형성된 회로소자형성영역과 상기 회로소자형성영역의 상면측에 형성된 복수의 접속패드를 갖는 반도체기판과,
    상기 접속패드에 접속되고, 또한 제 1 절연막을 통하여 상기 회로소자형성영역의 전체영역을 덮는 제 1 도체층으로 이루어지는 장벽층과,
    상기 접속패드에 접속되고, 또한 상기 장벽층상에 제 2 절연막을 통하여 설치되는 제 2 도체층으로 이루어지는 재배선과,
    상기 장벽층에 전기적으로 접속되고, 수직 돌출된 외부접속용 제 1 기둥상전극과,
    상기 재배선에 접속되고, 수직 돌출되어 상단면이 상기 제 1 기둥상전극의 상단면과 동일평면에 있는 외부접속용 제 2 기둥상전극과,
    상기 각 기둥상전극을 제외하는 상면 전체에 설치되고, 해당 각 기둥상전극의 상단면이 외부로 노출되는 밀봉막을 구비하는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 장벽층은 접지전위층, 전원전위층, 전자파흡수층의 어느 것인 것을 특징으로 하는 반도체장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 반도체기판의 하면에 평면상의 회로소자가 접착되어 설치되어 있는 것을 특징으로 하는 반도체장치.
  5. 제 4 항에 있어서,
    상기 평면상의 회로소자는 필름상의 콘덴서, 필름상의 저항의 어느 것인가를 포함하는 것을 특징으로 하는 반도체장치.
  6. 집적회로가 형성된 회로소자형성영역과 상기 회로소자형성영역의 상면측에 형성된 복수의 접속패드를 갖는 반도체기판과,
    상기 접속패드에 접속되고, 또한 제 1 절연막을 통하여 상기 회로소자형성영역의 전체영역을 덮는 도체층으로 이루어지는 장벽층과,
    상기 접속패드에 접속되고, 또한 상기 장벽층에 제 2 절연막을 통하여 설치된 수동소자를 구비하는 박막회로소자와,
    상기 장벽층에 전기적으로 접속되고, 수직돌출된 외부접속용 제 1 기둥상전극과,
    상기 박막회로소자에 접속되고, 수직돌출되어 상단면이 상기 제 1 기둥상전극의 상단면과 동일평면에 있는 외부접속용 제 2 기둥상전극과,
    상기 각 기둥상전극을 제외하는 상면 전체에 설치되고, 해당 각 기둥상전극의 상단면이 외부로 노출되는 밀봉막을 구비하는 것을 특징으로 하는 반도체장치.
  7. 제 6 항에 있어서,
    상기 장벽층은 접지전위층, 전원전위층, 전자파흡수층의 어느 것인 것을 특징으로 하는 반도체장치.
  8. 제 6 항에 있어서,
    상기 박막회로소자는 1층 이상의 절연막과,
    상기 절연막을 통해 설치된 1층 이상의 도체층을 갖는 것을 특징으로 하는 반도체장치.
  9. 삭제
  10. 제 6 항에 있어서,
    상기 박막회로소자는 박막인덕터, 박막트랜스, 박막콘덴서, 박막SAW (Surface Acoustic Wave)필터, 마이크로스트립 선로, MMIC(Microwave Monolithic Integrated Circuit)의 어느 것인가를 포함하는 것을 특징으로 하는 반도체장치.
  11. 제 6 항에 있어서,
    상기 반도체기판의 하면에 평면상의 회로소자가 접착되어 설치되어 있는 것을 특징으로 하는 반도체장치.
  12. 제 11 항에 있어서,
    상기 평면상의 회로소자는 필름상의 콘덴서, 필름상의 저항의 어느 것인가를 포함하는 것을 특징으로 하는 반도체장치.
  13. 집적회로가 형성된 회로소자형성영역과 상기 회로소자형성영역의 상면측에 형성된 복수의 접속패드를 갖는 반도체기판과,
    상기 접속패드에 접속되고, 또한 제 1 절연막을 통하여 상기 회로소자형성영역의 전체영역을 덮는 제 1 도체층으로 이루어지는 제 1 장벽층과,
    상기 접속패드에 접속되고, 또한 상기 제 1 장벽층상에 제 2 절연막을 통하여 설치된 수동소자를 구비하는 박막회로소자와,
    상기 접속패드에 접속되고, 또한 상기 박막회로소자에 제 3 절연막을 통하여 설치되는 제 2 도체층으로 이루어지는 제 2 장벽층과,
    상기 접속패드에 접속되고, 또한 상기 제 2 장벽층상에 제 4 절연막을 통하여 설치되는 제 3 도체층으로 이루어지는 재배선과,
    상기 제 1 장벽층에 전기적으로 접속되고, 수직돌출된 외부접속용 제 1 기둥상전극과,
    상기 박막회로소자에 전기적으로 접속되고, 수직돌출되어 상단면이 상기 제 1 기둥상전극의 상단면과 동일평면에 있는 외부접속용 제 2 기둥상전극과,
    상기 제 2 장벽층에 전기적으로 접속되고, 수직돌출되어 상단면이 상기 제 1 기둥상전극의 상단면과 동일평면에 있는 외부접속용 제 3 기둥상전극과,
    상기 재배선상에 접속되고, 수직돌출되어 상단면이 상기 제 1 기둥상전극의 상단면과 동일평면에 있는 외부접속용 제 4 기둥상전극과,
    상기 각 기둥상전극을 제외하는 상면 전체에 설치되고, 해당 각 기둥상전극의 상단면이 외부로 노출되는 밀봉막을 구비하는 것을 특징으로 하는 반도체장치.
  14. 제 13 항에 있어서,
    상기 장벽층은 접지전위층, 전원전위층, 전자파흡수층의 어느 것인 것을 특징으로 하는 반도체장치.
  15. 삭제
  16. 제 13 항에 있어서,
    상기 박막회로소자는 박막인덕터, 박막트랜스, 박막콘덴서, 박막SAW (Surface Acoustic Wave)필터, 마이크로스트립 선로, MMIC(Microwave Monolithic Integrated Circuit)의 어느 것인가를 포함하는 것을 특징으로 하는 반도체장치.
  17. 제 13 항에 있어서,
    상기 반도체기판의 하면에 평면상의 회로소자가 접착되어 설치되어 있는 것을 특징으로 하는 반도체장치.
  18. 제 17 항에 있어서,
    상기 평면상의 회로소자는 필름상의 콘덴서, 필름상의 저항의 어느 것인가를 포함하는 것을 특징으로 하는 반도체장치.
KR10-2000-0006205A 1999-02-15 2000-02-10 반도체장치 KR100533517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-35759 1999-02-15
JP03575999A JP3465617B2 (ja) 1999-02-15 1999-02-15 半導体装置

Publications (2)

Publication Number Publication Date
KR20000071342A KR20000071342A (ko) 2000-11-25
KR100533517B1 true KR100533517B1 (ko) 2005-12-06

Family

ID=12450785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0006205A KR100533517B1 (ko) 1999-02-15 2000-02-10 반도체장치

Country Status (6)

Country Link
US (3) US6545354B1 (ko)
JP (1) JP3465617B2 (ko)
KR (1) KR100533517B1 (ko)
CN (1) CN1162908C (ko)
HK (1) HK1029443A1 (ko)
TW (1) TW455959B (ko)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
KR20020070739A (ko) * 2001-03-03 2002-09-11 삼성전자 주식회사 단일 칩 고주파 집적회로 및 그 제조 방법
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2003158214A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 半導体モジュール
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP3616605B2 (ja) 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JP2004129224A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
CN1568546B (zh) * 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
WO2004047174A1 (ja) * 2002-11-21 2004-06-03 Fujitsu Limited 高q値インダクタンスを有する半導体集積回路装置
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3767821B2 (ja) * 2003-01-22 2006-04-19 松下電器産業株式会社 半導体装置の設計方法
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
JP4513302B2 (ja) * 2003-10-07 2010-07-28 カシオ計算機株式会社 半導体装置
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP2005123378A (ja) * 2003-10-16 2005-05-12 Sony Corp 半導体装置およびその製造方法
CN1624919A (zh) * 2003-12-05 2005-06-08 三星电子株式会社 具有整体连接器接触件的晶片级电子模块及其制造方法
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7209025B2 (en) * 2003-12-15 2007-04-24 Intel Corporation Multilayer inductor with shielding plane
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
DE102005026229B4 (de) * 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US20060091496A1 (en) * 2004-10-28 2006-05-04 Hewlett-Packard Development Company, Lp Metal-insulator-metal device
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4784141B2 (ja) * 2005-04-27 2011-10-05 カシオ計算機株式会社 半導体装置の製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080088016A1 (en) * 2006-02-14 2008-04-17 Ming-Ling Ho Chip with bump structure
US20070187821A1 (en) * 2006-02-14 2007-08-16 Ming-Ling Ho Chip with bump structure
JP5138260B2 (ja) * 2006-05-19 2013-02-06 株式会社テラミクロス チップ型電子部品
US7449772B2 (en) 2006-05-19 2008-11-11 Casio Computer Co., Ltd. Chip-type electronic component including thin-film circuit elements
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
TWI336922B (en) * 2007-01-12 2011-02-01 Via Tech Inc Spiral inductor with multi-trace structure
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
CN100511640C (zh) * 2007-03-21 2009-07-08 威盛电子股份有限公司 具有多重导线结构的螺旋电感元件
JP4679553B2 (ja) * 2007-07-23 2011-04-27 イビデン株式会社 半導体チップ
JP4659805B2 (ja) * 2007-10-05 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
TWI379322B (en) * 2007-10-12 2012-12-11 Via Tech Inc Spiral inductor device
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8196533B2 (en) * 2008-10-27 2012-06-12 Kentucky-Tennessee Clay Co. Methods for operating a fluidized-bed reactor
US20100165585A1 (en) * 2008-12-26 2010-07-01 Megica Corporation Chip packages with power management integrated circuits and related techniques
JP2010232230A (ja) * 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
JP5424747B2 (ja) 2009-07-06 2014-02-26 ラピスセミコンダクタ株式会社 半導体装置
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
EP2302675A1 (en) * 2009-09-29 2011-03-30 STMicroelectronics (Grenoble 2) SAS Electronic circuit with an inductor
TWI508273B (zh) * 2010-03-19 2015-11-11 Xintec Inc 影像感測元件封裝構件及其製作方法
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
WO2014199674A1 (ja) * 2013-06-13 2014-12-18 株式会社村田製作所 フィルタ装置及びデュプレクサ
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
WO2017111952A1 (en) 2015-12-22 2017-06-29 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN107768320A (zh) * 2016-08-18 2018-03-06 恒劲科技股份有限公司 电子封装件及其制法
KR20200119842A (ko) * 2018-02-13 2020-10-20 시러스 로직 인터내셔널 세미컨덕터 리미티드 수동 전기 구성요소를 포함하는 집적 회로의 제작
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
CN110473792B (zh) * 2019-09-02 2021-04-02 电子科技大学 一种用于集成电路晶圆级封装的重构方法
CN114267676A (zh) * 2020-09-16 2022-04-01 长鑫存储技术有限公司 动态随机存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02254748A (ja) * 1989-03-28 1990-10-15 Seiko Epson Corp 半導体装置
JPH0878626A (ja) * 1994-09-06 1996-03-22 Oki Electric Ind Co Ltd 半導体集積回路
JPH08236777A (ja) * 1995-02-28 1996-09-13 Sony Corp 半導体装置
JPH10189593A (ja) * 1996-10-16 1998-07-21 Digital Equip Corp <Dec> 基準平面金属化層を有する集積回路電気装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3285919B2 (ja) 1992-02-05 2002-05-27 株式会社東芝 半導体装置
JPH05326315A (ja) 1992-05-25 1993-12-10 Itochu Fine Chem Kk 薄膜コンデンサおよびその製造装置
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
JP2904086B2 (ja) 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
GB9617885D0 (en) * 1996-08-28 1996-10-09 Philips Electronics Nv Electronic device manufacture
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US5928968A (en) * 1997-12-22 1999-07-27 Vlsi Technology, Inc. Semiconductor pressure transducer structures and methods for making the same
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6108212A (en) 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
US6274937B1 (en) 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6031293A (en) * 1999-04-26 2000-02-29 United Microelectronics Corporation Package-free bonding pad structure
JP2001060664A (ja) 1999-08-23 2001-03-06 Mitsubishi Electric Corp 半導体装置
US6847066B2 (en) 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02254748A (ja) * 1989-03-28 1990-10-15 Seiko Epson Corp 半導体装置
JPH0878626A (ja) * 1994-09-06 1996-03-22 Oki Electric Ind Co Ltd 半導体集積回路
JPH08236777A (ja) * 1995-02-28 1996-09-13 Sony Corp 半導体装置
JPH10189593A (ja) * 1996-10-16 1998-07-21 Digital Equip Corp <Dec> 基準平面金属化層を有する集積回路電気装置

Also Published As

Publication number Publication date
JP3465617B2 (ja) 2003-11-10
JP2000235979A (ja) 2000-08-29
CN1264178A (zh) 2000-08-23
US20030038331A1 (en) 2003-02-27
TW455959B (en) 2001-09-21
US6545354B1 (en) 2003-04-08
HK1029443A1 (en) 2001-03-30
US6870256B2 (en) 2005-03-22
KR20000071342A (ko) 2000-11-25
USRE41511E1 (en) 2010-08-17
CN1162908C (zh) 2004-08-18

Similar Documents

Publication Publication Date Title
KR100533517B1 (ko) 반도체장치
US7545036B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
JP3580803B2 (ja) 半導体装置
JP5310947B2 (ja) Ｅｓｄ保護デバイス
US9202791B2 (en) ESD protection device
US9847299B2 (en) Semiconductor package and mounting structure thereof
US7564121B2 (en) Semiconductor device having shield structure
JP2003110084A (ja) 半導体装置
JP2011066344A (ja) 半導体装置および電子装置
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP3896838B2 (ja) 半導体装置
JP6465451B1 (ja) 電子回路
WO2017145473A1 (ja) モジュール装置
JP4000815B2 (ja) 半導体装置
JP4124168B2 (ja) 半導体装置
JPH10303203A (ja) 半導体集積回路及びその実装方法
JP2014096504A (ja) 半導体装置
JPH02278853A (ja) 高速集積回路用パッケージ型装置
JP2005340293A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2006173516A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040202

Effective date: 20050831

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee