JP5486376B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5486376B2
JP5486376B2 JP2010080938A JP2010080938A JP5486376B2 JP 5486376 B2 JP5486376 B2 JP 5486376B2 JP 2010080938 A JP2010080938 A JP 2010080938A JP 2010080938 A JP2010080938 A JP 2010080938A JP 5486376 B2 JP5486376 B2 JP 5486376B2
Authority
JP
Japan
Prior art keywords
wiring
rewiring
semiconductor device
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010080938A
Other languages
English (en)
Other versions
JP2011216546A (ja
Inventor
勇治 多田
剛 平川
博功 中村
敬之 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010080938A priority Critical patent/JP5486376B2/ja
Priority to US12/929,968 priority patent/US8237287B2/en
Priority to CN201110085619.3A priority patent/CN102208394B/zh
Publication of JP2011216546A publication Critical patent/JP2011216546A/ja
Priority to US13/490,871 priority patent/US8436469B2/en
Priority to US13/752,219 priority patent/US8796860B2/en
Application granted granted Critical
Publication of JP5486376B2 publication Critical patent/JP5486376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、再配線層を備える半導体装置に関する。
複数の半導体チップ（以下、チップ）を１つのパッケージに封止してシステムを構成するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）が知られている。ＳｉＰでは、複数の既成のチップを積層して、あるいは横置きに配置してパッケージへ封止する。そのため、チップ上に形成されるパッドの配置によっては、組立工程においてワイヤーボンディングのルートが複雑になる場合がある。これは、ワイヤーボンディング同士が接触するといった不具合の原因となる。このような問題を回避するために、チップをＳｉＰとして搭載する際に、チップ上のパッドの配置を変更しなければならない場合がある。
パッドの配置を変更する手法の一つとして、ＲＤＬ（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）が存在する。ＲＤＬは、既成のチップ上に再配線層を形成する手法である。再配線層は、適切な位置に設けられる新たなパッドと、既成チップのパッドと再配線層の新たなパッドとを接続する再配線とを備える。チップ上に再配線層を形成することにより、適切な位置へパッドを再配置することができる。しかし、再配線層のパッドや再配線に流れる電流に起因する電界ノイズが、チップ内に形成された回路や信号配線へ悪影響を及ぼすという課題があった。このような課題を解決するための技術が、特許文献１に開示されている。
図１は、特許文献１における半導体装置の断面図である。特許文献１の半導体装置は、キャパシタ１０１の形成された基板１１０上の多層配線１２０、すなわち、それぞれが層間絶縁膜１３０を介して積層された複数の層と、層内にそれぞれ形成された配線１４０とを有した多層配線１２０の最上位の層内にメタル部材１５０が形成される。多層配線１２０上には、絶縁膜３００を介して外部端子４００や再配線５００が形成される。外部端子４００は、再配線５００により、半導体チップ１００の電極２００と接続される。
図２は、特許文献１における半導体装置の平面図である。メタル部材１５０は、配線１４０が配置された領域以外の領域に形成され、かつ、キャパシタ１０１（もしくはアナログ回路）の上方に位置する。さらにメタル部材１５０は、所定の電位が与えられるノード２００に電気的に接続される。
特許文献１の半導体装置によれば、再配線層の外部端子４００や再配線５００から発生した電界ノイズは、メタル部材１５０により遮蔽される。そのため、キャパシタ１０１が電界ノイズの影響をうける可能性を低くすることができる。また、メタル部材１５０の形成は、従来から存在する多層配線１２０を形成する工程で行うことが可能であるため、工程を大幅に増加させること無く実現できる。
特開２００５−００５７４１号公報
しかしながら、特許文献１の半導体装置は、再配線層の外部端子や再配線のレイアウトに沿ってメタル部材を形成する。そのため、外部端子や再配線のレイアウト変更に対応することができない。また、メタル部材は、多層配線の最上位層において回路を接続する信号配線の配置されていない領域に配置される。そのため、メタル部材は、多層配線の配置にレイアウトを制限されるという課題も存在する。
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置は、回路（５）の形成されたシリコン基板（２１）と、シリコン基板（２１）上に形成される複数の配線層（２３ａ〜２３ｃ）と、複数の配線層（２３ａ〜２３ｃ）の最上層において所定の位置に形成されるパッド（４ａ〜４ｈ）とを具備する多層配線層（２２）と、多層配線層（２２）上の適切な位置に設けられた新パッド（２）と、新パッド（２）とパッド（４）とを接続する再配線（１）とを具備する再配線層（３０）とを備える。多層配線層（２２）は、回路（５）への電気信号を伝送する信号配線（６）と、再配線（１）あるいは新パッド（２）と回路（５）との間に設けられたＧＮＤ配線（３）とを含む。ＧＮＤ配線（３）は、新パッド（２）の配置が想定される想定位置と、再配線（１）の形成が想定される想定ルートに対応して形成される。再配線（１）は、ＧＮＤ配線（３）の少なくとも一部に沿って形成される。
本発明によれば、再配線層に再配線や新たなパッドの形成される可能性のあるルートを予め考慮して、信号配線とＧＮＤ配線のレイアウトを決定する。そのため、新たなパッドや再配線のレイアウトが変更になる場合にも対応することができ、再配線層におけるより柔軟なレイアウト形成を実現できる。また、電界ノイズを遮蔽するためのＧＮＤ配線は、多層配線層の最上部へのレイアウトに限定されない。そのため、多層配線層における信号配線およびＧＮＤ配線のレイアウトは、最上層部のみのレイアウトと比べて自由度を増す。
図１は、特許文献１における半導体装置の断面図である。 図２は、特許文献１における半導体装置の平面図である。 図３は、本発明の第１実施形態における半導体装置を含めたＳｉＰの断面図である。 図４は、本発明の第１実施形態における半導体装置の平面図である。 図５は、本発明の第２実施形態における半導体装置の平面図である。 図６は、本発明の第２実施形態における半導体装置の断面図である。 図７は、本発明の第３実施形態における半導体装置の平面図である。 図８は、本発明の第３実施形態における半導体装置の断面図である。
添付図面を参照して、本発明の半導体装置を以下に説明する。
（第１の実施形態）
はじめに、本発明の第１実施形態による半導体装置を以下に説明する。
図３は、本実施形態における半導体装置を含めたＳｉＰの断面図である。図４は、本実施形態における半導体装置の平面図である。図３では、図４に示されたＡ−Ａ”における切断面を含めたＳｉＰの切断面を示している。
まず、図３を参照して説明を行う。パッケージ基板５０上に、第一の半導体装置１０（以下、半導体装置１０）が設けられる。半導体装置１０上に、本発明の第二の半導体装置２０（以下、半導体装置２０）が設けられる。半導体装置２０上には、再配線層３０が形成される。半導体装置１０及び半導体装置２０は、封止樹脂４０により封止されて、ＳｉＰを構成する。図３に示すような、半導体装置１０上に半導体装置２０が設けられる構成は、あくまで一例である。半導体装置１０と半導体装置２０とがパッケージ基板５０上に横並びに配置される構成も考えられる。
半導体装置２０は、シリコン基板２１を備える。シリコン基板２１には回路５が形成される。回路５は、トランジスタに例示される。シリコン基板２１上には、複数の配線層を備える多層配線層２２が形成される。本実施形態では、多層配線層２２は、第１配線層２３ａ、第２配線層２３ｂ、及び第３配線層２３ｃの３層を備える。しかし、多層配線層２２の備える層の数はこれに限定せず、３層より多くとも、少なくとも良い。
各配線層には、アルミニウム（Ａｌ）や、銅（Ｃｕ）等による信号配線６及びＧＮＤ配線３が形成される。信号配線６は、回路５の動作等に用いられる電気信号を伝送する。ＧＮＤ配線３は、所定のＧＮＤ電位と接続されており、再配線層３０から生じる電界ノイズを遮蔽する。各配線層の間には、酸化シリコン（ＳｉＯ２）等による第１から第３層間絶縁膜２４ａ〜２４ｃが形成される。なお、信号配線６及びＧＮＤ配線３は、スルーホール７を介して異なる配線層間で接続されてもよい。
半導体装置２０上には、再配線層３０が形成される。すなわち、多層配線層２２の最上位層に形成される第３層間絶縁膜２４ｃ上には、アルミニウム（Ａｌ）や、銅（Ｃｕ）等による再配線１が形成される。再配線１上には、酸化シリコン（ＳｉＯ２）、及び窒化シリコン（ＳｉＮ）による絶縁膜３１が形成される。絶縁膜３１は、ポリイミド３２により覆われる。半導体装置２０上の適正な位置において、絶縁膜３１およびポリイミド３２を除去されて新パッド２が形成される。再配線１は、半導体装置２０上に形成されるパッド４と新パッド２とを電気的に接続する。
再配線層３０に形成される新パッド２、半導体装置２０上に形成されるパッド４のうち適正な位置のパッド４は、それぞれ、ボンディングワイヤ６０によりパッケージ基板５０上に形成されるリード電極と接続される。なお、半導体装置１０上にもパッド１１が形成されている。このパッド１１もボンディングワイヤ６０によりパッケージ基板５０上に形成されるリード電極と接続される。半導体装置２０上に形成されるパッド４が再配線層３０の新パッド２により適正な位置へ移行されることで、ボンディングワイヤ６０のレイアウトが複雑になることを防ぐことが可能となる。
ここで、再配線層３０の再配線１及び新パッド２は、電気信号を伝送する際に、電界ノイズを生じる。電界ノイズは、回路５の動作や、信号配線６に悪影響を及ぼす。そのため、再配線１及び新パッド２と回路５、または信号配線６との間の多層配線層２２に、ＧＮＤ配線３が設けられる。ＧＮＤ配線３は、再配線１及び新パッド２から生じる電界ノイズを遮蔽して、回路５、または信号配線６への影響を低減する。本実施形態の半導体装置においてＧＮＤ配線３は、多層配線層２２の配線層のいずれか、あるいは複数の配線層に形成される。そのため、ＧＮＤ配線３のレイアウトは、信号配線６のレイアウトによらず、自由度を増す。
次に、図４を参照して説明を行う。なお、図４は、半導体装置の特定の層を示しているのではなく、幾つかの層における説明に必要な構成を平面上に示している。
半導体装置２０の多層配線層２２における最上位層である第３配線層２３ｃに、複数のパッド４ａ〜４ｈが形成される。また、再配線層３０の適切な位置に複数の新パッド２ａ〜２ｂが形成される。再配線層３０の再配線１は、パッド４と新パッド２を接続する。回路５は、前述の通り、半導体装置２０のシリコン基板２１上に形成される。ＧＮＤ配線３は、半導体装置２０の多層配線層２２に形成される。
本実施形態におけるＧＮＤ配線３は、新パッド２の配置が想定される想定位置と、新パッド２の想定位置と任意のパッド４とを接続する再配線１の形成が想定される想定ルートと、回路５や、信号配線６のレイアウトとを予め考慮して形成される。ここで、新パッド２と再配線１は、必ずしも、レイアウトされた全てのＧＮＤ配線３上に形成される訳ではない。つまり、ＧＮＤ配線３は、新パッド２と再配線１とが形成される可能性のある位置に意図的に形成される。
例えば、図４において、パッド４ａと新パッド２ａとの間、また、パッド４ｂと新パッド２ｂとの間に、それぞれ再配線１が形成されている。当該再配線１は、ＧＮＤ配線３上に沿って形成される。しかし、ＧＮＤ配線３は、当該区間に対応させてのみ形成されているわけではない。
図４を参照すると、ＧＮＤ配線３は、例えば、パッド４ｃ、４ｆ、４ｇから再配線１が形成されても良いように形成されている。さらに、新パッド２ｃ、２ｄは、実際には設けられなかった新パッド２の想定位置である。しかし、このように新パッド２の配置が予想される場合には、新パッド２ｃ、２ｄの想定位置を考慮してＧＮＤ配線３を形成する。
半導体装置２０の設計者は、設計において、再配線層３０の新パッド２の想定位置と再配線１の想定ルートとを考慮して、多層配線層２２におけるＧＮＤ配線３と信号配線６のレイアウトを決定する。例えば、ＧＮＤ配線３をパッド４と新パッド２とを接続可能なように格子状に予めレイアウトして、ＧＮＤ配線３のレイアウトされたエリア以外のエリアに信号配線６をレイアウトするといったことが考えられる。このような構成により、実際の新パッド２や再配線１のレイアウトに変更が生じたとしても、対応することが可能である。また、ＧＮＤ配線３は、前述の通り、多層配線層２２の複数の配線層のいずれか、あるいは複数の層を用いて形成することが可能であり、より柔軟なレイアウトが可能である。
以上が、本発明の第１実施形態による半導体装置の説明である。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の説明を行う。本実施形態の半導体装置は、ＧＮＤ配線３のレイアウトが異なる。
図５は、本実施形態における半導体装置の平面図である。図６は、本実施形態における半導体装置の断面図である。図６では、図５に示されたＡ−Ａ”における切断面を示している。
図５に示された半導体装置２０において、ＧＮＤ配線３は、半導体装置２０の外周に沿ってレイアウトされている。これは、通常、新パッド２は、新パッド２ａ、２ｂに例示されるように、半導体装置２０の外周付近に配置されることによる。そのため、ＧＮＤ配線３を半導体装置２０に沿って配置することで、新パッド２が半導体装置２０の外周におけるどのような位置に配置されたとしても対応することが可能となる。
図６を参照すると、多層配線層２２の第２配線層２３ｂにＧＮＤ配線３が形成されていることが確認できる。なお、第１実施形態と同様に、ＧＮＤ配線３は、多層配線層２２の複数の配線層２３ａ〜２３ｃのいずれの配線層２３ａ〜２３ｃに形成されてもよく、また、異なる配線層２３ａ〜２３ｃをまたいで形成されてもよい。ＧＮＤ配線３は、このようなレイアウトで形成されることで、図６に示すように半導体装置２０の外周付近に回路５または信号配線６が形成されたとしても、新パッド２からの電界ノイズを遮蔽することができる。
また、パッド４ｂ〜新パッド２ｂ間に例示されるように、第１実施形態と組み合わせて、予め再配線１の想定ルートにＧＮＤ配線３をレイアウトすることで、この区間の再配線１からの電界ノイズも遮蔽することができる。また、第１実施形態で述べたように、予め、例えば、パッド４ａ〜４ｈと新パッド２とを結ぶように格子状にレイアウトしておいてもよい。
なお、第１実施形態、第２実施形態を通して言えることであるが、図５のパッド４ａ〜新パッド２ａ間の再配線１に例示されるように、再配線１のルートに対応するＧＮＤ配線３がレイアウトされない場合も考え得る。再配線１のルート、あるいは新パッド２の配置に対応するシリコン基板２１上に、回路５または信号配線６が形成されていないような場合である。再配線１のルート上や新パッド２の配置上に電界ノイズの影響を受ける回路５または信号配線６が存在しなければ、ＧＮＤ配線３がレイアウトされなくとも問題ない。例えば、電界ノイズの影響を受ける回路５または信号配線６が、再配線１のルート上や新パッド２の配置上の一部にのみ存在する場合には、少なくともその部分において電界ノイズを遮蔽するようにＧＮＤ配線がレイアウトされていれば良い。
以上が、本発明の第２実施形態による半導体装置の説明である。
（第３実施形態）
次に、本発明の第３実施形態による半導体装置の説明を行う。本実施形態の半導体装置は、ＧＮＤ配線３のレイアウトが異なる。
図７は、本実施形態における半導体装置の平面図である。図８は、本実施形態における半導体装置の断面図である。図８では、図７に示されたＡ−Ａ”における切断面を示している。
図７に示すように、本実施形態において、パッド４ａ〜新パッド２ａ間に対応するＧＮＤ配線３は、第１実施形態に比べて面積が拡大されている。ＧＮＤ配線３は、通常、上層の再配線１や新パッド２と下層の回路５との間にレイアウトされる場合、再配線１や新パッド２の広さ以上に、つまり、再配線１や新パッド２の面積以上にレイアウトされる。このように、ＧＮＤ配線３は、面積が拡大するほど電界ノイズを遮蔽する効果が大きい。
一方、ＧＮＤ３の上層に位置する再配線１と回路５や信号配線６との位置関係によっては、この間に寄生する容量が大きくなる。その場合、この寄生容量が回路の電気的特性に影響を及ぼす場合がある。そこで、半導体装置２０の設計者は、新パッド２の想定位置と再配線１の想定ルートとを予め考慮して、さらに、信号配線６のレイアウトを考慮しつつ、ＧＮＤ配線３の形成面積を拡大するようにレイアウトを決定する。このとき、ＧＮＤ配線３は、レイアウト、及び、回路特性の制約の範囲内で面積を可能な限り広く形成される。これにより、電界ノイズを遮蔽する効果をより高く得ることができる。
以上が、本発明の第３実施形態による半導体装置の説明である。
ここまで、説明を行ったとおり、再配線層３０を形成される半導体装置２０は、半導体装置２０の多層配線層２２にＧＮＤ配線３を、再配線層３０に形成される新パッド２の想定位置と再配線１の想定ルートとに対応する位置に対応させてレイアウトする。そのため、実際の新パッド２の配置や再配線１のルートに変更があった場合にも対応することができる。
ＧＮＤ配線３は、新パッド２及び再配線１と、シリコン基板２１上に形成された回路５や信号配線６との間に形成される。これによりＧＮＤ配線３は、新パッド２及び再配線１から生ずる電界ノイズを遮蔽する。ＧＮＤ配線３は、多層配線層２２の複数の配線層２３ａ〜２３ｃのいずれか、あるいは複数の層にまたがって形成される。そのため、ＧＮＤ配線３のレイアウトの自由度が増す。
なお、各実施形態は、単独で実現することも可能であるし、それぞれ組み合わせて実現することも可能である。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１ 再配線
２、２ａ〜２ｄ 新パッド
３ ＧＮＤ配線
４、４ａ〜４ｈ パッド
５ 回路
６ 信号配線
７ スルーホール
１０ 第一の半導体装置
１１ パッド
２０ 第二の半導体装置
２１ シリコン基板
２２ 多層配線層
２３ａ〜２３ｃ 第１〜第３配線層
２４ａ〜２４ｃ 第１〜第３層間絶縁膜
３０ 再配線層
３１ 絶縁膜
３２ ポリイミド
４０ 封止樹脂
５０ パッケージ基板
６０ ボンディングワイヤ
１００ チップ
１０１ キャパシタ
１１０ 基板
１２０ 多層配線
１３０、１３０ａ、１３０ｂ 層間絶縁膜
１４０、１４０ａ、１４０ｂ 信号配線
１５０ メタル部材
２００ 電極
３００、３００ａ、３００ｂ 絶縁膜
４００ 外部端子
５００ 再配線

Claims (5)

  1. 回路の形成された基板と、
    前記基板上に形成される複数の配線層と前記複数の配線層の最上層において所定の位置に形成されるパッドとを具備する多層配線層と、
    前記多層配線層上の適切な位置に設けられた新パッドと、前記新パッドと前記パッドとを接続する再配線とを具備する再配線層と
    を備え、
    前記多層配線層は、
    前記回路への電気信号を伝送する信号配線と、
    前記再配線あるいは前記新パッドと前記回路との間の配線層に設けられたＧＮＤ配線とを含み、
    前記ＧＮＤ配線は、前記新パッドの配置が想定される想定位置と、前記再配線の形成が想定される想定ルートに対応して形成され、
    前記ＧＮＤ配線は、前記多層配線層の前記複数の配線層のうちいずれかの層、あるいは複数の層にまたがって形成され、
    前記ＧＮＤ配線層は、格子状に形成され、
    前記ＧＮＤ配線は、前記新パッドが形成されるべき前記多層配線層の外周に沿って形成され、
    前記ＧＮＤ配線は、レイアウト、及び、回路特性の制約の範囲内で面積を可能な限り広くし、
    前記再配線は、前記パッドと前記新パッドとを接続している区間では、平面視において、格子状に形成された前記ＧＮＤ配線の一部と重なって形成されている半導体装置。
  2. 前記再配線層は、前記パッド及び前記新パッドとは別の第１及び第２のパッドを接続する第２の再配線をさらに含み、前記第２の再配線は、前記第１のパッドと前記第２のパッドを接続している区間では、平面視において前記ＧＮＤ配線と重なって形成されている請求項１に記載の半導体装置。
  3. 前記第１の再配線が平面視において前記ＧＮＤ配線と重なっている区間は、前記第２の再配線が平面視において前記ＧＮＤ配線と重なっている区間より長いことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１の再配線の一部と前記第２の再配線の一部は、略平行に延在していることを特徴とする請求項２に記載の半導体装置。
  5. 平面視において前記第１の再配線と重なるＧＮＤ配線の、前記第１の再配線の延在方向と直交する方向の長さは、平面視において前記第２の配線と重なるＧＮＤ配線の、前記第２の再配線の延在方向と直行する方向の長さより、長いことを特徴とする請求項２に記載の半導体装置。
JP2010080938A 2010-03-31 2010-03-31 半導体装置 Expired - Fee Related JP5486376B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010080938A JP5486376B2 (ja) 2010-03-31 2010-03-31 半導体装置
US12/929,968 US8237287B2 (en) 2010-03-31 2011-02-28 Semiconductor device
CN201110085619.3A CN102208394B (zh) 2010-03-31 2011-03-31 半导体器件
US13/490,871 US8436469B2 (en) 2010-03-31 2012-06-07 Semiconductor device
US13/752,219 US8796860B2 (en) 2010-03-31 2013-01-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010080938A JP5486376B2 (ja) 2010-03-31 2010-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2011216546A JP2011216546A (ja) 2011-10-27
JP5486376B2 true JP5486376B2 (ja) 2014-05-07

Family

ID=44697151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010080938A Expired - Fee Related JP5486376B2 (ja) 2010-03-31 2010-03-31 半導体装置

Country Status (3)

Country Link
US (3) US8237287B2 (ja)
JP (1) JP5486376B2 (ja)
CN (1) CN102208394B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US9209124B2 (en) 2010-05-11 2015-12-08 Xintec Inc. Chip package
US9437478B2 (en) * 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same
US8507321B2 (en) 2010-05-11 2013-08-13 Chao-Yen Lin Chip package and method for forming the same
US9425134B2 (en) * 2010-05-11 2016-08-23 Xintec Inc. Chip package
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
US10403572B2 (en) * 2016-11-02 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
JP7144951B2 (ja) 2018-03-20 2022-09-30 キオクシア株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JP3139783B2 (ja) * 1991-08-22 2001-03-05 株式会社東芝 半導体集積回路装置
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
TW328641B (en) * 1995-12-04 1998-03-21 Hitachi Ltd Semiconductor integrated circuit device and process for producing the same
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3287346B2 (ja) * 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US6484302B1 (en) * 2000-07-11 2002-11-19 Hewlett-Packard Company Auto-contactor system and method for generating variable size contacts
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP3433731B2 (ja) * 2000-11-10 2003-08-04 セイコーエプソン株式会社 Ｉ／ｏセル配置方法及び半導体装置
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US6734472B2 (en) * 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6984816B2 (en) * 2003-08-13 2006-01-10 Motorola, Inc. Vertically integrated photosensor for CMOS imagers
JP4211717B2 (ja) 2004-09-21 2009-01-21 沖電気工業株式会社 半導体装置
JP2009194022A (ja) * 2008-02-12 2009-08-27 Nec Corp チップサイズパッケージ及び半導体装置
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8237287B2 (en) 2012-08-07
CN102208394A (zh) 2011-10-05
JP2011216546A (ja) 2011-10-27
US8796860B2 (en) 2014-08-05
CN102208394B (zh) 2014-07-23
US20120241971A1 (en) 2012-09-27
US20110241216A1 (en) 2011-10-06
US8436469B2 (en) 2013-05-07
US20130140717A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP5486376B2 (ja) 半導体装置
US10818601B1 (en) Semiconductor device and method of manufacturing the same
JP5342154B2 (ja) 半導体装置の製造方法
US5027188A (en) Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
US9123626B1 (en) Integrated passive flip chip package
US7915744B2 (en) Bond pad structures and semiconductor devices using the same
US20150115269A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
KR102460269B1 (ko) 반도체 장치 및 그 제조 방법
US10559543B2 (en) Semiconductor device having a protection trench, semiconductor wafer including the same, and semiconductor package
JP6677832B2 (ja) 半導体チップ
JP2005327913A (ja) 半導体装置
JP2007149809A (ja) 半導体装置およびその製造方法
JP5313601B2 (ja) 半導体装置ユニット
JP7441923B2 (ja) 半導体チップ
JP6473790B2 (ja) 半導体装置
JP4536808B2 (ja) 半導体装置およびインターポーザチップ
EP2235750A1 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP2009130312A (ja) 半導体装置
JP2006019312A (ja) 半導体集積回路装置
JP6211855B2 (ja) 半導体装置
JP4112573B2 (ja) 半導体装置
KR20220090661A (ko) 반도체 패키지
JP5191688B2 (ja) 半導体装置の製造方法
JP2005072172A (ja) 半導体集積回路装置
JP2010050385A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140221

R150 Certificate of patent or registration of utility model

Ref document number: 5486376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees