TW455959B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW455959B
TW455959B TW089102313A TW89102313A TW455959B TW 455959 B TW455959 B TW 455959B TW 089102313 A TW089102313 A TW 089102313A TW 89102313 A TW89102313 A TW 89102313A TW 455959 B TW455959 B TW 455959B
Authority
TW
Taiwan
Prior art keywords
film
layer
thin
guide
membrane
Prior art date
Application number
TW089102313A
Other languages
English (en)
Inventor
Yoshitaka Aoki
Ichiro Mihara
Takeshi Wakabayashi
Katsumi Watanabe
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Application granted granted Critical
Publication of TW455959B publication Critical patent/TW455959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

45 59 5 ：： A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) [産業上之利用領域] 本發明傜關於在再配線上具有柱狀電極的半導體裝置。 [習用技術] 在半導體裝置具有叫做如CSP(Chip Size Package)者 ,將這種半導體裝置組裝於其他電路基板時，使用叫做 倒裝焊接方式的組裝技術，在這種半導體裝置介由半導 體基板上或中間基板（插入物）的上面，裝設為和其他的 電路基板等連接的柱狀電捶。第7A圖偽表示習用如此半 導體裝置一例的截面圖，第7B圖倦在第7AS,表示除保 護膜5及其上側構件以外的狀態在7B面的截面圖。這種 半導體裝置具備由矽基板等所成的半導體基板1 。 此半導體基板1 ,傷如第7B園所示，呈長方形狀，在 同圔將以一點虛線所示的中央部份作為電路元件形成領 域2 ,在此電路元件形成領域2内，雖然没有圖示，但 如此半導體裝置屣於液晶顯示板驅動用的LSI時，裝設 振盪電路，校準器電路，液晶驅動器電路等 然後，在 半導體基板1的上面的電路元件形成領域2的外倒裝設 多數的連接襯墊3 。連接襯墊3 ,偽由從半導體基板1 的前述電路元件形成領域2裝設的配線3a的一端部所成 ，介由前逑線3a和上逑液晶驅動器電路等連接。 在除建接襯墊3中央部以外的半導體基板1的上面裝 設由氣化半導體等所成的絶緣膜4及由聚酷亞胺等所成 的保護膜5 ，連接襯墊3的中央部介由形成於絶緣膜4 及保護膜5的開口部6露出。從此露出的連接襯塾3的 -3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------!11111 -— — 111 — — (請先閱讀背面之注意事項再填寫本頁) 45 59 5 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 上面涵蓋在電路元件形成領域2上的保護膜5的上面裝 設再配線7 ,再配線7的前端部形成外部連接襯墊部7a 。在外部連接襯墊部7 a的上面裝設柱狀電極8 ，在除柱 狀電極8以外的上面金體裝設由環氧条樹脂等所成的封 閉膜9 ^然後，雖然没有圖示，但在此柱狀電極8上裝 設焊錫泵浦，介由此焊錫泵浦和其他的電路基板等連接。 不過，如上述，在這種半導體裝置，在電路元件形成 領域2上的保護膜5上面裝設再配線^由於此再配線7 傺和裝設於外部的電路基板等和電路元件形成領域2内 的電路實施仲介，因此流動各種的信號。所以，必需製 成以免在裝設於電路元件形成領域2内的振盪電路等和 再配線7之間發生串音，因此，從前必需將再配線7配 置於以平面方式和振盪電路等不重蠱的位置。但，因而 不能自由設計再配線7的配置，具有所諝受極大限制的 問題。 [發明之概要3 本發明的目的，在於半導體基板的電路元件形成領上 裝設再酝線，在其再配線上裝設為和電路基板連接的柱 狀電極的CSP等的半導體裝置中，不受此再配線配置的 限制，製成以便可自由配置》 為達成上逑目的，在本發明的第一半導體裝置，在中 央部份具有電路元件形成領域，在其周邊部份具有建接 襯墊的半導體基板中，在除連接襯墊以外的半導體基板 上面裝設第1的絶緣膜，在其上面的電路元件形成領域 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I------^----^ I 1 t --------訂.-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 5 5 9 5 9 A7 _B7 五、發明說明（3 ) 上，裝設連接於接地電位連接襯墊的接地電位層，然後 ,再配線介由第2的絶緣膜裝設於接地電位層上為其特 獻。由於等於在再配線和電路元件形成領域間作為防止 串音的阻障層存在接地電位層，因此儘管裝設於電路元 件形成領域内的振盪電路等和再配線以平面方式配置於 重疊的位置，仍由接地電位層以電氣方式遮斷，不會互 相發生串音，可製成以免受再配線配置的限制。 為達成上述目的，本發明的第2半導體裝置，如上述 在電路元件形成領域上介由絶緣膜裝設接地電位層的結 構中，在接地電位層上介由絶緣膜裝設薄膜感應器或薄 膜電壓器等的薄膜電路元件為其特歡，因此，藉由在薄 膜電路元件和電路元件形成領域間作為防止串音的阻障 層存在接地電位層，儘管裝設於電路元件形成領域内的 振盪電路等和薄膜電路元件以平面方式配置於重叠的位 置，仍以電氣方式遮斷，不會互相發生串音，可製成以 免受薄膜電路配置的限制。 為達成上逑目的，本發明的第2半導體裝置，如上逑 介由絶緣膜在電路元件形成領域上裝設第1接地電位層 的結構中，介由絶緣膜在第1的接地電位層上裝設薄膜 電路元件，並且，介由絶緣膜在薄膜電路元件上裝設第 2的接地電位層，介由絶緣暌在第2的接地電位層上裝 設連接於連接襯墊的再配線為其待激。因此，籍由作為 阻障層的第1接地電位層的存在，防止薄膜電路元件和 電路元件形成領域的振盪電路等的串音，可製成以免受 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） ------^-------* H I -----訂-- - - ----- {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（） 薄膜電路元件的配置限制，同時因作為阻障層的第2接 地電位層的存在，而防止再配線和薄膜電路元件的串音 ,可製成以免受再配線的配置限制。 [實施例1 茲依據圖式所示的實施形態説明有關本發明的半導體 裝置及其製造方法的詳細如下： 第1A圖偽表示本發明第1實施形態半導體裝置的截面 圖，第1B圖僳在第1A_，表示除接地電位層16，連接欲 墊部17及其上側構件以外的狀態在第1B面的截面_。此 半導體裝置具備半導體基板11。 半導體基板U,係如第1B圖所示，呈長方形狀，在同 圖將以一點虛線所示的中央部份作為電路元件形成領域 12,在電路元件形成領域12内，雖然没有圖示，但如此 半導體裝置靨於液晶顯示板驅動用的LSI時，裝設振憑 電路，校準器電路，液晶驅動器電路等。然後，在半導 體基板11上面的電路元件形成領域12的外側裝設多數的 連接襯墊13。連接襯墊13,俟由從半導體基板11的前述 電路元件形成領域12裝設的配線13a的一端部所成，介 由同配線13a和上述液晶驅動器電路等連接。 在除連接襯墊13中央部以外的半導體基板11的上面裝 設由氧化矽等所成的第1絶緣膜14,連接襯墊13的中央 部介由形成於第1絶緣膜14的開口部15露出。此露出的 連接襯墊13係如第1B圓所示具有多數，其中從連接於接 地電位的連接襯墊上面涵蓋電路元件形成領域12上，前 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------；---：：----波-------丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（ Α7 Β7 ΛΟ 1 外件 層以元 位件路 電構電 地挪 ， 接上示 的其所 層及圖 體181C 導膜第 依錄的 設絶圖 装的面 ，2 截 面第示 上除表 的圄面 4 A C 1X lx 膜第第 緣在在 絶，如 1 此態 第因狀 逑。的 層連部 位成墊 電形襯 地份接 接部連 ，的設 時上裝 此13上 〇 墊13 覆襯墊 包接襯 16連接 層的建 位接的 電連他 地位其 接電在 由地 ， 葆接 a 12於16 域設部 領裝墊 成中襯 形16接 所 等 胺 亞 醯 聚 由 由 設 裝 1面 a'上 16的 部16 墊層 襯位 接電 連地 除接 在及 4 » 1* 後膜 然緣 絶 第 的 外 以 部 央 中 的 由接 介連 部的 央出 中露 的此 7 從 1 〇 a 出 6 1 露 部19 Μ部 襯口 接開 連的 8 > IX 18膜 膜緣 緣絶 絶 2 2 第 第於 的成 成形 上2C 12線 域配 領再 成設 形裝 件面 元上 路的 lg_ 8 φΐΓ 11 蓋膜 涵緣 ，絶 面 2 上第 的的 7 上 1 6 a 層 6 1 位 部電 墊地 襯接 連電 部狀 外柱 在在 0 f a 時 20此 部 〇 墊21 襯棰 接電 -PBli 遵 部柱 外設 為裝 成面 部上 端的 前 a 的 2 20部 線墊 配襯 再接 為狀膜 成柱閉 者除封 2 在的 線，成 配且所 再而等 於。脂 接16樹 連層氣 上位環 a 電由 16地設 部接裝 塾於體 襯接全 接連面 連被上 於，的 成極外 形電以 中用21 2 地極 極接電 ------------：____^___ (請先閱讀背面之注音·ί事項再填寫本頁) i線· 經濟部智慧財產局員工消費合作社印製 14由 膜介 緣 ， 絶上 6 第層 由位 介電 20地 線接 配的 再上 2 > 1 置域 裝領 體成 導形 半件 此元 在路 f I , tpsr 此於 因設 裝 領重 成式 形方 件面 元平 路以 電於 於置 設配 裝被 管20 儘線 此配 因再 ，和 設等 裝路 8 1 電 膜盪 緣振 絶的 的内 2 第域 相不 互 ， 而此 6 丨 1 因 層 〇 位音 tone JHL ΙΡΒΓ Τ5Γ 地生 接發 的相 在互 存免 層以 障成 阻裂 為可 作 ， 因斷 仍遮 ，式 置方 位氣 «以 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 455959 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 受再配線2 0的配置限制，可自由設計。 其次，第2Α圔傜表示本發明第2實施形態的半導體裝 置的截面圖。在此半導體裝置，具有開口部19的第2絶 緣膜1 8及其下倒的部份形成和第1 Α圖所示的第1實施形 態相同的結構，附加相同符號省略說明。然後，在此第 2實施形態，如以第2B圖除第2A圓的柱狀電搔21及封閉 膜22以外的狀態在第2B面的截面圔所示，從規定的一値 連接襯墊部17的上面，涵蓋形成於電路元件形成領域12 上接地電位層16上的第2絶緣膜18的上面，裝設由角渦 旋狀配線所成的薄膜感應器31。此時，薄膜威應器31的 兩端部成為建接襯墊部31a、31tu而且，在其他的連接 襯墊17及建接襯墊16a上裝設連接襯墊部32。在連接襯 墊部3ia、31b、32的上面裝設柱狀電極21。而且，在除 柱狀電極21以外的上面全體裝設由環氣糸樹脂等所成的 封閉膜22。 由於在此半導體裝置，也在電路元件形成領域12上介 由第1絶緣膜14裝設的接地電位層16上，介由第2的絶 緣膜18,裝設薄膜威應器31，因此儘管裝設於電路元件 形成領域12内的振盪電路等和薄膜感應器31被配置於以 平面方式重疊的位置，仍因作為阻障層存在的接地電位 層16而互相以電氣方式遮斷，可製成以免互相發生串音 。因此不受薄膜感應器31的配置限制，可配置於自由的 位置。
其次，第2C圖偽表示本發明的第3實施形態，和第2B "8 一 本紙張尺度適用中囤國家標準（CNS)A4規格（210x 297公釐） ------' I 1 1 -l· --------------------- {請先閱讀背面之注意事項再填寫本頁) 455959 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 圖相同，表示除第2 A圖的柱狀電極21及封閉膜2 2以外的 狀態在第2C面的截面圖。在此半導體裝置，從規定的兩 個連接襯墊部17的上面涵蓋電路元件形成領域12上形成 於接地電位層16上的第2絶緣膜18的上面，裝設由互相 深入的一對流子齒狀的配線所成的薄膜SAW(Surface Acoustic Wave)濾波器41。然後，此時，也和前述第2 實施形態相同，因作為阻障層存在的接地電位層16,而 可製成以免受薄膜SAtf濾波器41的配置限制。 亦即，在上述第2實梅形態及第3實施形態的半導體 裝置，傜將依一層配線的薄膜電路元件介由絶緣膜以便 裝設於電路元件形成領域上的結構中，緒由在絶緣膜和 電路元件形成領域間作為防止串音的阻障層存在接地電 位層而製成以便可自由配置薄膜電路元件。 其次，第3 A圖俗表示本發明第4實施形態的半導體裝 置截面圖。在此半導體裝置，具有開口部19的第2絶緣 膜1 8及其下側的部份形成和第1 A _所示第1實施形態相 同的結構，附加相同的符號省略説明。然後，在本第4 實施形態，除如在第3A圖的第3絶緣膜53及其上側構件 以外的狀態表示在第3B面截面圖的第3B圖所示，從規定 的兩個連接襯墊部17的上面，涵蓋電路元件形成領域12 上形成於接地電位層16上的第2絶緣膜18的上面，裝設 由蛇行狀的配線所成的1次導體層5U此時，1次導體 層51的兩端部成為連接襯Ml6a、 而且，在剩下的 連接襯及連接襯墊16a上裝設連接襯墊部52。然後， -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ^^1 ^^1 ^^1 ^^1 H Ε ^1» ^^1 .^1» ^^1 I Hi tlF - · - Ϊ 一^. - - I ^^1 ^^1 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 > 在除連接襯墊51a、52b、52中央部以外的第2絶緣膜18 及1次導體層51的上面裝設由聚醛亞胺等所成的第3絶 緣膜53,連接襯墊部51a、51b、52的中央部介由形成於 第3絶緣膜53的開口部54露出。然後，從規定的兩値連 接襯墊52的上面涵蓋第3絶緣膜5 3的上面和1次導體層 51大致重疊裝設由蛇行狀Sd線所成的2次導體層55。然 後，由兩導體層5i、55及其間的第3絶緣膜53構成薄膜 變壓器50。而且，在剩下的連接襯墊部52及連接襯墊部 5ia、51b上裝設連接襯墊部56,在各連接襯墊部56的上 面裝設柱狀電極2U此時，規定的4艏柱狀電極21,成 為薄膜變壓器50的端子。而且，在除柱狀電極21以外的 上面全體裝設由環氣条樹脂等所成的封閉膜22。 因此，在本半導體裝置，由於在電路元件形成領域12 上介由第1絶緣膜14裝設的接地電位層16上，介由第2 的絶緣膜，裝設由兩導體層51、55及其間的第3絶緣膜 53所構成的薄膜變壓器50,因作為阻障層存在接地電位 層16,而儘管裝設於電路元件形成領域12内的振盪電路 等和薄膜變壓器50被配置於以平面方式重叠的位置，仍 可製成以免受薄膜變壓器5Q的配置限制β 第4Α_^表示本發明第5實施形態的半導體裝置截面 圖。在本半導體裝置，具有開口部19的第2絶緣膜18及 其下側的部份成為和第1Α圖所示的第1實施形態相同的 結構，附加相同的符號省略説明。然後，在本第5實施 形態，除如在第4 Α圖的柱狀電極21及封閉膜22以外的狀 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — — — — — — - ------ - - - - - - - I (請先閱讀背面之注意事項再填寫本頁) 455958 A7 B7 ^___I___ 經濟部智慧財產局員工消費合作社印製 發明說明（9) 電聯。同時’該輔助線路15之曝露部分l5_4f、15_5g、 (請先閱讀背面之注意事項再填寫本頁) 、15-51、15-4j個別疊置於該主要線路之曝露部分7_12F、 7- 12G、7 - 14H、7 - 161、7 - 16J上，經由熱壓黏合，而藉各 向異性導電膜電聯。 結果，可得到三維互連之雙層互連結構。此種三維互連 結構可藉著彎曲該基材3而達成，故成本低。 而且，藉著使用校準標記17，18，可接合該主要線路7 t曝露邵分7 - 1A、7 - 3B、…及輔助線路之曝露部分15_ la 、15-2b、…，以於該基底部分t於彎曲狹缝u上彎曲時準 確地彼此相對。 (第二具體實例） 其次’圖2係顯示本發明tCP之第二具體實例，供液晶驅 動半導體裝置使用之帶式載具封裝體。此第二個具體實例 與前述第一個具體實例相異之處僅在於提供校準孔3〇、31 及32、33’而非校準標記17， 如圖2所示’权準孔3〇係形成於該主要線路7 _ 1側邊，而 校準孔32係形成於该基底邵分1之轉角2〇上。而且，校準 孔31係形成於該主要線路7 ·丨9側邊，而校準孔33係形成於 該基底部分1之輸入連接孔12侧邊。當該基底部分1係沿該 彎曲狹縫11彎曲時，該校準孔3〇及32彼此橫疊，而該校準 孔3 1及33彼此橫疊，以連接該主要線路7之曝露部分7 - 1A 、7 - 3B、…及輔助線路之曝露部分15- 1 a、15- 2b、…，以 使之彼此準確地相對。 根據第二具體實例’於相對於該彎曲狹縫n之對稱位置 -12-本紙張尺度適用中國國家標率（CNS)A4規格（210 X 297公釐) A7 4559 b ______ B7 - __ ' —— '——丨·， 五、發明說明（1〇) 提供兩组权準孔30、32及3 1、33，使用此兩組校準孔進行 校準。因此’可得到較第一個具體實例準確之校準。 圖7係顯示第二具體實例於該基底部分於彎曲狹缝i i彎 曲180 °時之剖面圖。該輸出端線路6之另一端6B(雖未出示 )係藉著熱壓黏合而經由各向異性導電膜電聯於該液晶面 板之氧化銦錫（ITO)。之後，雖未出示，但將—半導體晶片 裝置於該裝置孔5上，該半導體晶片之隆突電極（墊片）係 電聯於該輸入端主要線路7之一端7“及該輸出端線路6之 一端 6Α。 如圖7所示’既未於輸出端線路6之一端6Α及另一端6Β 上’亦未於該輪入端主要線路7之一端7 α上提供抗焊劑3 5 。而且，未提供抗焊劑35於該輸入連接狹缝1〇内斷開該基 材3之輸入端主要線路7上α 泫輸入連接狹縫1 〇係—開口，用以將該輸入端主要線路 7連接於該可撓板上。此等輸入端主要線路7及該可挽板係 使用例如焊劑等材料而彼此電聯。而且，該輸入連接孔12 係爲一開口，用以將該輸入端主要線路連接於該可撓板上 ’與邊輸入連接狹縫1 〇相同。此種輸入連接孔i 2之存在使 其可同時自該連接孔12端及該狹縫10端將該輸入端主要 線路連接於該可撓板。結果，連接之自由度增加，使得該 帶式載具封裝體緊密地容裝於該液晶面板等之圖框空間内 ’例如’同時保持連接於該液晶面板及該可撓板。 如圖7所示，於該帶式載具封装體於彎曲狹縫丨丨彎曲 180°之狀態下，該校準孔3〇及32彼此疊置，同時該校準孔 ________ -13- 參紙張尺度適用中國國家棵準（CNS)A4規格（210 X 297公tf ------------¥ 裝--------訂---------'^ f先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 5 9 5 ： A7 B7 11 五、發明說明（） 明。然後，在半導體基板11的下面，介由粘接劑81裝設 薄膜狀的電容器82。亦卽，薄膜狀的電容器82，偽由在 絶綠性的薄膜83的上下兩面層合導體層84、85者所成。 此外，取代薄膜狀的電容器82,以便將薄膜狀的電阻等 其他平面狀的電路元件連接於半導體基板11的下面也可 以。而且，在本第？實施形態半導體基板11的上側結構 ，雖規定和第1實施形態者相同，但不用說也可作為和 第2〜第6實施形態相同的結構。 此外，在上述，各實施形態，雖説明有關介由接地電位 層在半導醴基板上裝設薄膜感應器，薄膜SAW濾波器， 薄膜變壓器，薄膜電容器的情形，但不限於這些，製成 以便裝設微帶狀線或MMIC(Microwave Monolithic Integrated Circuit)等的其他薄膜電路元件也可以。 而且，在上述各實施形態，雖作為防止串音的阻障層說 明有關裝設接地電位層的情形，但不限於此，製成以便 裝設電源電位層或多層薄膜構造的電磁波吸收層也可以。 [圖式之簡單說明] 第1 A圖偽表示有關本發明第1實施形態的半導體裝置 結構的截面圖。 第1B圖偽第1A圖所示的半導體裝置在第1B面的截面圖， 第1C圔傺第1 A圃所示的半導體裝置在第1C面的截面圖。 第2A圖像表示有關本發明第2實施形態的半導體裝置 結構的截面圖。 第2B圖係在第2A圖所示的半導體裝置，將薄膜電路元 -1 3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — ΐ^· I I---- - — — — — — — — (請先閲讀背面之注意事項再填寫本頁) 4559 5 9 A7 B7 五、發明說明（ 12 構膜 結薄 的為 同作 相件 α置元 圏裝路 面體電 截導膜 的半薄 面的將 2r態 第所形 在圖施 時2A實 器第 3 應和 is在 膜偽 薄圖 為2C 作第 件 第 的 明 發 本 為 作 置 裝 體 導 半 的 態 形 施 實 °4_ 圖第 面明 截發 的本 面關 B , 2 有 第示 C 在表圔 器傜面 波圖截 濾3A的 W 第構 S 结 置 裝 體 導 。半 圖的 面態 截形 的施 面實 β 3 5 第第 在明 的發 示本 所關 圖有 3" 第表 圖画 β A 3 4 第第 圖第表圖表圖表。第明 面偽像面係面偽圖铬說 截圖圖截圖截圖面圖號 的 4 5 的 6 的 截 7 符 構第第構第構第咖第考 結 結 結構參 圖置 面裝 截體 的導 面半 B J 4 第態 在形 置施 裝實 體 6 導第 半明 的發 示本 所關 圖有 4 示 置 裝 體 導 半 的 態 形 施 實 7 第 明 發 本 關 有 示 結 置 裝 體 導 半 的 線 配 再 構 結 用 習 依 備 具 示 圖 面 截 的 面 Β 7 第 在 置 裝 體 導 半 的 示 所 圖 ------------------ (請先閱讀背面之注意事項再填寫本頁) 訂- -線_ 經濟部智慧財產局員工消費合作社印製 域 領 成 板形 基件墊 體元襯 導路接 半電連線 膜膜 緣護 絶保 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4559 4559 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（） 6,19,54.....開口部 7.20 .....再配線 8.21 .....柱狀電極 9.22 .....封閉膜 14.....第1的絶緣膜 1 6.....接地電位層 16a,17,31,31a,31b,32, 51a，51b.....連接襯墊部 18.....第2的絶緣膜 3 1.....薄膜感應器 41.....薄膜SAW濾波器 5 1.....1次導體層 53,71.....第3的絶緣膜 50.....薄膜變壓器 55.....2次導體層 60.....薄膜電容器 6 1.....下導體層 63.....上導體層 72.....第2的接地電位層 73,74.....第4的絶緣膜 82 .....薄膜狀的電容器 83 .....絶緣性的薄膜 8 4,8 5 .....導體層 -15- -------- L---：-----------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS>A4規格（210 X 297公釐）

Claims (1)

  1. 4 5 5 9 B 008899 ABCD 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 領 的 由再 陆收 前 述 平電 域 域 由 成 上 介的 述吸 除 前 逑的 領 領 介 形 域 ，塾 前波 在 在 C 前狀 成 成 ， 件領 上襯 為磁 為 為件為膜 形 形 上 元 件 膜接 中電 中 中元中薄 件 件 板 路元 緣建 。其， 其。其路其， 元 元 基 電 路 絶述 者，層 ，膜，電，器 路 路 緣 有電 的前 搔置位 置閉置的置容 電 電 絶， 具述 1 於 電装電 裝封裝狀裝電 有 述 1 件 備前 第設 狀體源 體設體面體的 備 前 第元 具 ，於 逑裝 柱導電 導裝導平導狀 具 於 逑路 為板設 前接 的半， 半體半設半膜 為 ，設 前電 徵基裝 的連 上之層 之全之裝之薄 徽板裝 的膜 恃體膜 層， 線項位 項面項接項括 持基膜 層薄 其導緣 障且 配 1電 1 上 1 連 4 包 其體緣 障的 ，半絶 阻而 再第地。第的第面第， -導絶 阻設 置的的 述， 述圍接種圍外圍下圍件 置半的 逑裝 裝墊 1 前膜 前範於一範以範的範元。裝的 1，前膜 體襯第 括緣 於利屬何利搔利板利路種體墊第層括緣 導接由，包絶 設專傜任專電專基專電一導襯由障包絶 半連介層在的-裝請，的請狀請體諳的何半接介胆在的 種和和障和 2 線和申層中申柱申導申狀任種連和的和 2 1 域 阻 第配 如障層如述如半如面阻一和 上 第 1 2 3 4 5 6 I,-----------|--- -----訂-----1 ---_ {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 5 9 A8 B8 C8 D8 六、申請專利範圍 阻 述 前 為 〇 中 極其 ， 狀置 柱裝 Bfin 墊導 襯半 接之 連項 述 6 前第 於圍 設範 裝利 接專 連請 和申 如 層 收 吸 波 磁 電 層 位 電 源 電 層 位 電 地 0 接者 於種 屬一 ， 何 層任 障的 薄 述 前 為 中 其 置 ， 裝膜 體緣 導絶 半的 之上 項以 6 層 第一 圍有 範具 利件 專元 請路 申電 如膜 8 前 除 在 。為 層中 體其 。 導，膜 上置閉 以裝封 層體設 一 導裝 的半體 設之全 裝項面 膜 6 上 緣第的 絶圍外 述範以 前利極 f 置 m tpir 介請狀 和申柱 如述 述 前 為 中 其 置 裝 體 導 半 之 項 6 第 圍 範 利 專 請 ¢ 如 包 W ο A c » s I 件膜MN 元薄 ， 路，線 電器狀 膜容帶 薄電微 器 應 0 膜 薄 括 a W f ο 膜 ， 薄器 ，波 器濾 壓e) 變av 膜W 薄1C (請先閱讀背面之注意事項再填寫本頁) 任 種 前 在 為 中 其 置 裝 體 導 半 之 項 6 第 圍 範 利 專 請 ¢ 如 件 元 路 電 的 狀 面 平 設 裝 接 I- 遘 面 下 的 板 基 體 導 半 述 述 前 為 中 其 置 裝 體 導 半 之 項 1A 第 圍 範 利 專 請 如 經濟部智慧財產局員工消費合作杜印製 的 狀 膜 薄 器 容 電 的 狀 膜 薄 括 包 件 〇 元者 路種 電一 的何 狀任 面阻 17^ ιρπτ 置 裝 體 導 半 tl 種 域 領 成 形 件 元 路 f -OfilT 有 具 備 具 為 徽 待 其 板 基 體 導 半 的 墊 襯 接 -UW1- 遵 域 領 成 形 件 1 元 第 路 述 電 前 述 括 前 包 於 於 設 設 裝 裝 膜 膜 緣 緣 絶，絶 的層的 1 障 2 第阻第 由 1 由 介第介 和的和 上 的 層 障 阻 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 5 9 F Γ A8 B8 C8 D8 六、申請專利範圍 件 元 路 i 膜 薄 述 前 括 , 包 件於 元設 路裝 電膜 膜緣 薄絶 的的 上 3 膜第 緣由 絶介 1 ? 第 介 上 膜 緣 絶 3 -第 層逑 障前 阻的 2 層 第障 的阻 上 2 膜第 緣述 絶前 2 括 第包 述在 前和 的 的0 襯 接 I- 逋 述 前 於 設 裝 接 Μ 且 而 膜 緣 絶 的 -4 線 第配 由再 設 再 述 前 上 線 極 _mN 狀 柱 逑 前 為 中 其 置 裝 體 導 半 之 項 3 ii 第 圍 範 利 專 請 收 吸 波 磁 電 層 位 電 源 電 層 位 電 地 接 0 於種 屬一 ，何 層任 障的 阻層 除 在 為 中 其 置 裝 體 導 半 之 項 3 第 圍 範 利 專 請 如 膜 封 設 裝 體 全 面 上 的 外 以 極 電 狀 柱 述 前 述 前 為 中 其 置 裝 體 導 半 之 項 3 第 圍 範 利 專 請 申 如 ，8^10何 件膜HH任 元薄，的 路-線t) 電器狀U1 膜容帶rc 薄電徹cl 膜 ， 薄器 ，波 器濾 壓e} 變av 膜W 薄1C ， S 器0U 應Ac 威 6 膜30 ΑΓ 薄 Γ U 括 S 包 W -1— .種 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 面 平 為 中 其 置 裝 體 導 半 之 項 3 第 圍 範 利 專0 串 申 的面阻 <11 ilr. 者 面 下 的 板 基 體 導 半 述 前 於 設 裝 接 I- 遶 被 件 元 路 S 的 狀 置 裝 醴 導 半 之 項 7 第 圍 範 利 專 請 述 前 為 中 其 平電 件 元 。 路種 電一 的何 狀任 狀 膜 薄 括 包 器 容 電 的 狀 膜 薄 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089102313A 1999-02-15 2000-02-11 Semiconductor device TW455959B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03575999A JP3465617B2 (ja) 1999-02-15 1999-02-15 半導体装置

Publications (1)

Publication Number Publication Date
TW455959B true TW455959B (en) 2001-09-21

Family

ID=12450785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102313A TW455959B (en) 1999-02-15 2000-02-11 Semiconductor device

Country Status (6)

Country Link
US (3) US6545354B1 (zh)
JP (1) JP3465617B2 (zh)
KR (1) KR100533517B1 (zh)
CN (1) CN1162908C (zh)
HK (1) HK1029443A1 (zh)
TW (1) TW455959B (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
KR20020070739A (ko) * 2001-03-03 2002-09-11 삼성전자 주식회사 단일 칩 고주파 집적회로 및 그 제조 방법
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2003158214A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 半導体モジュール
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP3616605B2 (ja) 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JP2004129224A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
CN1568546B (zh) * 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
WO2004047174A1 (ja) * 2002-11-21 2004-06-03 Fujitsu Limited 高q値インダクタンスを有する半導体集積回路装置
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3767821B2 (ja) * 2003-01-22 2006-04-19 松下電器産業株式会社 半導体装置の設計方法
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
JP4513302B2 (ja) * 2003-10-07 2010-07-28 カシオ計算機株式会社 半導体装置
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP2005123378A (ja) * 2003-10-16 2005-05-12 Sony Corp 半導体装置およびその製造方法
CN1624919A (zh) * 2003-12-05 2005-06-08 三星电子株式会社 具有整体连接器接触件的晶片级电子模块及其制造方法
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7209025B2 (en) * 2003-12-15 2007-04-24 Intel Corporation Multilayer inductor with shielding plane
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
DE102005026229B4 (de) * 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US20060091496A1 (en) * 2004-10-28 2006-05-04 Hewlett-Packard Development Company, Lp Metal-insulator-metal device
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4784141B2 (ja) * 2005-04-27 2011-10-05 カシオ計算機株式会社 半導体装置の製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080088016A1 (en) * 2006-02-14 2008-04-17 Ming-Ling Ho Chip with bump structure
US20070187821A1 (en) * 2006-02-14 2007-08-16 Ming-Ling Ho Chip with bump structure
JP5138260B2 (ja) * 2006-05-19 2013-02-06 株式会社テラミクロス チップ型電子部品
US7449772B2 (en) 2006-05-19 2008-11-11 Casio Computer Co., Ltd. Chip-type electronic component including thin-film circuit elements
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
TWI336922B (en) * 2007-01-12 2011-02-01 Via Tech Inc Spiral inductor with multi-trace structure
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
CN100511640C (zh) * 2007-03-21 2009-07-08 威盛电子股份有限公司 具有多重导线结构的螺旋电感元件
JP4679553B2 (ja) * 2007-07-23 2011-04-27 イビデン株式会社 半導体チップ
JP4659805B2 (ja) * 2007-10-05 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
TWI379322B (en) * 2007-10-12 2012-12-11 Via Tech Inc Spiral inductor device
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8196533B2 (en) * 2008-10-27 2012-06-12 Kentucky-Tennessee Clay Co. Methods for operating a fluidized-bed reactor
US20100165585A1 (en) * 2008-12-26 2010-07-01 Megica Corporation Chip packages with power management integrated circuits and related techniques
JP2010232230A (ja) * 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
JP5424747B2 (ja) 2009-07-06 2014-02-26 ラピスセミコンダクタ株式会社 半導体装置
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
EP2302675A1 (en) * 2009-09-29 2011-03-30 STMicroelectronics (Grenoble 2) SAS Electronic circuit with an inductor
TWI508273B (zh) * 2010-03-19 2015-11-11 Xintec Inc 影像感測元件封裝構件及其製作方法
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
WO2014199674A1 (ja) * 2013-06-13 2014-12-18 株式会社村田製作所 フィルタ装置及びデュプレクサ
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
WO2017111952A1 (en) 2015-12-22 2017-06-29 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN107768320A (zh) * 2016-08-18 2018-03-06 恒劲科技股份有限公司 电子封装件及其制法
KR20200119842A (ko) * 2018-02-13 2020-10-20 시러스 로직 인터내셔널 세미컨덕터 리미티드 수동 전기 구성요소를 포함하는 집적 회로의 제작
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
CN110473792B (zh) * 2019-09-02 2021-04-02 电子科技大学 一种用于集成电路晶圆级封装的重构方法
CN114267676A (zh) * 2020-09-16 2022-04-01 长鑫存储技术有限公司 动态随机存储器及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
JPH02254748A (ja) * 1989-03-28 1990-10-15 Seiko Epson Corp 半導体装置
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3285919B2 (ja) 1992-02-05 2002-05-27 株式会社東芝 半導体装置
JPH05326315A (ja) 1992-05-25 1993-12-10 Itochu Fine Chem Kk 薄膜コンデンサおよびその製造装置
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JPH0878626A (ja) * 1994-09-06 1996-03-22 Oki Electric Ind Co Ltd 半導体集積回路
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
JP3393420B2 (ja) * 1995-02-28 2003-04-07 ソニー株式会社 半導体装置
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
JP2904086B2 (ja) 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
GB9617885D0 (en) * 1996-08-28 1996-10-09 Philips Electronics Nv Electronic device manufacture
EP0837503A3 (en) * 1996-10-16 1998-07-15 Digital Equipment Corporation Reference plane metallization on an integrated circuit
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US5928968A (en) * 1997-12-22 1999-07-27 Vlsi Technology, Inc. Semiconductor pressure transducer structures and methods for making the same
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6108212A (en) 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
US6274937B1 (en) 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6031293A (en) * 1999-04-26 2000-02-29 United Microelectronics Corporation Package-free bonding pad structure
JP2001060664A (ja) 1999-08-23 2001-03-06 Mitsubishi Electric Corp 半導体装置
US6847066B2 (en) 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3465617B2 (ja) 2003-11-10
JP2000235979A (ja) 2000-08-29
CN1264178A (zh) 2000-08-23
KR100533517B1 (ko) 2005-12-06
US20030038331A1 (en) 2003-02-27
US6545354B1 (en) 2003-04-08
HK1029443A1 (en) 2001-03-30
US6870256B2 (en) 2005-03-22
KR20000071342A (ko) 2000-11-25
USRE41511E1 (en) 2010-08-17
CN1162908C (zh) 2004-08-18

Similar Documents

Publication Publication Date Title
TW455959B (en) Semiconductor device
TW563213B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
TW518742B (en) Semiconductor device
JP3585851B2 (ja) 防護装置および該防護装置を有する電気的な構成部材
JP2816028B2 (ja) 半導体装置の製造方法
US6245092B1 (en) Highly integrated electronic circuit, in particular for use in heart pacemakers
JP2008182767A (ja) 水晶発振器
TW201636805A (zh) 指紋感測裝置
JP2001203319A (ja) 積層型半導体装置
JP2011254192A (ja) 半導体装置及びマイクロフォン
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
TW396473B (en) Ball grid array package
TW536807B (en) Inductance element and semiconductor device
JP3440238B2 (ja) 液晶表示装置への半導体装置の実装構造およびその半導体装置
CN108039355A (zh) 一种光学指纹芯片的封装结构以及封装方法
JP2002006334A (ja) Ｌｃｄドライバｉｃチップ
JP2005026679A (ja) 半導体装置
JP2002009231A (ja) 半導体装置
TW201032458A (en) Surface mount type crystal oscillator
JP2005038911A (ja) 半導体装置
JPH10321791A (ja) オペアンプ装置
JP3896838B2 (ja) 半導体装置
TW200410604A (en) Circuit device
JPH04186667A (ja) 半導体装置
TW441077B (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees