TW560079B - Compound semiconductor device - Google Patents

Compound semiconductor device Download PDF

Info

Publication number
TW560079B
TW560079B TW091121198A TW91121198A TW560079B TW 560079 B TW560079 B TW 560079B TW 091121198 A TW091121198 A TW 091121198A TW 91121198 A TW91121198 A TW 91121198A TW 560079 B TW560079 B TW 560079B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
semiconductor device
item
impurity region
substrate
Prior art date
Application number
TW091121198A
Other languages
English (en)
Inventor
Tetsuro Asano
Toshikazu Hirai
Takayoshi Higashino
Koichi Hirata
Mikito Sakakibara
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001308536A external-priority patent/JP4121263B2/ja
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW560079B publication Critical patent/TW560079B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

560079 五、發明說明α) 【發明所屬之技術領域】 本發明係關於一種化合物半導體裝置，特別是關於用 在2· 4GHz頻帶以上之高頻帶之化合物半導體裝置。 【先前技術】 / 行動電話等可移動之通訊機器中，以使用GHz頻帶的 ，波居多’而關於天線的切換電路或收發訊號的切換電路 則大多使用可切換該高頻訊號之開關元件（如特開平 1 8 1 6 4 2號）。因處理高頻之微波，故大多利用使用砷化 錄（GaAs)之場效電晶體（Fieid Effect Transistor，以 T稱為FET)作為其元件，因此有關積體化前述開關電路本 身之單石 >(放波積體電路（Mmic; Monolithic Microwave Integrated Circuit)的開發日益精進。 有關使用GaAsFET之化合物半導體裝置 以下 關電路裝置為例進行說明 第9圖（A)顯示GaAsFET的剖面圖。在非摻雜的（jaAs基 板、1的表面部分摻雜N型雜質，以形成N型的通道區域2，在 通道區域2的表面配置作肖特基（Schottky)接觸之閘極3， 在閘極3的兩側配置與GaAs表面作歐姆（0hmic^觸之源 、° 、/及極4 5。该電晶體係藉由閘極3的電位於正下方的 通道區域2内形成耗盡層，並控制源極4與汲極5之間的通 道電流。 第9圖（B)顯示使用GaAsFET，稱為單刀雙擲（spDT，
Pole D〇uble Throw)之化合物半導體裝置之原理 電路圖之一例。
314010.Ptd
560079
五、發明說明（2) 第1及第2FET1、FET2的源極（或汲極）得 、 入端子IN，而各FETb FET2之閘極則經由電阻^於 於第1與第2控制端子Ct卜卜CU-2,此外各FEt的汲極 源極）與第1及第2輸出端子0UT2、0UT2相連接。施加於第i 與第2控制端子Ct 1-1、Ct 1-2之訊號係為互補訊號，已施 加高位準訊號之FET—導通，即將施加於輪入端子丨N之訊 號傳送至其中一方的輸出端子。配置電阻r丨、^之目的係 在於防止高頻訊號相對於形成交流接地之控制^ + C11 - 1、C11 - 2之直流電位而經由閘極漏出。 第1 0圖顯示該化合物半導體裝置之等效電路圖。在微 波中以特性阻抗5 0Ω (歐姆）為基準，各端子的阻抗係以R i =R 2= R 3= 5 0Ω電阻表示。此外，若將各端子之電位設為 V卜V2、V3,則可以下列方程式表示介入損失（Inserti〇n Loss)與隔離（Isolation)。
Insertion Loss=201og(V2/Vl)[ dB] 該公式為由共通輸入端子I N將訊號傳送至輸出端子〇 u T時 的介入損失，
Isolation=201og(V3/Vl)[ dB] 該公式為共通輸入端子IN與輸出端子OUT2之間的隔離。由 於化合物半導體裝置必須儘可能地減少上述介入損失 (Insertion Loss)，提高隔離（Isolation)，故在以串列 方式插入訊號路徑之FET的設計十分重要。使用GaAsFET作 為該FET的理由在於，由於GaAs的電子移動度較Si (矽） 高，故電阻較小，並可達到低損耗化之目的，由於GaAs為
314010.ptd 第8頁 560079 五、發明說明（3) 半絕緣性基板，因此適用於訊號路徑間之高隔離化。相反 地’相較於S i基板’ GaAs基板價格高出許多，若如p I二極 體可用Si製造出等效品，GaAs基板將在成本競爭上喪失優 勢。 第11圖為目前已被加以實用化的化合物半導體裝置電 路圖。在該電路中，係在進行切換之“^與FET2的輸出端 子01^1與〇11丁2以及接地間連接分流卩£丁（311111^?£1')3、 FET4 ’並將傳送至FET2、FET1的控制端子Ctl-2、Ctl-1的 互補訊號施加於該分流F E T 3、F E T 4之閘極。如此，當F E T1 呈0N (導通）狀態時，分流FET4將呈on狀態，而FET2與分流 FET3則呈OFF (斷開）狀態。 利用該電路，當共通輸入端子IN-輸出端子OUT 1的訊 號路徑導通，而共通輸入端子IN—輸出端子〇UT2的訊號路 徑斷開時，因分流F Ε Τ 4導通之故，而使傳送至輸出端子 0UT2之輸入訊號之洩漏可經由接地之電容器c逃漏至接 地，並提昇隔離。 第1 2圖顯示，積體化該化合物半導體裝置之化合物半 導體晶片的一例。 將在GaAs基板進行切換之FET1與FET2配置於左右中央 部，且將分流FET3與分流FET4配置於左右下角附近，各 F E τ的閘極連接電阻R 1、R 2、R 3、R 4。此外，對應於共通 輸入端子IN、輸出端子〇Un、0UT2、控制端子Ctl-2、 C11 - 1、接地端子g ND之焊墊（pa d )配置於基板的周邊。此 外’分流F E T 3與分流F E T 4的源極相連接，經由用以接地之
314010.pid 第9頁 560079 五、發明說明（4) ~~---- Ϊ容，而連接於接地端子GND。此外，虛線所示之第2 層配線係在各FET的閉極形成時同時形成之間極金屬層 —1鈦/Pt、(鉑）/Au(金，實線所示之第3層配線則為進 打各兀件之連接以及焊墊之形成之焊墊金屬層 ίΐ1厂=Au)。與第1層基板作歐姆接觸之歐姆金屬層 (A u G e (金鍺合金）/ N i (鉾3 / A丨丨以& _^丄、 1錄）/Au)係為形成各FET的源極、閘 極以及各電阻兩端的抽出電極者， 金屬層重疊之故而未加以Γ示 弟10圖中，因與焊墊 圖 f 13圖（A)係顯示第12圖所示之“了丨的部分放大平面 π:以一點鏈線環繞的長方形區域為形成於基 Ϊ ^ ί Ϊ ^ 。由左側開始延伸之4條梳形齒狀的第〔 層烊墊金屬層30為連接於輸出端子〇υη之源極13(或汲 極^於其下方具有形成於第丨層歐姆金屬層1〇之源極 =或ΛΥ。此外，由右側開始延伸之4條梳形齒狀的第Ε 層烊墊金屬層30為連接於共通輸入端子丨^^之汲極15(或源 極），於其下方具有形成於第丨層歐姆金屬層1〇之汲極 16(或源極）。該兩電極以梳形齒相互咬合之形狀配置，而 於兩者之間，形成於第2層之閘極金屬層2〇之閘極丨7則以 梳形齒狀配置於通道區域1 2上。 第13圖（B)顯示該FET的部分剖面圖。基板丨丨中設置n 型通道區域1 2，以及於該通道區域兩側形成源極區域丨8與 沒極區域1 9之η+型高濃度區域，在通道區域丨2中配置閘極 17,並於高濃度區域中配置形成於第i層歐姆金屬層1〇之 源極1 4與沒極1 6。此外如前所述，在其上方配置形成於第
314010.ptd 第10頁 560079 五、發明說明（5) 3層的焊墊金屬層3 0之源極1 3與汲極1 5，以進行各元件的 配線等。 上述之化合物半導體裝置為儘量減少FET1與FET2的介 入損失（I n s e r t i ο n L 〇 s s )，係採用加大閘極幅寬W g、以降 低FET的導通電阻之設計手法。因此隨著閘極幅寬Wg之加 大，FET1與FET2之尺寸亦變大，而使晶片尺寸亦朝加大之 方向進行開發。 此外，該種化合物半導體裝置係採用半絕緣基板之 GaAs基板，並於該基板上設置用以熱壓接形成直接導電路 之配線以及焊線（b ο n d i n g w i r e )之焊塾。不過，因其所使 用之訊號為GHz頻帶之高頻之故，為確保鄰接之配線間的 隔離，必須設有20/z m以上的間隔距離。化合物半導體裝 置所要求之隔離在20dB以上，實驗中為確保隔離在20dB以 上，必須將間隔距離設定在20/z m以上。 其雖欠缺有利的理論基礎，但直至今日為止，基於半 絕緣性G a A s基板即絕緣性基板之觀點，其耐壓度被認為可 無限增加。但經由實際測試得知，其耐壓程度有其一定之 限度。因此在半絕緣性GaAs基板中，藉由耗盡層延伸，並 利用對應高頻訊號之耗盡層距離的變化，當耗盡層抵達鄰 接之電極’即可判斷基板上產生高頻訊號之洩漏。因此， 推論出為確保20dB以上之隔離，必須擁有20// m以上的間 隔距離。 如第1 2圖明確可知，於習知之化合物半導體裝置中， 係將對應共通輪入端子IN、輸出端子out卜0UT2、控制端
314010.ptd 第11頁 560079 五、發明說明（6) 子Ctl-1、Ctl-2、接地端子GND之焊墊配置於基板的周 邊。使之至少與該焊墊間隔2 〇 # m，以形成配線層，如此 將使晶片尺寸更加大型化。 【發明内容】 由於在上述化合物半導體裝置中為儘可能地減少FET1 與FET2的介入損失（inserti〇n i〇ss)，而加大閘極幅寬 Wg，並降低FET之導通電阻之設計手法，將使各FET之尺寸 變大’而且，為達成確保焊墊與配線層之隔離的設計，必 須設定20/z m的間隔距離。 因此’在習知之化合物半導體裝置中，晶片尺寸逐漸 大型化’只要使用成本較矽基板高昂的GaAs基板，化合物 半導體裝置將逐漸地被價廉的矽晶片取代，而導致喪失市 場0 本發明係有鑑於上述之問題而發明者，其特徵為實現 藉由縮短閘極的幅寬以縮小FET的尺寸的同時，縮小焊塾 與配線層或其他圖案之間隔距離以縮小晶片的尺寸之人 物半導體裝置。 σ 亦即’該化合物半導體 板；配置於化合物半導體基 焊線’其特徵為：焊墊直接 板表面配置已活性化之雜質 墊下的耗盡層的擴大。 【實施方式】 裝置係具備：化合物半導體笑 板上之焊墊；固定於焊塾上之 配置於基板上’在焊塾下的& 區域，利用該雜質區域限制^ & Τ關於本發明之化合物半導體裝置的實施形態，以
314010.ptd
560079
560079
如第2圖及弟3圖所不’將於GaA s基板進行切換之jp £ τ 1 與FET2配置於中央部，各FET的閘極連接有電阻r卜r2。 此外，對應共通輸入端子1 N、輸出端子〇 U T 1、〇 u T 2、控制 端子Ct 1-2、Ct 1-1之焊塾配置於基板的周邊。此外，虛線
314010.ptd 第14頁 560079 五、發明說明（9) --- 所示之第2層配線係在各FET之閘極形成時同時形 金屬層（Ti/Pt/Au)20,而實線所示之第3層配線為用以甲進 行各元件之連接以及焊墊之形成之焊墊金屬層 3 0。與第1層基板作歐姆接觸之歐姆金屬層 (入“以“/411)10係形成各1^了之源極、汲極以及各電阻兩 端之抽出電極者’在第2圖及第3圖中，因與焊墊金屬層重 疊之故而未加以圖示。 由第2圖及第3圖可知，構成元件僅為對應於FETi 、FET2、電阻Rl、R2、共通輸入端子in、輸出端子ουτι、 0UT2、控制端子Ctl-2、Ctl-Ι之焊墊，相較於第12圖所示 之習知化合物半導體裝置，其係以最少之構成元件構成。 此外，本發明中，F E T 1 ( F E T 2亦相同）係以閘極幅寬在 7 0 0 // m以下’係以習知技術之尺寸的一半大小形成，因此 FET1亦只需有習知尺寸之一半大小即可。亦即，第2圖及 第3圖所示之FET 1係形成於由一點鏈線所環繞的長方形狀 的通道區域1 2。由下側延伸之3條梳形齒狀的第3層焊墊金 屬層30係連接於輸出端子OUT 1之源極13(或汲極），其下方 具有形成於第1層歐姆金屬層1 0之源極1 4 (或汲極）。此 外，由上側延伸之3條梳形齒狀之第3層焊墊金屬層3 0則為 連接於共通輸入端子I N之沒極1 5 (或源極），其下方則具有 形成於第1層歐姆金屬層1 0之汲極1 6 (或源極）。該兩電極 係配置成梳形齒相互咬合之形狀，而兩電極間形成於第2 層閘極金屬層2 0之閘極1 7則以4條梳形齒狀配置於通道區 域上。此外，由上側延伸之正中央的梳形齒狀汲極1 3 (或
314010.ptd 第15頁 560079 五、發明說明（ίο) 源極）係共用於F E T1與F E T 2，故更加有助於小型化。在 此’閘極幅寬在7 0 0// m以下係指各FET之梳形齒狀閘極1 7 之閘極幅寬的總和分別在7 0 0// m以下。 第4圖顯示FET1與FET2之剖面構造。基板1 1上設有^ 型通道區域1 2以及於該通道區域兩側形成源極區域1 8與沒 極區域1 9之η +型高濃度區域，於通道區域丨2配置形成於第 2層閘極金屬層2 0之閘極1 7，並於高濃度區域中配置形成 於第1層歐姆金屬層1 〇之源極1 4與汲極1 6。此外，如前述 一般，在其上方配置形成於第3層焊墊金屬層3 0之源極1 3 與汲極1 5，以進行各元件之配線等。圖示之f Ε Τ，其製造 方法係藉由使用I線步進器（s tepper )，以獲得微細的圖 案，例如可輕易地於閘極中，實現閘極長度Lg之細線化。 以下’對於是否可在2.4GH z以上的高頻帶中省略分流 F Ε T以確保隔離（I s 0 1 a t i 〇η)之設計進行說明。 第5圖顯示在FET之閘極長度Lg為0· 5// m時，閘極幅寬 Wg -介入損失（I n s e r t i οn L〇 s s)的關係。 在1 GHz的輸入訊號下，閘極幅寬Wg由1 0 0 0# m縮小至
6 0 0// m時，將導致由〇· 35dB變為0. 55dB之〇· 2dB的介入損 失（Insertion Loss)。但是在2.4GHz的輸入訊號下，閘 極幅寬Wg由1 0 0 0// m縮小至6 0 0// m時，將由〇· 60dB變為 0· 65dB而僅產生 〇· 〇5dB的介入損失（Inserti〇n Loss)。 此乃因為在1GHz的輸入訊號下，介入損失（Inserti〇n Loss)受到FET之導通電阻影響甚大，而在2. 4GHz的輸入 说號下’介入損失（I nsert i on Loss)則較不易受到FET
314010.ptd 第16頁 560079 五、發明說明（11) -- 導通電阻的影響之故。 其理由在於，2. 4GHz的輪入訊號相較於“。更易變換 為高頻，且相較於FET之導通電阻所帶來的影響，其所受 到之起因於FET閘極之電容成分的影響更大之故。因此在 2. 4GHz以上的高頻丁，當電容成分較FET之導通電阻更容 易對介入損失（Insertion L〇ss)造成影響時，與其將設 計重點放在導通電阻，不如將重點放在減少電容成分上。 亦即，必須由完全不同於以往的角度來進行設計。 另一方面，第6圖顯示FET之閘極長度。為〇. m時閘 極幅寬W g -隔離（I s ο 1 a t i ο η)的關係。 在1GHz之輸入訊號下，當閘極幅寬化由1〇〇〇# m縮小 至6 0 0// m，可由19. 5dB增加至23· 5dB，而改善4· OdB之隔 離（Isolation)。同樣地，在2· 4GHz之輸入訊號下，當 閘極幅寬Wg由1 0 0 0// m縮小至60 0// m時，則可由14dB增加 至18dB’而改善4.0d B之隔離（I s 〇 1 a t丨〇 n)。亦即，隔離 (Isolation)係隨者產生於閘極的〇F側的ρeτ的寄生電 容變化而獲得改善。 因此’由第5圖可清楚得知在2· 4GHz以上的高頻帶 中，考量介入損失（Insertion Loss)僅產生些微惡化之 情況下’不如優先設計第6圖所示之隔離（Is〇lati〇n)反 而能夠縮小化合物半導體之晶片尺寸。亦即，在2. 4 G Η z的 輸入§fL 5虎下’只要具有700// m以下的閘極幅寬即可確保 1 6 · 5dB以上的隔離（I so 1 at i on)，此外，只要具有6 m以下的閘極幅寬W g即可確保1 8 d B以上的隔離（I s 〇 1 a t丨〇 n
314010.ptd 第17頁 560079 五、發明說明（12) )° 具體而言，在第2圖及第3圖中顯示實際圖案之本發明 之化合物半導體裝置，係設計成閘極長度Lg為0 · 5// m、閘 極幅寬Wg為6 0 0# m的FET1與FET2，以確保介入損失 (Insertion Loss)為 0.65dB、隔離（Isolation)為 18dB。該特性可在使用包含藍芽（Bluetooth)(利用無線 方式相互連接行動電話、筆記型個人電腦（PC )、行動資訊 終端裝置、數位照相機及其他周邊機器，以提昇行動 (mobi le)環境、商業環境之通訊形態）之2. 4GHz頻帶ISM 頻段（Industrial Scientific and Medical frequency b a n d ;科學暨醫學用頻段）之展頻通訊應用領域内做為通 訊開關而加以活用。 接著，利用第2圖、第3圖以及第7圖，說明有關大幅 縮小焊墊與配線層之間的間隔距離。 第7圖顯示本發明之化合物半導體裝置的焊墊與配線 的構造。第7圖（A)顯示接合焊塾部，第7圖（B)則顯示 配線層部的剖面圖。如第2圖所示，共通輸入端子I N、輸 出端子OUT卜0UT2、控制端子ctl-1、Ctl-2的5個焊墊分 別配置於基板的周邊。此外，如第7圖所示，各焊墊之特 徵在於以：在基板1 1上沿著其下全面配置的n +型雜質區域 4 0 (在第2圖中以二點鏈線表示）；大部分配置於基板丄丄 上的閘極金屬層2 0 ;以及重疊於閘極金屬層2 0上之焊墊金 屬層3 0所形成。此外，基板上在配線層4 2下方全面（第7 圖（B))亦配置有雜質區域40。此時，雜質區域40為與
314010.ptd 第18頁 560079 五、發明說明（13) ' -〜 形成源極區域與汲極區域之離子注入工程同時形 區域。因& ’金焊線41在焊墊的焊塾金屬層30上^擴散 接合。在此，雜質區域4〇如前所述，可為具有可=球形 層之雜質濃度的外延層，當GaAs基板的最上層為^彳耗盡 層時，即使不配置離子注入的擴散區域亦可進延 外導電型並不限定為η型。 丁接合’此 藉此，可在焊墊與配線層下的基板丨丨的表面㈣ 區域40。因此，不同於未摻雜雜質之基板 ：： 緣性，但基板電阻值為IX 10Ώ · cm)的表面，因f右+金絕 南的雜質濃度（離子種29si+、濃度為β 5χ 10 ς有車乂 J：干墊、配線層或其他圖案之間隔距離自2 保隔離為20dB的程度。具體而言，可 j到了確 定為4/z m時，方足以確保2〇dB以上:而二隔距離設 界模擬中得知，將間隔距離設定在約切_ f 中可獲得約40dB之隔離。 在A 4GHz 在此，如第3圖所示，雜質區域4〇可僅配置在焊墊及 配線層的周端部。亦即，共通輸入端子丨N的焊墊除了上 邊，沿著其他三邊配置雜質區域40,輪出端子〇υη、〇υτ2 的焊塾除了 GaAs基板的角落部分，沿著四邊配置c字狀的 雜質區域40’控制端子Ctl-1、Ctl-2的焊墊除了與GaA_ 板的角落部分與電阻R卜R2連接的部分，沿著不規則五角 形的四邊配置C字狀的雜質區域40。未配置雜質區域4〇的 部份均為面朝GaAs基板之周端的部分，即使耗盡層擴大，
560079 五、發明說明（14) 其與鄰接的焊墊、配線之間因擁有充分的間隔距離，故該 部份不會產生漏沒的問題。 因此，5個焊墊約佔據半導體晶片的一半，故若採用 本發明之焊墊構造即可將配線層配置於焊墊的附近。具體 而5 ’因配線層下亦配置有雜質區域4 〇，因此相互鄰接之 焊墊電極間、焊墊電極及配線層間、配線層間、以及電 阻、電容等其他圖案間的間隔距離可近接配置至4// m，而 有助於縮小半導體晶片。 結果’本發明之化合物半導體晶片的尺寸可縮小至〇 · 3 7χ 〇 · 3 0 mm的大小。藉由本發明可確實將習知化合物半導 體的晶片尺寸縮小約2 〇 %。 此外’將本發明適用於化合物半導體開關電路裝置時 可達到改善各種電路特性的效果。第1，呈現與高頻輸入 電力對應之開關之反射的電壓駐波比V s W R ( V ο 11 a g e
Standing-Wave Ratio)達到！·ι至 1.2。VSWR表示於高頻 傳送路線中之不連續部分產生之反射波與輸入波之間所發 生之電壓駐波之最大值與最小值的比，在理想狀態下以 ”醫=1表示反射為〇。在擁有分流[£1'之習知化合物半導體 開關電路裝置中為VSWR=1.4之程度，在本發明 改善。其理由在於，本發明之化合物半導ί 開關電路a置於高頻傳送路線中，僅 FET2,且在電路上構造單、穿w p j孭開關用之FET1與 繁9，_ - 構 衷置尺寸極小的FET。 ”、、不與高頻輸入訊號對應之_ 度之線性特性，係實現30dBm以做，成流之失真程 芍PJdB。第8圖顯示輸
314010.pid 第20頁 560079 五、發明說明（15) 入輸出電力的線性特性。輸入輸出電力比係以1較為理 想，但由於有介入損失（I n s er t i οn L〇 s s)，故將減少节 介入損失量之輸出電力。輸入電力變大時將造成輪出電^ 畸變，因此輸出電力相對於輸入電力下降1 d Β之點係以ρ 1 dB表示。在擁有分流FET的化合物半導體開關電路裝置中 PINldB為2 6dBm，但在本發明之未具有分流FET之化合物半 導體開關電路裝置中PINldB為30dBm，約改善4dB以上。其 理由在於：相對於擁有分流FET時會受到斷開（〇FF)的開/關 用與分流用之FET之夾斷（pinch 0ff)電壓的相乘影響，未 具有分流FET之本發明則僅受到斷開之開關用FET之影響。 在此，本發明之實施形態係以化合物半導體開關&路 裝置為例進行說明，但同樣可實施於開關電路裝置以外之 MM I C (例如：放大器、混頻器）、二極體、feT等化合物半 導體裝置。 【發明之效果】 如上述說明’根據本發明可獲得以下種種效果。 第1，於佔據半導體晶片尺寸將近一半之焊墊及配線 層下方或周端部下方設置雜質區域，藉此，可使相鄰之焊 墊、配線層或其他圖案間之間隔距離近接配置至m，因 此’可在狹小空間内達成高頻訊號之結合與耐壓1 0 V之確 保，而具有可大幅縮小空間的優點。 第2 ’在2 · 4GHz以上的高頻帶中，將設計的重點放在 省略分流FET並確保隔離（Is〇lati〇n)上，並利用完全不 同於先前分兩方面考量FET之導通電阻之降低的思維手
314010.ptd 第21頁 560079 五、發明說明（16) 段’將使用於開關之FET1與FET2的閘極的閘極幅寬Wg設計 在7 0 0// m以下。其結果，不但可縮小使用於開關的FE1^、 FET2的尺寸’同時亦可控制介入損失（inserti〇]1 l〇ss)， 並確保隔離（Isolation)。 第3’在本發明之化合物半導體裝置中，因其設計為 可省略分流F E T ’故其構成元件僅為對應f e τ 1、F E T 2、電 阻fH、R2、共通輸入端子IN、輸出端子〇υτ卜〇UT2、控制 端子C11 - 2、C11 - 1之焊墊，相較於習知化合物半導體裝 置，具有可以最少元件構成之優點。 第4，如上所述，藉由最少之構成元件、及縮小焊墊 與配線層的間隔距離，相較於習知化合物半導體裝置，可 將半導體晶片大小縮小2 0 %，並大幅提昇與石夕晶半導體晶 片之間的價格競爭力。此外由於可縮小晶片尺寸，因此相 較於習知的小型封裝體（MCP6尺寸2· lmmx 2. Ommx 0. 9mm )，其可安裝於更小型之封裝體上（SMCP6尺寸1. 6mmx 1· 6mmx 0 . 75mm) o 第5’由於介入相失（Insertion Loss)即使在 2 · 4 G H z以上之高頻下亦不太會增力n，因此在設計上即使省 略分流F Ε Τ亦可獲得隔離（I s ο 1 a t i ο η)。例如，在3 G Η ζ的 輸入訊號下、閘極幅寬為3 0 0 // m時，即使未有分流f Ε Τ亦 可充分確保隔離（I s ο 1 a t i ο η )。 第6，在本發明之化合物半導體裝置中，用以表示與 高頻輸入電力對應之開關之反射的電壓駐波比VSWR (Voltage Standing-Wave Ratio)可達到 1. 1至 1.2，而
314010.pld 第22頁 560079 五、發明說明（17) 得以提供反射較少的開關。 第7，在本發明之化合物半導體裝置中，可將用以表 示對應高頻輸入訊號之輸出訊號之失真程度的線性特性P INldB提昇至30dBm，並大幅改善開關之線性特性。
314010.ptd 第23頁 560079 圖式簡單說明
Ct 1-1 ' Ct 1-2 控制端子 ουπ、ουτ2 輸出端子 IN 共通輸入端子 GND 接地端子 mill 314010.ptd 第25頁

Claims (1)

  1. 和0079":沒；:； 臧#·U案號91121198_年1月\ 〇曰 修正_ 1. 一種化合物半導體裝置，係具備： 化合物半導體基板； 配置於前述化合物半導體基板上之焊墊；以及 固定於前述焊墊上之焊線，其特徵為： 前述焊墊直接配置於前述基板上，在前述焊墊下 的前述基板表面配置活性化雜質區域， 藉由前述雜質區域限制前述焊墊下的耗盡層的擴 大。 2. 如申請專利範圍第1項之化合物半導體裝置，其中，前 述雜質區域為外延層。 3. 如申請專利範圍第1項之化合物半導體裝置，其中，前 述雜質區域係為注入離子之擴散區域。 4. 如申請專利範圍第1項之化合物半導體裝置，其中，前 述雜質區域係以露出於前述焊墊的前述基板抵接部分 之方式配置。 5. 如申請專利範圍第1項之化合物半導體裝置，其中，前 述相鄰之焊墊間的間隔距離，為2 0// m以下，且可短縮 到可確保預定之隔離之程度。 6. —種化合物半導體裝置，係具備： 化合物半導體基板； 配置於前述化合物半導體基板上之焊墊； 固定於前述焊墊上之焊線；以及， 配線層，其特徵為： 前述配線層直接配置於前述基板上，在前述配線
    314010.ptc 第1頁 2003.09.09.026 560079 _案號91121198 年月日 修正_ 六、申請專利範圍 層下的前述基板表面配置活性化雜質區域， 藉由前述雜質區域限制前述配線層下的耗盡層的 擴大。 7. 如申請專利範圍第6項之化合物半導體裝置，其中，前 述雜質區域為外延層。 8. 如申請專利範圍第6項之化合物半導體裝置，其中，前 述雜質區域係為注入離子之擴散區域。 9. 如申請專利範圍第6項之化合物半導體裝置，其中，前 述雜質區域係以露出於前述配線層的前述基板抵接部 分之方式配置。 1 0 .如申請專利範圍第6項之化合物半導體裝置，其中，前 述相鄰之焊墊以及配線層間的間隔距離，為2 0// m以 下，且可短縮到可確保預定之隔離之程度。 1 1.如申請專利範圍第6項之化合物半導體裝置，其中，前 述相鄰之配線層間的間隔距離，為2 0 // m以下，且可短 縮到可確保預定之隔離之程度。 1 2. —種化合物半導體裝置，係在化合物半導體基板上配 置通道層，並於該通道層表面形成設有源極、閘極與 >及極之弟1及第2場效電晶體’將兩場效電晶體之源極 或汲極作為共通輸入端子，將連接於兩場效電晶體之 汲極或源極者作為第1與第2輸出端子，於連接兩場效 電晶體的閘極之控制端子上施加控制訊號，使其中一 側的場效電晶體導通，並與前述共通輸入端子、前述 第1及第2輸出端子之其中一方形成訊號路徑者，其特
    314010.ptc 第2頁 2003.09.09.027 560079 _案號91121198 年q月\〇日 修正_ 六、申請專利範圍 徵為： 直接將形成前述共通輸入端子、前述第1與第2輸 出端子、前述控制端子之焊墊配置於前述基板上，而 在前述焊墊下設置活性化雜質區域，並將與直接配置 於半絕緣性基板上之化合物半導體裝置之其他圖案之 間的間隔距離設定在2 0// m以下。 1 3 .如申請專利範圍第1 2項之化合物半導體裝置，其中， 前述雜質區域為外延層。 1 4 .如申請專利範圍第1 2項之化合物半導體裝置，其中， 前述雜質區域係注入離子之擴散區域。 1 5 .如申請專利範圍第1 2項之化合物半導體裝置，其中， 前述雜質區域係以露出於前述焊墊的前述基板抵接部 分之方式配置。 1 6 .如申請專利範圍第1 2項之化合物半導體裝置，其中， 前述相鄰之前述焊墊以及前述其他的圖案間的間隔距 離，係可短縮至可確保預定隔離之程度。 1 7 .如申請專利範圍第1 2項之化合物半導體裝置，其中， 係使用源極區域與汲極區域的擴散區域作為前述雜質 區域。 1 8 .如申請專利範圍第1 2項之化合物半導體裝置，其中， 前述第1及第2場效電晶體係由：與前述通道層作肖特 基接觸之閘極；以及與前述通道層作歐姆接觸之源極 與汲極所構成。 1 9. 一種化合物半導體裝置，係在化合物半導體基板上配
    314010.ptc 第3頁 2003.09.09.028 560079 六、申請專利範圍 置通道層，並在該 汲極之第I與第2場 或沒極作為共通輸 汲極或源極者作為 效電晶體的閘極之 一側之場效電晶體 述第1及第2輸出端 特徵為： 用以連接形成 輸出端子、前述控 層係直接配置於前 活性化雜質區域， 之化合物半導體裝 案號 91121198 修正 通道層表面形成設有源極、閘極與 效電晶體’將兩場效電晶體的源極 入端子，將連接於兩場效電晶體之 第1及第2輸出端子，並於連接兩場 控制端子上施加控制訊號，使其中 導通，並與前述共通輸入端子、前 子之其中一方形成訊號路徑者，其 前述共通輸入端子、前述第1與第2 制端子之焊墊與場效電晶體之配線 述基板上’而在前述配線層下配置 並將與直接配置於半絕緣性基板上 置之其他圖案之間的間隔距離設定 在2 0// m以下。 2 0 .如申請專利範圍第1 9項之化合物半導體裝置，其中， 前述雜質區域為外延層。 2 1 .如申請專利範圍第1 9項之化合物半導體裝置，其中， 前述雜質區域係注入離子之擴散區域。 2 2 .如申請專利範圍第1 9項之化合物半導體裝置，其中， 前述雜質區域係以露出於前述配線層之前述基板抵接 部分之方式配置。 2 3 .如申請專利範圍第1 9項之化合物半導體裝置，其中， 前述相鄰之配線層以及前述其他圖案間的間隔距離， 可短縮至可確保預定隔離的程度。
    314010.ptc 第4頁 2003. 09.09.029 560079 案號91121198 ，年1月丨0日 修正
TW091121198A 2001-10-04 2002-09-17 Compound semiconductor device TW560079B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001308536A JP4121263B2 (ja) 2000-10-10 2001-10-04 化合物半導体装置

Publications (1)

Publication Number Publication Date
TW560079B true TW560079B (en) 2003-11-01

Family

ID=19127831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091121198A TW560079B (en) 2001-10-04 2002-09-17 Compound semiconductor device

Country Status (2)

Country Link
CN (1) CN100487895C (zh)
TW (1) TW560079B (zh)

Also Published As

Publication number Publication date
CN1412857A (zh) 2003-04-23
CN100487895C (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
US6992528B2 (en) Semiconductor device
JP3831575B2 (ja) 化合物半導体スイッチ回路装置
US6580107B2 (en) Compound semiconductor device with depletion layer stop region
TW560013B (en) Chemical semiconductor switch circuit device
US6891267B2 (en) Semiconductor switching circuit device
JP2006094557A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
KR100644980B1 (ko) 화합물 반도체 스위치 회로 장치
TW557582B (en) Compound semiconductor switch circuit device
TW560079B (en) Compound semiconductor device
TW536730B (en) Chemical compound semiconductor switching circuit device
JP4121263B2 (ja) 化合物半導体装置
JP3954799B2 (ja) 化合物半導体スイッチ回路装置
JP2002118123A (ja) 化合物半導体スイッチ回路装置
JPH10321762A (ja) 半導体装置
JP2005039320A (ja) 半導体素子及び高周波電力増幅装置
JP3702190B2 (ja) 化合物半導体スイッチ回路装置
TW495989B (en) Chemical compound semiconductor switch circuit device
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
EP1198006A2 (en) Compound semiconductor device and method for manufacturing
JP2002231897A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees