TW527772B - Switching circuit device - Google Patents

Description

527772 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) [發明所屬技術領域] 本發明係有關一種用於高頻開關（high frequency switching)用途之化合物半導體開關電路裝置，尤指其結構 係單一個控制端子之化合物半導體開關電路裝置。 [習知之技術] 行動電話等移動體用通訊機器中，使用GHz頻帶微波 的情況很多，於天線的開關電路或收發訊的開關電路等， 為了切換這些高頻訊號，多使用開關元件。（例如日本特開 平9-181642號）該元件，因須處理高頻而使用砰化鎵 (GaAs )場效電晶體（以下稱為FET ( Field Effect Transistor ))甚多，伴隨而來的開關電路自行積體化之單 石微波積體電路（Monolithic Micro Integrated Circuit ; MMIC)的開發正進展中。 第10圖（A)係表示碎化鎵金屬半導體場效電晶體 (GaAs MESFET » GaAs Metal Semiconductor Field Effect Transistor )之剖視圖。無摻雜（Non dope)之砷化鎵基 板1之表面部分形成摻有N型雜質之N型通道領域2，於 通道領域2表面配置有蕭特基（Schottky )接觸的閘極3， 閘極3之兩側係於砷化鎵表面配置有歐姆（ohmic)接觸 的源極•汲極4、5者。該電晶體係藉由閘極3的電位，於 正下方的通道領域2中形成空乏層，且控制源極4與汲極 5之間的通道電流者。 第10圖（B)係表示使用稱為_化鎵FET之單刀雙投 (Single Pole Double Throw ; SPDT )化合物半導體開關電 (請先閱讀背面之注意事項再填寫本頁) f—— 訂---------線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 313291R01 527772 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 路裝置之原理的電路圖。 第1及第2FET1、FET2的源極（或汲極），連接於共 通輸入端子IN，各FET卜FET2的閘極中介電阻旧、&2， 連接於第1與第2的控制端子ctM、Ctl-2，然後各FET 的汲極（或源極），連於第i與第2的輸出端子〇UT1、 0UT2。施加於第1與第2的控制端子CtM、Ctl — 2之訊號 係互補訊號，使施加有Η準位訊號的FET導通，將施加於 輸入端子IN的訊號傳輸到任一方的輸出端子。電阻ri、 R2，係以防止成為交流接地的控制端子cuq、之直 流電位’經由閘極漏出高頻訊號為目的而配置。 第11圖係說明第10圖所示之積體化的化合物半導體 開關電路裝置之化合物半導體晶片的1例。 將砷化鎵基板上執行開關的FET1及FET2配置於中央 部，且電阻R1、R2則連接於各FET的閘極。再將對應共 通輸入端子IN、輸出端子OUn、〇UT2、控制端子ctM、 CU-2的銲塾（Pad)㈣基板的周邊。另外，以虛線表示 的第2層的佈線，係於各㈣的極間形成時，同時形成的 間極金屬層（鈦/銘/金；Ti/Pt/Au) 2〇，以實線表示的第 3層佈線係各元件的連接及形成銲墊的銲墊金屬層（鈦/鉑 /金）30。於第1層基板於歐姆接觸之歐姆金屬層（錯化金 /鎳/金；AuGe/Ni/Au) 10係形成各順的源極、閑極以及 各電阻兩端的引出電極者，第2圖中，因與鲜塾金屬層重 疊而未以圖表示。 -gj2圖（A)係|^第1〇圖所示的FEn 本紙張尺度適用中國國家標準（CNS)A4規格⑵〇x 297公---- 3刀彌 313291R01 --------------------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 2 527772 A7

平面圖1¾圖中，以一點鍵線包圍的長方形狀的領域，係 形成於基板11的通道領域12。從左側伸展的梳齒狀的第3 (請先閱讀背面之注意事項再填寫本頁) 層之銲墊金屬層30係連接於輸出端子〇UT1的源極13(或 汲極），於其下的第i層歐姆金屬層1〇形成有源極14 (或 汲極）。並且從右側伸展的梳齒狀的第3層之銲墊金屬層 3〇係連接於共通輸入端子IN的汲極15 (或源極），於其 下的第1層歐姆金屬層10形成有汲極16(或源極）。該兩 電極係以梳齒嚙合形狀配置，於兩電極間在第2層的閘極 金屬層20所形成的閘極17以梳齒狀配置於通道領域 上。 第12圖（B)係該FET的部分剖視圖。基板u設有 形成η型通道領域12與其兩側的源極領域is與汲極領域 的η+型尚濃度領域，通道領域12中設有閘極，高濃 度領域中設有於第1層的歐姆金屬層所形成的汲極14 以及源極16。更於其上、如前所述，設有於第3層的銲墊 金屬層3 0所形成的没極13以及源極1 5，佈設有各元件的 配線等。 經濟部智慧財產局員工消費合作社印製 [發明所欲解決之問題] 上述之化合物半導體開關電路裝置中，因各FET1、 FET2的閘極係經由電阻R1、R2與第1以及第2的控制端 子Ctl-1、Ctl-2連接，必須將2個控制信號即互補信號施 加於第1以及第2的控制端子Ctl-1、Ctl-2 。因此組裝有 化合物半導體開關電路裝置之積體電路中，成為必須要有 二個以及第2的控制端子Ctl-1、Ctl_2之外部導線， 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 3 313291R01 527772

五、發明說明（J 即造成阻礙積體電路小型封裝 有一藉古、土攸广 馬避免此缺失， 構造卻=器電路内建而實現單1個控制端子化的 力《及封Γ 器電路之多餘的fet，而有消耗電 封裝尺寸增加的間題。 因各則、贿2使用砰化鎵金屬半導體場效

I 日日體（GaAs MESFET)，開關動 閘極且批顧璉$从★ 忭猎由將電壓施加於 金屬丰：層之開關而進行。通常，因砰化鎵 塵^導體場效電晶體係耗盡型（___，需要負電 f作為控制電M。因此，上述化合物半導體_電路裝置 生雷^使其以負電壓動作，㈣生有需要另外的負電壓產 生電路之問題。 [解決問題之方案] 本發明係鑑於上述種種缺失而開發者，而提供一種開 ^電路裝置’不使用反相器電路而實現單i個控制端子化 經濟部智慧財產局員工消費合作社印製 亦即，本發明之第i項特徵’係具備有：】個共通輸 入端子、第1及第2輸出端子，# 1#制端子、與前述共 =輸入端子及前述第1輸出端子連接的第1開關元件、與 前述共通輸入端子及前述第2輸出端子連接的第2開關元 件、提供前述第1輸出端子或前述共通輸入端子預定偏壓 的偏壓機構、與前述1個控制端子與前述第2開關元件連 接的連接機構、與前述共通輸入端子連接的分離機構、及 與前述第2開關元件連接的接地機構；並且從前述單〗控 制端子將控制信號施加於前述第1FET，以解決缺失者 本紙張尺錢时關家鮮（CNS)A4雜⑵G X 297公爱） -------- 4 313291R01 527772 A7 …________ B7__—— 五、發明說明（5 ) 並且，前述偏壓機構之特徵，係經常施加一定電壓於 前述第1輸出端子或前述共通輸入端子。 (請先閱讀背面之注意事項再填寫本頁) 而且，前述偏壓機構之特徵，係經常供應一定的直流 正電壓。 再者，前述分離機構之特徵，係以電容形成。 本發明之第2項特徵，係具備有：第1以及第2FET 之通道層表面設有源極、閘極、以及沒極，及連接前述兩 FET的源極或汲極的共通輸入端子，及連接前述兩feT的 没極或源極之第1及第2輸出端子，及連接前述第iFET 的閘極之控制端子，及供應前述第1FET的前述第1的輸 出端子或前述共通輸入端子預定的偏壓之偏壓，及連接前 述控制端子與前述第2FET的汲極或源極之連接機構，及 使前述第2FET的閘極接地的接地機構，及使前述共通輸 入端子與前述第2FET的源極或汲極間直流分離之分離機 構，並藉由施加控制信號於前述控制端子以解決缺失者。 並且’則述偏壓機構之特徵，係經常施加一定電壓於 前述第1輸出端子或前述共通輸入端子。 經濟部智慧財產局員工消費合作社印製 而且’前述偏壓機構之特徵，係經常供應一定的正直 流電壓。 再者，前述分離機構之特徵，係以電容形成。 另外’前述第1以及第2FET之特徵，係由：於前述 通道層蕭特基接觸的閘極，及於前述通道層歐姆接觸的極 與汲極所形成。

__^且’前述第1以及第2FET之特徵，係以MESFET 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐）'' - 5 313291R01 527772 A7

五、發明說明（6 ) 經濟部智慧財產局員工消費合作社印製 所形成者。 還有，前述第1以及第2FET之特徵，係於同一半導 體基板上積體化而形成，並且外附於前述偏壓機構及分離 機構而形成者。 再者，前述第1以及第2FET之特徵，係於同一半導 體基板上積體化，並且前述偏壓機構及分離機構中至少有 一方也積體化於同一半導體基板。 [發明之實施形態] 以下參照第1圖到第9圖說明本發明的實施形態。 第1圖係說明本發明的化合物半導體開關電路裝置之 電路圖。本裝置之結構具有··第1 FETi以及第2FET2之 通道層表面设有源極、閘極、與沒極；連接前述兩FET的 源極或沒極的共通輪入端子；連接兩FET1、2的源極（或 没極）之共通輸入端子IN;連接兩FET1、2的汲極（或 源極）之第1輸出端子OUT1及第2輪出端子〇UT2 ;僅 施加控制信號於第1FET1的閘極之控制端子ctl-Ι ;供應 第1FET1之第1輸出端子out 1或共通輸入端子in預定 的偏壓之偏壓機構；連接控制端子及第2FET2的源極（或 汲極）之連接機構；使第2FET的閘極接地的接地機構； 使共通輸入端子IN與第2 FET2的源極（或汲極）間直流 分離之分離機構。 第1FET1以及第2FET2，係以GaAs MESFET ;耗盡 型FET所構成，積體化於砷化鎵基板上（參考第6圖）。 另外，因第1FET1以及第2FET2與第9圖（A)(B)所示 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 6 313291R01 (請先閱讀背面之注意事項再填寫本頁) t 訂---------線· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 7 527772 五、發明說明（7 構造相同，故省略說明。 偏壓機構係本發明的特徵之一，其以正的、一定的直 流電壓，例如經常施加3V中介電阻r於第丨輸出端子 OUT1之機構。 接地機構亦同樣是本發明的特徵之一，第2FET2的閘 極藉由電阻R而成為接地之機構，第2FET2的閘極經常固 定於接地電位。 連接機構亦同樣是本發明的特徵之一，控制端子cti_ 1與第2FET的源極或汲極以電阻R連接的機構。 分離機構亦同樣是本發明的特徵之一，共通輸入端子 IN與第2FET2的源極（或汲極）間以直流分離之電容c 形成。此電容c係具有使第1FET1以及第2FET2以直流 分離的作用。 控制端子Ctrl_l亦同樣是本發明的特徵之一，以單1 個端子形成。 各FET1、2的閘極、連接機構以及偏壓機構中各自與 電阻連接，對成為交流接地之控制端子di的直流電位 中介間極’以防止高頻信號漏出為目的而配置。 接著參考第2圖及第3圖以說明本發明的化合物半 導體開關電路裝置之動作原理。 spDT開關的情況，為使控制端子作成1個，施加於 控制端子之控制電壓為0V時，任一個FET為導通狀態， 另一方的FET則成為不導通（〇ff)狀態，控制電壓為正電壓 時變為相反的狀態為佳〇 本尺度適用中咖準（CNS)A4規格—χ 29 313291R01 (請先閱讀背面之注意事項再填寫本頁) ---------t---------^. 527772 經濟部智慧財產局員工消費合作社印製 8 A7 五、發明說明（8 第2圖係反應第2FET2的電路部分。因FET係經由電 阻R以接地機構接地，閘極電壓固定於〇v。該fet成為 導通狀態的偏壓條件，係閘極没極間與閘極源極間之各個 電位差相等的狀態。亦即’ Vg=vd=Vs的狀態，因閘極電 壓vg即是ov，Vg=Vd=Vs=〇v時’ FET成為導通狀態。 相反地’以閘極電Μ為GV，FET成為不導通狀態的偏 壓條件，只對閘極汲極間與閘極源極間提供使fet不導通 之電位差即可。該電路中，因控制端子與FET2的源極或 汲極以連接機構（電阻R)連接，施加〇v於控制端子， FET即成為不導通狀態，若施加正電壓（例如，FET 則變為不導通狀態。 第3圖係對應第1FET1的電路部分。以閘極電壓為 〇V，FET成為不導通（0ff)狀態的偏壓條件，只對閘極汲極 間與閘極源極間提供使FET成為不導通之電位差即可。因 此，對源極或汲極連接經常施加偏壓之電路（偏壓機構） 即可。 相反地，將與偏壓電壓相等的電位從控制端子施加於 閘極，FET則成為導通狀態。因此，該電路中控制端子為 0V時，FET成為不導通狀態；為3v時，fet則成為導通 狀態。 將該第2圖與第3圖的電路組合後，於第1圖所示係 本發明之化合物半導體開關電路裝置。以電容C將第 1FET1與第2FET2之直流分離以防止相互偏壓條件之干 ,擾’並且若將第2圖所示之控制端子以連接機構連接於控 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 313291R01 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 527772 A7 _____21____ 五、發明說明（9 ) 制端子C11 _ 1則佳。 (請先閱讀背面之注意事項再填寫本頁) 第1圖的電路特徵，係一方的FET( FET2)的閘極中 介電阻R以接地之點；閘極與接地之FET ( FET2 )之偏壓 與另一方的FET(FET1)的控制端子CtM成為共通之點； FET ( FET1 )之偏磨經常提供一定電壓之點；以及 (FET1)經常提供一定電壓E之點；以及以電容^將ρΕτ (FET1)與第2FET (FET2)直流分離之點。 接著參照第4圖與第5圖說明其動作結果。 第4圖，係表示控制端子ctld的控制電壓Vctl為0V 時，亦即第1FET1為導通狀態時之共通輸入端子IN_輪出 端子0UT1以及共通輸入端子iN—輸出端子〇UT2間的插 入損失（Insertion Loss)以及隔離（Is〇lati〇n)特性。插 入損失（Insertion Loss)至 2.2GHz 為佳，隔離（Isolati〇n) 也相同。 經濟部智慧財產局員工消費合作社印製 第5圖係控制端子CtM的控制電壓vctl為3 V時， 亦即第2FET2為導通狀態時的共通輸入端子jn — 輸出端子 0UT2與共通輸入端子in -輸出端子ουτί間的插入損失 (Insertion Loss)以及隔離（is〇iatj〇n)特性。插入損失 (Insertion Loss)至 2.8GHz 為佳，隔離（Isolation)也相 同。 第6圖係表示第1圖所示將本發明之化合物半導體開 關電路裝置積體化之化合物半導體晶片之1例。 將砷化鎵基板上進行開關的FET1及FET2配置於左 右，並且將上側之電容端子C，共通輸入端子in以及單】 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公爱)" ----- 9 313291R01 527772 經濟部智慧財產局員工消費合作社印製 1紙張ϋ適用中國國家標準(CNS)A4規格（210 X 297公釐 10 A7 五、發明說明（10 , 個的控制端子CTL、下侧之輸出端子OUT2、接地端子GND 以及對應於輸出端子0UT2之銲墊設於基板周邊。尚且， 以虚線表示之第2層的配線係各F Ε τ的閘極形成時同時形 成的閘極金屬層（鈦/鉑/金）2〇，以實線表示第3層的配 線係各7G件的連接及形成銲墊的銲墊金屬層（鈦/鉑/金） 30。於第1層基板歐姆（〇hmic)接觸的歐姆金屬層（鍺 化金/鎳/金）1〇係形成各FET的源極、閘極以及各電阻 兩端的引出電極者。 尚且，電容C在此係以外附於電容端子c與共通輸入 端子IN間之方式連接，偏壓機構與電阻R則外附於輸出 端子OUT 1及接地端子GND間。 於此，第7圖係本發明之開關電路裝置之應用例。虛 線之内部係積體化於基板之部分，第7圖（A)係第i圖 所示之電路。亦即’將第7圖（A)所示電路圖中連接於 共通輸入端子IN的電容以及連接於輸出端子〇UT1之電阻 作成為外附，將電容積體化於基板（第7圖（Β))，電阻 積體化（第7圖（C))或電容、電阻也積體化（第7圖（D)) 亦可。 另外於第8圖係將偏壓機構連接於共通輸入端子的電 路之1例。本發明中’將偏壓機構連接於共通輸入端子亦 隹。此類係與第7圖相同’連接於共通輸入端子in之電 容以及連接於共通輸入端子的電阻，未積體化於晶片中， 而以外附方式（第8圖（A))亦可，並且將電容積體化於 基板（第8圖（B))，電阻積體化（第8圖（C))或電容、 313291R01 --------------------訂---------^ IAWI (請先閱讀背面之注意事項再填寫本頁) 527772 A7 i、發明說明（11 電阻也積體化（第8圖（D))亦可。 (請先閱讀背面之注意事項再填寫本頁) 於上述電路圖中，連接控制端子CtM與第2FET的連 接機構（電阻），係表示於連接FET2的輸出端子〇uT2(學 如為源極）之圖上，如第9圖，將連接機構連接於FET2 與分離機構（電容C)之間（譬如為汲極）亦佳。再者， 第9圖中將偏壓機構連接於共通輸入端子亦佳。 [發明之功效] 如以上所詳述，依據本發明可獲得以下數項功效： 第1，不使用反相器電路，可實現以單丨個控制端子， 使用稱為砷化鎵FET之單刀雙投SPDT( Single p〇le D〇uMe

Throw)之化合物半導體開關電路裝置。因此既不必準備 控制反相器電路端子數量，且電路配置精簡化，印刷基板 的封裝面積亦可小型化，亦能達到減低消耗電力的目的。 第2,本發明的化合物半導體開關電路裝置中，控制 信號以3V/0V之單一正電源進行開關之切換，使用砷化鎵 FET時亦可省卻必要之負電壓產生電路，因正電源也可以 單1種類動作，使封裝面積亦可縮小。 經濟部智慧財產局員工消費合作社印製 第3,本發明中因接地端子GND與電容端子c增加， 而控制端子則減少1個，結果化合物半導體開關電路裝置 之開關尺寸可與現行約略相等，藉由單一個的控制端子， 賦予邁向整組封裝之操作極大之簡易性。 第4，可確保插入損失（Insert〇n L〇ss )以及隔離 (Isolation )特性與現行的製品相等。

11 313291R01 527772 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 制 五 、發明說明（12 第1圖為用以說明本發明之電路圖 第2圖為用以說明本發明之電路圖 第3圖為用以說明本發明之電路圖 第4圖為用以說明本發明之特性圖 第5圖為用以說明本發明之特性圖 弟6圖為用以說明本發明之平面圖 第7圖為用以說明本發明之電路圖 第8圖為用以說明本發明之電路圖 第9圖為用以說明本發明之電路圖 第10圖為用以說明習知例之（A) 圖 圖 剖視圖、（B )電ίί 第11圖為用以說明習知例之平面圖。 第12圖為用以說明習知例之（Α)平面圖、(Β)剖 [元件符號說明] 10 歐姆金屬層 η型通道領域 閘極 汲極領域 銲墊金屬層 CtrM控制端子 IN 共通輸入端子 R 電阻 12 17 19 30

11 13 18 20 C 基板 14 ' 15、16汲極或源? 源極領域 閘極金屬層（鈦/鉑/金 電容 GND 接地端子 OUT1輪出端子 12 313291R01 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 527772 A8 B8 C8 D8 六、申請專利較圍 1· 一種開關電路裝置，复特料太 ，、特徵在具備：一個共通輸入端 子、第1與第2輸出端子、一個押制總+叙此 端 1固授制编子、與前述丘通 輸入端子及前述第1輸出端子連接的第！開關元件、、斑 前述共通輸人端子及前述第2輸出端子連㈣第2„ 元件、供給前㈣1輪出端子或前述共通輸人端子預定 偏壓的偏壓機構、與前述—個控制端子及前述第2開關 元件連接的連接機構、與前述共通端子連接的分離機 構，與前述第2開關元件連接的接地機構；並且從前述 一個控制端子施加控制信號到前述第1]ρΕτ。 2·如申請專利範圍第1項之開關電路裝置，其中，前述偏 壓機構經常施加-定電壓於前述第丨％出端子或前述 共通輸入端子。 3·如申請專利範圍第2項之開關電路裝置，其中，前述偏 壓機構經常供給一定的直流正電壓。 ^ 4·如申請專利範圍第1項之開關電路裝置，其中前述分離 機構係由電容所形成。 一種化合物半導體開關電路裝置’其特徵在具備：第！ 及第2FET，該第！及第2FET的通道層表面設置有源 極、閘極及汲極；連接於前述兩FET的源極或汲極的 共通輸入端子、連接於前述兩FET的汲極或源極的第^ 及第2輸出端子、連接於前述第！ FET的閘極之控制端 子、提供前述第1FET之前述第1輸出端子或前述共通 輸入端子預定偏壓的偏壓機構、與前述控制端子及前述 • 第2FET的沒極或源極連接的連接機構、使前述第2fet 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 313291R〇r (請先閱讀背面之注意事項寫本頁) 訂----- --線· 527772 C8 ---—-__^ ~、申請專利範圍 ^ 、 之閘極接地的接地機構、前述共通輸入端子與前逑 2FET的源極或汲極間直流的分離之分離機構’並且 加控制信號於前述控制端子。 施 i lrrl.---^-----裝—— (請先閱讀背面之注意事項Hi寫本頁) 6·如申請專利範圍第5項之化合物半導體開關電路裝置， 其中，前述偏壓機構係經常施加一定電壓於前述第1輪 出端子或前述共通輸入端子。 7·如申請專利範圍第5項之化合物半導體開關電路裝置， 其中，前述偏壓機構係經常供給一定的直流正電壓。 8·如申請專利範圍第5項之化合物半導體開關電路裝置， 其中’前述分離機構係由電容所形成。 9·如申請專利範圍第5項之化合物半導體開關電路裝置， 其中，前述第1及第2FET係由於前述通道層蕭特基接 觸的閘極，及於前述通道層歐姆接觸的源極及汲極所組 成。 線」 10·如申請專利範圍第5項之化合物半導體開關電路裝 置，其中，前述第1及第2FET係由MESFET所形成。 經濟部智慧財產局員工消費合作社印製 11·如申請專利範圍第5項之化合物半導體開關電路裝 置，其中，前述第1及第2FET係由積體化於同一半導 體基板而形成，前述偏壓機構及分離機構以外附的方式 而形成。 12·如申請專利範圍第5項之化合物半導體開關電路裝 置，其中前述第1及第2FET係由積體化於同一半導體 基板，並且前述偏壓機構及分離機構中至少有一方積體 化於前述同一半導體基板。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 14 313291R01