JP2007027563A - 高周波スイッチ回路を有する高周波装置 - Google Patents

高周波スイッチ回路を有する高周波装置 Download PDF

Info

Publication number
JP2007027563A
JP2007027563A JP2005210169A JP2005210169A JP2007027563A JP 2007027563 A JP2007027563 A JP 2007027563A JP 2005210169 A JP2005210169 A JP 2005210169A JP 2005210169 A JP2005210169 A JP 2005210169A JP 2007027563 A JP2007027563 A JP 2007027563A
Authority
JP
Japan
Prior art keywords
switch circuit
electrode
semiconductor substrate
compound semiconductor
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005210169A
Other languages
English (en)
Other versions
JP2007027563A5 (ja
JP4810904B2 (ja
Inventor
Kazumasa Kohama
一正 小浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005210169A priority Critical patent/JP4810904B2/ja
Priority to US11/458,521 priority patent/US8598629B2/en
Priority to CN2006101061811A priority patent/CN1901196B/zh
Publication of JP2007027563A publication Critical patent/JP2007027563A/ja
Publication of JP2007027563A5 publication Critical patent/JP2007027563A5/ja
Application granted granted Critical
Publication of JP4810904B2 publication Critical patent/JP4810904B2/ja
Priority to US14/029,996 priority patent/US9105564B2/en
Priority to US14/755,613 priority patent/US9406696B2/en
Priority to US15/193,893 priority patent/US9824986B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】 化合物半導体による高周波スイッチ回路において、高周波スイッチ回路を有する高周波装置の低歪み化を図る。
【解決手段】 スイッチ回路１１を構成する電界効果トランジスタＦＥＴが形成される化合物半導体基板１が絶縁部２を介して配置され、基板１１に所要の正電位の電圧を印加することによって、歪みの低減を図ることができた。
【選択図】 図１

Description

本発明は、例えばセルラー方式の電話に適用される高周波スイッチ回路を有する高周波装置に関する。
例えばセルラー方式の電話においては、８００ＭＨｚ〜２．３ＧＨｚの帯域の高周波信号を用いて通信を行っている。このように取り扱う周波数が比較的高い場合、送信電力を増幅するパワーアンプ（ＰＡ）や、受信信号を増幅するいわゆるローノイズアンプ（ＬＮＡ）、信号を切り替えるスイッチ回路は、高周波特性を重視して、一般的なＩＶ族半導体の例えばＳｉ半導体を用いるにかえて、電子移動度の高いＧａＡｓなどの化合物半導体が多く用いられるようになってきている。
このようなＧａＡｓなどの化合物半導体を用いた高周波集積回路装置は、一般に、低電圧駆動においてすぐれた高周波特性を有するものではあるが、さらに、いわゆる第３世代携帯電話（３Ｇ）対応の同時送受信のスイッチ回路にあっては、ますます低電圧化、高性能化の要求が高まっている昨今の状況下における高周波特性向上、特に低歪化の要求が、更にきびしくなっている。
例えばセルラー方式の電話におけるアンテナ切り替えなどのスイッチ回路としては、上述した理由から、ＧａＡｓ化合物半導体による電界効果トランジスタＦＥＴを用いたスイッチＭＭＩＣ（Monolithic Microwave Integrated Circuit）が多く用いられている。このアンテナスイッチ回路においては、低電圧駆動、例えば２．６Ｖ駆動で、低損失、低歪みなどの特性上の要求が厳しい。
スイッチＩＣとしては種々の提案がなされている（例えば非特許文献１参照）。
図１２は、例えばＧａＡｓ化合物半導体による接合ゲート型電界効果トランジスタ（Ｊ―ＦＥＴ）を用いた最も基本的なスイッチ回路の構成図である。この場合、共通のＧａＡｓ基板にそれぞれＪ−ＦＥＴによる第１および第２のＦＥＴ１およびＦＥＴ２を有し、これらが、これら第１および第２のＦＥＴ１およびＦＥＴ２のソースおよびドレイン間電流通路が従属的に接続され、第１のＦＥＴ１の電流通路の両端が第１および第２の入出力端子Ｉ／Ｏ１およびＩ／Ｏ２にコンデンサＣ１およびＣ２を介して接続され、第２のＦＥＴ２の電流通路の他端がコンデンサＣ３を介して接地端子ＧＮＤに接続されることによって、直流的に外部と遮断されている。
第１及び第２のＦＥＴ１およびＦＥＴ２のゲートは、それぞれ抵抗Ｒ１およびＲ２を介して、制御信号導入端子ＣＴＬ1およびＣＴＬ２に接続され、第１および第２のＦＥＴ１およびＦＥＴ２のソース・ドレイン間電流通路の接続中点が、抵抗Ｒ３を介して直流バイアス端子Ｂｉａｓに接続される。
このスイッチ回路１１において、ロジック回路から、例えば２Ｖのバイアス電圧が抵抗Ｒ３を介してスイッチ回路に印加される。このスイッチ回路をオンとするときは、例えば端子ＣＴＬ１から高い電圧例えば３Ｖを印加すると第１のＦＥＴ１のゲートバイアス（対ドレイン、ソース）は１Ｖとなり、ＦＥＴ１はオンとなる。一方、例えば端子ＣＴＬ２から低い電圧例えば０Ｖを印加するとて第２のＦＥＴ２のゲートバイアス（対ドレイン、ソース）は−２Ｖとなり、ＦＥＴ２はオフとなり、端子Ｉ／Ｏ１およびＩ／Ｏ２間がオン、すなわちスイッチ回路がオンとなる。
そして、逆に、例えば端子ＣＴＬ１を低電圧の例えば０Ｖとすると、第１のＦＥＴ１のゲートバイアス（対ドレイン、ソース）は−２Ｖとなり、ＦＥＴ１はオフとなる。一方、例えば端子ＣＴＬ２に高い電圧例えば３Ｖを印加すると、第２のＦＥＴ２のゲートバイアス（対ドレイン、ソース）は１Ｖとなり、ＦＥＴ２はオンなり、その結果、端子Ｉ／Ｏ１およびＩ／Ｏ２間がオープンとなり、高周波的に信号経路がショートされることにより、さらなるアイソレーションが確保される。
図１３は、上述したスイッチ回路を有する一般的なスイッチＭＭＩＣによる高周波装置の実装状態の概略断面図である。
この場合、導電性ダイパッド１０１上にスイッチＭＭＩＣ１０２がマウントされ、このＭＭＩＣ１０２の所要電極が、第１および第２の高周波入力または出力がなされる高周波入出力端子Ｉ／Ｏ１およびＩ／Ｏ２に、例えばリードワイヤ１０４によって接続され、そして、このスイッチＭＭＩＣ１０２、導電性ダイパッド１０１、高周波入出力端子Ｉ／Ｏ１およびＩ／Ｏ２を樹脂モールド１０５により覆われたパッケージＩＣを構成している。またこのパッケージICは配線基板１００上に配置され、導電性ダイパッド１０１、および入出力端子Ｉ／Ｏ１およびＩ／Ｏ２は、電気的に、配線基板１００上に接続されている。
ダイパッド１０１は、金属層によって構成された導電体であり、接地（ＧＮＤ）されている。
図１４は、スイッチＭＭＩＣ１０２を構成する例えばＧａＡｓによる接合ゲート型電界効果トランジスタＪ−ＦＥＴの要部の概略断面図で、この場合ＧａＡｓバルクによるＧａＡｓ基板１０６上にチャネル形成領域１０７を構成する低不純物濃度の半導体層が形成され、この半導体層のチャネル形成領域を挟んで例えばｎ型の高不純物濃度のソース領域１０８Ｄおよびドレイン領域１０Ｓが形成される。Ｄ，ＳおよびＧはそれぞれドレイン、ソースおよびゲート領域上にオーミックに被着形成されたドレイン、ソースおよびゲート電極である。
このように、チャネル形成領域１０７の直下、すなわちゲート領域１０９とは反対側においては、半絶縁性のＧａＡｓ基板１０６が存在されることによって信号の漏洩を極力抑制する工夫がなされている。
IEEE GaAs IC Symposium 1995 pp132-135H Uda,"A Very High Isolation GaAs SPDT Switch IC Seald in an Ultra-compact Plastic Package"
上述したように、携帯電話に代表されるコンシューマ用途等において、ＧａＡｓ系化合物半導体による高周波ＭＭＩＣが使用されることが多くなり、生産性も含めて、優れた高周波性能を有するＧａＡｓ高周波ＩＣの実現が望まれている。
ところが、この化合物半導体による高周波スイッチ回路において、上述した昨今要求される厳しい低歪化を安定して充分に達成することができない。
本発明は、このような不都合を回避した高周波スイッチ回路を有する高周波装置を提供するものである。
本発明は、このような不都合を回避したスイッチ回路を有する高周波装置を提供するものである。
本発明によるスイッチ回路を有する高周波装置は、化合物半導体基板と、第１の高周波入出力端子と、第２の高周波入出力端子と、制御信号導入端子と、電源端子と、接地端子とを有し、前記化合物半導体基板の活性領域の前記化合物半導体基板の一主面側に電界効果トランジスタが形成され、該電界効果トランジスタを含むスイッチ回路が構成され、前記化合物半導体基板の他の主面側に絶縁部が配置され、前記化合物半導体基板に、前記電源端子から所要の正電位の電圧を印加する基板電圧印加電極が設けられて成ることを特徴とする。
本発明は、上述したスイッチ回路を有する高周波回路にあって、前記半導体基板に印加する前記正電位の電圧が、正の固定電位であることを特徴とする。
上述の本発明装置によれば、スイッチ回路を構成する化合物半導体基板の裏面に絶縁部が配置されて、電気的に他と分離された状態で、正電位の電圧を印加したものであるから、電界効果トランジスタの下部における空乏領域の抑制、制御を安定させることができる。
また、本発明は、上述したスイッチ回路を有する高周波回路にあって、前記電源端子と、前記基板電圧印加電極との間に、抵抗が接続されて前記半導体基板に所要の正電位印加がされるようにしたことを特徴とする。
また、本発明は、上述したスイッチ回路を有する高周波回路にあって、前記化合物半導体基板と前記絶縁部との間に、金属板が介在されるように、該金属板に上記化合物半導体基板が取着され、前記金属板が、前記基板電圧印加電極とされたことを特徴とする。
また、本発明によるスイッチ回路を有する高周波装置は、ＣＭＯＳロジック回路が形成されシリコン（Ｓｉ）半導体基板と、前記ロジック回路への制御信号入力端子と、前記ロジック回路からの前記スイッチ回路への制御信号出力端子とを有することを特徴とする。
本発明によるスイッチ回路を有する高周波装置にあって、各前記化合物半導体基板がＧａＡｓ系基板であることを特徴とする。
上述した本発明構成においては、化合物半導体基板の裏面に絶縁部を配置し、基板に正の電位の電圧を印加したことにより、従来の正の電圧印加がなされない不安定なスイッチ回路に比して、製造工程における制御性のばらつきを補償することができ、歪みを格段に低減できた。
これは、次のようなことによるものと考えられる。
すなわち、化合物半導体によるスイッチ回路における低歪化の阻害は、現状の化合物半導体の製造技術では、例えば低いレベルの不純物濃度の制御や、材料組成プロファイル制御が充分になされないことから、この電界効果トランジスタの製造が、生産ロットごとに微妙に変化することにより、化合物半導体基板の電位が、実際にはＧＮＤ電位等のバイアス電位が与えられていない不安定状態では、チャネル直下の不要なトラップの残存や、空乏化領域の制御が困難であり、これが歪み発生の要因となっていると考えられる。
また、このトラップによる電荷の捕獲、または放出の時定数が大きい場合、高周波回路の高速な制御に支障を与えることになる。
また、空乏化領域は、不要な容量成分となり、高周波特性を劣化させる要因となる。
本発明においては、基板を絶縁部で電気的に分離し、積極的に電圧を印加したことにより、トラップの影響、空乏領域の抑制によって、歪みの低減化、高周波特性の向上を図ることができるものである。
本発明を実施するスイッチ回路を有する高周波装置の形態を例示するが、本発明はこの形態例に限定されるものではないことはいうまでもない。
図１は、本発明装置の一形態例の構成図で、図２はその要部の模式的断面図である。
本発明は、例えばＧａＡｓによる化合物半導体基板１に、例えばＨＥＭＴ（High Electron Mobility Transistor）、あるいは接合型電界効果トランジスタ等によるＦＥＴ１を含むスイッチ回路１１が形成される。この形態例においては、スイッチ回路１１と、これを制御するロジック回路１２が形成される。
ＧａＡｓ化合物半導体１の裏面すなわち電界効果トランジスタが形成された一主面とは反対側の他の主面に、絶縁部２が配置される。この実施の形態例えは、絶縁部２は、例えばガラス・エポキシ樹脂によるＦＲＴ４（Flame Retardant Type4）から成る絶縁性のパッケージ基板２０によって構成されている。
パッケージ基板２０には、例えばスイッチ回路１１の第１および第２の入出端子Ｉ／Ｏ１およびＩ／Ｏ２、接地端子ＧＮＤが形成され、ロジック回路１２に対する制御信号導入端子ＣＴＬ1およびＣＴＬ２と、電源端子Ｖｄｄが設けられる。
ＧａＡｓ半導体基板１には、例えば図１２で示したスイッチ回路と同様の回路構成によるスイッチ回路１１と、これを駆動するロジック回路１２とが形成された高周波装置が形成されている。
そして、本発明においては、化合物半導体基板１に、所要の正の電位の電圧印加を行う基板印加電極３０をコンタクトし、これに電源端子Ｖｄｄから所要の正の電位の電圧を印加する。この場合、好ましくは、電源端子Ｖｄｄと基板電圧印加電極３０との間に抵抗Ｒを介することによって交流成分を遮断して基板印加電極３０への電圧印加を行う。
この抵抗Ｒは、例えば化合物半導体基板１上に形成された表面絶縁層３４上に、電源接続端子３３を設け、これに電源端子Ｖｄｄをリードワイヤ等によって接続し、この電源接続端子３３と、基板電圧印加電極３０との間に、化合物半導体基板１に回路素子として形成した抵抗素子Ｒを介在させる構成とすることができる。
スイッチ回路１１は、前述したと同様に、共通の化合物半導体基板１、例えばＧａＡｓ基板にそれぞれ例えばＨＥＭＴ、あるいはＪ−ＦＥＴ等による第１および第２のＦＥＴ１およびＦＥＴ２を有する。これら第１および第２のＦＥＴ１およびＦＥＴ２は、これらのソースおよびドレイン間電流通路が接続され第１のＦＥＴ１の電流通路の両端が第１および第２の入出力端子Ｉ／Ｏ１およびＩ／Ｏ２にコンデンサＣ１およびＣ２を介して接続され、第２のＦＥＴ２の電流通路の他端がコンデンサＣ３を介して接地端子ＧＮＤに接続されることによって、直流的に外部と遮断されている。
第１及び第２のＦＥＴ１およびＦＥＴ２のゲートは、それぞれ抵抗Ｒ１およびＲ２を介して、ロジック回路１２から制御信号が供給される制御信号導入端子ＣＴＬ1およびＣＴＬ２に接続され、第１および第２のＦＥＴ１およびＦＥＴ２のソース・ドレイン間電流通路の接続中点が、抵抗Ｒ３を介して直流バイアス端子に接続される。
ロジック回路１２は、電源電圧が印加される電源端子Ｖｄｄから電圧供給がなされ、制御信号端子ＣＴＬａおよびＣＴＬｂから制御信号が印加され、スイッチ回路１１の、
制御信号導入端子ＣＴＬ1およびＣＴＬ２にそれぞれ所要の制御信号を供給し、バイアス端子Ｂｉａｓに所要のバイアス電圧を供給するようになされる。
上述したスイッチ回路１１およびロジック回路１２の各回路素子は、化合物半導体基板１の活性領域１ａの化合物半導体基板の一主面側に形成される。この活性領域１ａは、所要のイオン注入領域によって形成することができる。
電界効果トランジスタは、図２に第１の電界効果トランジスタＦＥＴ１を代表的に示すように、例えば低不純物濃度のチャネル形成領域４上に例えばｐ型のゲート領域５を例えばイオン注入して形成し、チャネル領域４を挟んでその両側にｎ型のソースないしドレイン３を同様に、例えばイオン注入によって形成する。
絶縁パッケージ基板２０上には、化合物半導体基板１等を覆って、樹脂モールドパッケージ４０が形成される。
この構成によるスイッチ回路１１は、ロジック回路１２からの信号によって制御されて図１２で説明したと同様の動作がなされる。
すなわち、ロジック回路１２から、例えば２Ｖのバイアス電圧が抵抗Ｒ３を介してスイッチ回路１１に印加される。このスイッチ回路１１をオンとするときは、例えば端子ＣＴＬ１から高い電圧例えば３Ｖを印加すると第１のＦＥＴ１のゲートバイアス（対ドレイン、ソース）は１Ｖとなり、ＦＥＴ１はオンとなる。一方、例えば端子ＣＴＬ２から低い電圧例えば０Ｖを印加するとて第２のＦＥＴ２のゲートバイアス（対ドレイン、ソース）は−２Ｖとなり、ＦＥＴ２はオフとなり、端子Ｉ／Ｏ１およびＩ／Ｏ２間がオン、すなわちスイッチ回路がオンとなる。
逆に、例えば端子ＣＴＬ１を低電圧の例えば０Ｖとすると、第１のＦＥＴ１のゲートバイアス（対ドレイン、ソース）は−２Ｖとなり、ＦＥＴ１はオフとなる。一方、例えば端子ＣＴＬ２に高い電圧例えば３Ｖを印加すると、第２のＦＥＴ２のゲートバイアス（対ドレイン、ソース）は１Ｖとなり、ＦＥＴ２はオンなり、その結果、端子Ｉ／Ｏ１およびＩ／Ｏ２間がオープンとなり、高周波的に信号経路がショートされることにより、さらなるアイソレーションが確保されるものである。
そして、本発明においては、上述したように、化合物半導体基板１に、基板電圧印加電極３０を設けてこの化合物半導体基板１に、例えば所定の正の電位のバイアス電圧を印加したことにより、歪みの改善が図られたスイッチ回路を有する高周波装置が構成される。
これは、電界効果トランジスタにおける空乏領域の低減化による容量の低下、例えばトラップによる不安定な電荷の捕獲、放出の改善によるものと考えられる。
図２で示した形態例では、基板電圧印加電極３０を、化合物半導体基板１のＦＥＴ等の回路素子が形成された主面側に配置した場合であるが、基板電圧印加電極３０を、例えば図３に本発明によるスイッチ回路を有する高周波装置の要部の模式的断面図を示すように、互いに電気的に接続される第１および第２の電極３１および３２によって構成することができる。
この場合、第１および第２の電極３１および３２間に抵抗Ｒを介在させるとか、第１の電極３１と電源接続端子３３との間に上述した抵抗Ｒを接続することができる。
第１の電極３１は、図３に示すように、化合物半導体基板１のＦＥＴ等の回路素子が形成された一主面側に配置し、これとは反対側の他の主面側に第２の電極３２を配置し、第２の電極３２によって、化合物半導体基板１に正の電位電圧を印加することができる。
これら第１および第２の電極３１および３２の電気的接続は、図３で示すように、化合物半導体基板１を貫通するビアホール５０を通じて電気的に接続することができる。
あるいは相互にリードワイヤによって接続することもできるものである。
図３の構成において、第２の電極３２は、化合物半導体基板１の少なくとも電界効果トランジスタＦＥＴ例えばＦＥＴ１およびＦＥＴ２の形成部下に相当する位置を含んで形成する。しかしながら、余りこの第２の電極３２の面積が大きくなると寄生容量が大きくなり、高周波特性への影響が生じるおそれがあることから、第２の電極３２の面積は、化合物半導体基板１の面積の５０％以下であることが望ましいことが分かった
また、図４は、本発明装置の他の形態例の模式的断面図で、この形態例においては、化合物半導体基板と絶縁部２との間に、金属板が介在されるようにした場合である。
この例では、リードフレームによる金属板６０を設け、そのダイパッド部６１上に、例えば図２で示した化合物半導体基板１の裏面を直接的に銀ペースト等の導電材６２によって電気的に結合し、樹脂モールドパッケージ４０を絶縁部２とした場合である。この場合において、ダイパッド６１、上述した抵抗Ｒを介してＶｄｄと接続する構成とすることができる。
なお、図３および図４において、図１および図２と対応する部分には同一符号を付して重複説明を省略する。
図５、図６、図７は、電界効果トランジスタ（ＦＥＴ）と基板電圧印加電圧３０との配置関係を例示した模式的断面図である。これらにおいては、ＦＥＴが接合ゲート型のｐＨＥＭＴである場合を例示している。すなわち、この場合、例えば半絶縁（ＳＩ）ＧａＡｓサブストレイト１Ｓ上にｐＨＥＭＴを構成する半導体層がエピタキシャル成長された化合物半導体基板１が構成される。
すなわち、この場合、図５、図６、図７で示すように、例えばサブストレイト１Ｓ上に、アンドープのＡｌＧａＡｓによるバッファ層７１、ｎ型の第１の不純物ドーピング層７２、チャネル層７３、ｎ型の第２の不純物ドーピング層７４低不純物濃度層７５が順次エピタキシャル成長されて成る。そして接合ゲートを構成するｐ型のゲート領域７６が、例えばZｎをイオン注入することによって形成される。
そして、このゲート領域７６を挟んでその両側にｎ型の高濃度の例えばＧａＡｓ層によるソースないしはドレインのコンタクト層７８が形成され、この上に電極７９がコンタクトされてＨＥＭＴによるＦＥＴが形成される。
そして、このＦＥＴ等の回路素子が形成される活性領域１ａ以外に、活性領域１ａを囲んであるいは複数の活性領域間を分離するようにこれら間に介在させる位置に例えばボロンＢのイオン注入を行って高抵抗化された非活性領域１ｂを形成する。
そして、図５あるいは図７で示すように、この非活性領域１ｂ上、もしくは図６に模式的断面図を示すように、例えば非活性領域１ｂによってＦＥＴが形成された活性領域１ａと分離された他の活性領域１ａ上に、基板電圧印加電極３０をコンタクトすることができる。
この基板電圧印加電極３０のコンタクト部には、チャネル（チャネル形成領域）と同導電型の不純物導入領域もしくはゲートと同導電型の不純物導入領域７７に基板電圧印加電極３０をコンタクトする。
この構成によるときは、より歪み特性、アイソレーションがより安定して良好になされることが確かめられた。これは、ＦＥＴの裏面側に正の電位の電圧が良好に印加されることによると考えられる。
これら不純物導入領域７７は、例えばＨＥＭＴ等のＦＥＴのゲート領域７６あるいはソースないしはドレインのコンタクト層７８の形成と同時に形成することができる。
上述した例では、イオン注入によって非活性領域１ｂを形成した場合であるが、例えばＦＥＴ構造によっては、高抵抗半導体層にイオン注入によって活性領域１ａを形成するようにすることもできる。
上述した各例では、スイッチ回路１１とロジック回路１２とを共通の化合物半導体１に形成した場合であるが、例えば図８に模式的平面図を示すように、例えばＧａＡｓ化合物半導体基板１にスイッチ回路１１のみを形成し、化合物半導体基板１とは、異なる例えばＩＶ族元素半導体のＳｉ基板７１を設け、これにロジック回路を形成し、これらを所要の関係にリードワイヤ等によって接続することによって、高周波装置を構成することもできる。図８において、図１と対応する部分には同一符号を付して重複説明を省略する。
図９は、図１の構成において、電界効果トランジスタＦＥＴ１をオフとしたときのオフ容量の化合物半導体基板１の基板印加電圧すなわち基板のバイアス印加電圧依存性の測定結果をプロットした図である。この場合、３Ｖの電圧印加によってオフ容量が１０％低減することができるものであることがわかる。
これは、スイッチ特性として、アイソレーションの改善が図られることになる。
また、図３で示した構成は、ＤＰＤＴ(Dual Pole Dual Throw)スイッチによる高周波装置であり、この場合、相互変調歪みＩＭＤ２，ＩＭＤ３で大きな改善が見られる。
いま、図１０に示すように、入出力端子Ｉ／Ｏ１およびＩ／Ｏ２間のＤＰ３Ｔ(Dual Pole 3 Throw)スイッチ回路に、高周波ＲＦ２，ＲＦ１の入力信号を導入した場合について、図１１に周波数に対する２次および３次混変調歪みを、基板印加電圧を印加した本発明例と、しない従来例と基板を対比して示した。これによれば本発明によるときは、相互変調歪みの改善が図られることが分かる。
上述したように、本発明によれば、例えば３Ｄ対応の高周波装置において、きわめてきびしく要求される高周波特性、とくに歪み低減を行うことができることがわかる・
なお、本発明は上述した例に限られるものではない。
本発明装置の一例の構成図である。 本発明装置の一例の要部の模式的断面図である。 本発明装置の他の例の要部の模式的断面図である。 本発明装置のさらに他の例の要部の模式的断面図である。 本発明装置の他の例の要部の模式的断面図である。 本発明装置の他の例の要部の模式的断面図である。 本発明装置の他の例の要部の模式的断面図である。 本発明装置のさらに他の例の模式的平面図である。 本発明装置による電界効果トランジスタのオフ容量の基板印加電圧の依存性を示す図である。 本発明装置および従来装置の歪み測定の説明図である。 本発明装置および従来装置の歪み測定結果を示す表図である。 高周波スイッチ回路の回路図である。 従来のスイッチＭＭＩＣの概略断面図である。 従来のスイッチ回路を構成する電界効果トランジスタ部の概略断面図である。
符号の説明
１……化合物半導体基板、１Ｓ……サブストレイト、２……絶縁部、３……ソースないしドレイン領域、４……チャネル領域、５……ゲート領域、１１……スイッチ回路、１２……ロジック回路、２０……パッケージ基板、３０……基板電圧印加電極、３１……第１の電極、３２……第２の電極、３３……接続電極端子、３４……絶縁層、４０……樹脂モールドパッケージ、５０……ビアホール、６０……金属板（リードフレーム）、６１……ダイパッド、７１……バッファ層、７２……第１の不純物ドーピング層、７３……チャネル層、７４……第２の不純物ドーピング層、７５……低不純物濃度層、７６……ゲート領域、７７……不純物導入領域、７８……コンタクト層、７９……電極、１００……配線基板、１０１……導電性ダイパッド、１０２……スイッチＭＭＩＣ、１０３……端子、１０４……リードワイヤ、１０５……樹脂パッケージ、１０６……ＧａＡｓ化合物半導体基板、１０８Ｓ……ソース領域、１０８Ｄ……ドレイン領域、１０９……ゲート領域

Claims (18)

  1. 化合物半導体基板と、
    第１の高周波入出力端子と、第２の高周波入出力端子と、制御信号導入端子と、電源端子と、接地端子とを有し、
    前記化合物半導体基板の活性領域の前記化合物半導体基板の一主面側に電界効果トランジスタが形成され、該電界効果トランジスタを含むスイッチ回路が構成され、
    前記化合物半導体基板の他の主面側に絶縁部が配置され、
    前記化合物半導体基板に、前記電源端子から所要の正電位の電圧を印加する基板電圧印加電極が設けられて成ることを特徴とするスイッチ回路を有する高周波装置。
  2. 前記半導体基板に印加する前記正電位の電圧が、正の固定電位であることを特徴とする請求項１に記載の高周波スイッチ回路を有する高周波装置。
  3. 前記電源端子と、前記基板電圧印加電極との間に、抵抗が接続されて前記半導体基板に所要の正電位印加がされるようにしたことを特徴とする請求項１に記載の高周波スイッチ回路を有する高周波装置。
  4. 前記化合物半導体基板の半導体回路素子の非形成部の非活性領域がイオン注入によって構成されたことを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
  5. 前記化合物半導体基板の半導体回路素子の非形成部の非活性領域が、エッチングされた領域によって形成されたことを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
  6. 前記基板電圧印加電極が、前記電界効果トランジスタが形成された活性領域とは、非活性領域により分離された活性領域上に形成されたことを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
  7. 前記正電位の電圧を印加する基板電圧印加電極が、前記化合物半導体基板の半導体回路素子の非形成部の非活性領域上に形成されたことを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
  8. 前記正電位の電圧を印加する基板電圧印加電極が、前記化合物半導体基板の半導体回路素子の非形成部の非活性領域上に形成された前記電界効果トランジスタのチャンネルの導電型と同導電型の不純物導入領域上にコンタクトされたことを特徴とする請求項１に記載のスイッチ回路を有する高周波回路装置。
  9. 前記基板電圧印加電極が、前記化合物半導体基板の半導体回路素子の非形成部の非活性領域上に形成された前記電界効果トランジスタのゲートの導電型と同導電型の不純物導入領域上にコンタクトされたことを特徴とする請求項１に記載のスイッチ回路を有する高周波回路装置。
  10. 前記基板電圧印加電極が、相互に電気的に接続された第１の電極と第２の電極とを有し、第１の電極が前記電源端子に接続されて成ることを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
  11. 前記第１の電極と前記第２の電極との間に抵抗を介在させたことを特徴とする請求項１０に記載のスイッチ回路を有する高周波装置。
  12. 前記第２の電極が前記化合物半導体基板の前記他の主面側に配置され、該第２の電極
    の面積が、前記化合物半導体の面積の５０％以下に選定されて成ることを特徴とする請求項１０に記載のスイッチ回路を有する高周波装置。
  13. 前記第１の電極と前記第２の電極とが、前記化合物半導体基板の前記一主面と他の主面とに形成され、これら第１の電極と第２の電極とが、前記半導体基板を貫通するビアホールを通じて電気的に接続されたことを特徴とする請求項１０に記載のスイッチ回路を有する高周波装置。
  14. 前記第１の電極と前記第２の電極とが、前記化合物半導体基板の前記一主面と他の主面とに形成され、これら第１の電極と第２の電極とが、リードワイヤによって電気的に接続されたことを特徴とする請求項１０に記載のスイッチ回路を有する高周波装置。
  15. 前記電源端子および第２の電極間に抵抗が接続されたことを特徴とする請求項１０に記載のスイッチ回路を有する高周波装置。
  16. 前記化合物半導体基板と前記絶縁部との間に、金属板が介在されるように、該金属板に上記化合物半導体基板が取着され、
    前記金属板が、前記基板電圧印加電極とされたことを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
  17. 請求項１に記載のスイッチ回路を有する高周波装置にあって、
    ＣＭＯＳロジック回路が形成されシリコン（Ｓｉ）半導体基板と、
    前記ロジック回路への制御信号入力端子と、前記ロジック回路からの前記スイッチ回路への制御信号出力端子とを有することを特徴とするスイッチ回路を有する高周波装置。
  18. 前記化合物半導体基板がＧａＡｓ系基板であることを特徴とする請求項１に記載のスイッチ回路を有する高周波装置。
JP2005210169A 2005-07-20 2005-07-20 高周波スイッチ回路を有する高周波装置 Active JP4810904B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005210169A JP4810904B2 (ja) 2005-07-20 2005-07-20 高周波スイッチ回路を有する高周波装置
US11/458,521 US8598629B2 (en) 2005-07-20 2006-07-19 High-frequency device including high-frequency switching circuit
CN2006101061811A CN1901196B (zh) 2005-07-20 2006-07-20 具有高频开关电路的高频装置
US14/029,996 US9105564B2 (en) 2005-07-20 2013-09-18 High-frequency device including high-frequency switching circuit
US14/755,613 US9406696B2 (en) 2005-07-20 2015-06-30 High-frequency device including high-frequency switching circuit
US15/193,893 US9824986B2 (en) 2005-07-20 2016-06-27 High-frequency device including high-frequency switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210169A JP4810904B2 (ja) 2005-07-20 2005-07-20 高周波スイッチ回路を有する高周波装置

Publications (3)

Publication Number Publication Date
JP2007027563A true JP2007027563A (ja) 2007-02-01
JP2007027563A5 JP2007027563A5 (ja) 2007-03-15
JP4810904B2 JP4810904B2 (ja) 2011-11-09

Family

ID=37657009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210169A Active JP4810904B2 (ja) 2005-07-20 2005-07-20 高周波スイッチ回路を有する高周波装置

Country Status (3)

Country Link
US (4) US8598629B2 (ja)
JP (1) JP4810904B2 (ja)
CN (1) CN1901196B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583950B2 (en) * 2006-10-05 2009-09-01 Harris Corporation High linearity tunable bandpass filter
KR20090122965A (ko) * 2007-02-23 2009-12-01 스카이워크스 솔루션즈, 인코포레이티드 저손실, 저고조파 및 향상된 선형성 성능을 가진 고주파 스위치
JP2010272749A (ja) * 2009-05-22 2010-12-02 Murata Mfg Co Ltd 半導体装置
DE102013215384A1 (de) * 2013-08-05 2015-02-26 Wobben Properties Gmbh Verfahren zur Herstellung eines Verbundformteils, Verbundformteil, Sandwichbauteil und Rotorblattelement und Windenergieanlage
JP2015109496A (ja) * 2013-12-03 2015-06-11 株式会社東芝 半導体装置
CN105810647B (zh) * 2016-04-22 2018-11-06 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
US20180061975A1 (en) * 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139827B2 (ja) * 1971-08-27 1976-10-29
JPS6386555A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 半導体装置
JPH0368165A (ja) * 1989-04-25 1991-03-25 Matsushita Electron Corp 半導体装置及びその製造方法
JPH0497561A (ja) * 1990-08-16 1992-03-30 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0513561A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体集積回路
JPH0831791B2 (ja) * 1988-12-28 1996-03-27 三菱電機株式会社 半導体装置
JPH09102585A (ja) * 1995-10-05 1997-04-15 Sony Corp 半導体装置およびその製造方法
JP2000295001A (ja) * 1999-04-07 2000-10-20 Nec Kansai Ltd 高周波切り替えスイッチ回路ｉｃ
JP2005101097A (ja) * 2003-09-22 2005-04-14 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139827A (ja) 1974-09-30 1976-04-03 Ichikoh Industries Ltd Shiitoajasutaa
JPH01237807A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体集積回路装置
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JPH06104677B2 (ja) 1989-06-08 1994-12-21 光司 山下 新規シクロホスファミド化合物およびその合成法
JP3208118B2 (ja) * 1994-03-10 2001-09-10 松下電器産業株式会社 電力増幅器
JPH0831791A (ja) 1994-07-11 1996-02-02 Mitsubishi Electric Corp 半導体層の製造方法
JP3327783B2 (ja) * 1996-08-30 2002-09-24 シャープ株式会社 トランジスタ電力増幅器
DE69834456T2 (de) * 1997-07-25 2006-09-21 Matsushita Electric Industrial Co., Ltd., Kadoma Hochfrequenz-Oszillatorschaltung
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP2000100829A (ja) * 1998-09-25 2000-04-07 Sony Corp 接合型電界効果トランジスタおよびその製造方法
US6329879B1 (en) * 1998-11-12 2001-12-11 Hitachi, Ltd. High frequency power amplifier system and wireless communication system
US6775525B1 (en) * 1999-10-29 2004-08-10 Renesas Technology Corporation Radio communication apparatus and semiconductor device
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6493275B2 (en) * 2000-08-07 2002-12-10 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and electronic equipment
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
JP2003243945A (ja) * 2001-12-13 2003-08-29 Hitachi Ltd 高周波電力増幅器モジュール
DE60327962D1 (de) * 2002-04-03 2009-07-30 Panasonic Corp Eingebautes Halbleitermodul im Millimeterwellenband
JP2003309130A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体スイッチ回路装置
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
US7076216B2 (en) * 2002-09-17 2006-07-11 Hitachi Metals, Ltd. High-frequency device, high-frequency module and communications device comprising them
JP3902111B2 (ja) * 2002-10-21 2007-04-04 新日本無線株式会社 スイッチ半導体集積回路
US6903596B2 (en) * 2003-03-17 2005-06-07 Mitsubishi Electric & Electronics U.S.A., Inc. Method and system for impedance matched switching
JP4036454B2 (ja) * 2003-05-30 2008-01-23 独立行政法人理化学研究所 薄膜トランジスタ。
US7667288B2 (en) * 2004-11-16 2010-02-23 Masleid Robert P Systems and methods for voltage distribution via epitaxial layers
KR100677816B1 (ko) * 2005-03-28 2007-02-02 산요덴키가부시키가이샤 능동 소자 및 스위치 회로 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139827B2 (ja) * 1971-08-27 1976-10-29
JPS6386555A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 半導体装置
JPH0831791B2 (ja) * 1988-12-28 1996-03-27 三菱電機株式会社 半導体装置
JPH0368165A (ja) * 1989-04-25 1991-03-25 Matsushita Electron Corp 半導体装置及びその製造方法
JPH0497561A (ja) * 1990-08-16 1992-03-30 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0513561A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体集積回路
JPH09102585A (ja) * 1995-10-05 1997-04-15 Sony Corp 半導体装置およびその製造方法
JP2000295001A (ja) * 1999-04-07 2000-10-20 Nec Kansai Ltd 高周波切り替えスイッチ回路ｉｃ
JP2005101097A (ja) * 2003-09-22 2005-04-14 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4810904B2 (ja) 2011-11-09
US20070018204A1 (en) 2007-01-25
US20150325590A1 (en) 2015-11-12
US8598629B2 (en) 2013-12-03
US9105564B2 (en) 2015-08-11
CN1901196B (zh) 2011-06-08
US20160307857A1 (en) 2016-10-20
US9406696B2 (en) 2016-08-02
CN1901196A (zh) 2007-01-24
US9824986B2 (en) 2017-11-21
US20140035065A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
US9190295B2 (en) Package configurations for low EMI circuits
US9824986B2 (en) High-frequency device including high-frequency switching circuit
US10593800B2 (en) RF switches, integrated circuits, and devices with multi-gate field effect transistors and voltage leveling circuits, and methods of their fabrication
US11309884B1 (en) Switching circuits having drain connected ferrite beads
KR20090122965A (ko) 저손실, 저고조파 및 향상된 선형성 성능을 가진 고주파 스위치
US6891267B2 (en) Semiconductor switching circuit device
JP3702189B2 (ja) 化合物半導体スイッチ回路装置
JP2005353991A (ja) 半導体装置
US8299835B2 (en) Radio-frequency switch circuit with separately controlled shunt switching device
JP2010278110A (ja) 半導体装置及び高周波スイッチ回路
JP2007006179A (ja) アンテナスイッチ回路装置
JP3702190B2 (ja) 化合物半導体スイッチ回路装置
JP2002261593A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R151 Written notification of patent or utility model registration

Ref document number: 4810904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250