JPH0497561A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0497561A JPH0497561A JP21599590A JP21599590A JPH0497561A JP H0497561 A JPH0497561 A JP H0497561A JP 21599590 A JP21599590 A JP 21599590A JP 21599590 A JP21599590 A JP 21599590A JP H0497561 A JPH0497561 A JP H0497561A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor substrate
- island
- insulating film
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 abstract 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体２栢回路に閏り、特に電源電位と接地電
位との変動を吸収するバイパス・コンデンサを備えた半
導体ｓ’ｔａｏ路に関する６〔従来の技術〕 従来の半導体集積回路は、内部回路の動作時の電流によ
って、その半導体集積回路の電源電位と接地電位を変動
させる。特に内部回路に大電流駆動の出力回路を含むも
のや、大容量メモリセルと含むもの等は、その負荷を素
早く充電または放電させるためｌ１問的に大を流と流し
、電源電位と接地電位の変動もほかの回路に比べ、大き
くなるという欠点を有している。
位との変動を吸収するバイパス・コンデンサを備えた半
導体ｓ’ｔａｏ路に関する６〔従来の技術〕 従来の半導体集積回路は、内部回路の動作時の電流によ
って、その半導体集積回路の電源電位と接地電位を変動
させる。特に内部回路に大電流駆動の出力回路を含むも
のや、大容量メモリセルと含むもの等は、その負荷を素
早く充電または放電させるためｌ１問的に大を流と流し
、電源電位と接地電位の変動もほかの回路に比べ、大き
くなるという欠点を有している。
近年の半導体集積回路の高速化、大容量化の進行に伴な
い、前述の電源電位と接地電位の変動はきわめて大きく
なり、その半導体集積回路の誤動作や出力口路のｔｆＬ
駆動能力の低下による動作速度の遅れ等の現象を発生さ
せる様になってきている。
い、前述の電源電位と接地電位の変動はきわめて大きく
なり、その半導体集積回路の誤動作や出力口路のｔｆＬ
駆動能力の低下による動作速度の遅れ等の現象を発生さ
せる様になってきている。
これを避けるためには、従来の半導体集積回路は、電源
線と接地線との開の大容量バイパス・コンデンサを半導
体チップ上に設けて、電源電位と接地電位の変動を吸収
させるのが一般的である。
線と接地線との開の大容量バイパス・コンデンサを半導
体チップ上に設けて、電源電位と接地電位の変動を吸収
させるのが一般的である。
第３図は従来の半導体薬ＮｒｇＪ路の断面図、第４図は
従来の電源接続および半導体チップ上のバイパス・コン
デンサのレイアウトを示した平面図である。第３図にお
いて、アイランド３０２の上に半導体基板３０１が固定
され、さらに絶縁膜３０７が基板主表面に形成され、さ
らに主表面上のｔｇ配線３０３．３０４が設けられ。
従来の電源接続および半導体チップ上のバイパス・コン
デンサのレイアウトを示した平面図である。第３図にお
いて、アイランド３０２の上に半導体基板３０１が固定
され、さらに絶縁膜３０７が基板主表面に形成され、さ
らに主表面上のｔｇ配線３０３．３０４が設けられ。
ボンディングワイヤ３０５．３０６により、リードビン
３０９．３１０と電気的接続がとられる。
３０９．３１０と電気的接続がとられる。
第４図において、アイランド３０２上に半導体基板３０
１が固定され、基板の内部回路４０７バイパス・コンデ
ンサ４０８とは、＄源配線３０３．３０４．ボンディン
グワイヤ３０５，３０６を介して、リードビン３１１．
３１２と電気的に接続される。アイランド３０２の周囲
は他に配線される（図示していない）べきリードビン３
０９．３１０が設けられる。またアイランド３０２と一
体形成された吊りビン４０３．４１４が設けられる。
１が固定され、基板の内部回路４０７バイパス・コンデ
ンサ４０８とは、＄源配線３０３．３０４．ボンディン
グワイヤ３０５，３０６を介して、リードビン３１１．
３１２と電気的に接続される。アイランド３０２の周囲
は他に配線される（図示していない）べきリードビン３
０９．３１０が設けられる。またアイランド３０２と一
体形成された吊りビン４０３．４１４が設けられる。
この電源線と接地線との間の大容量バイパス・コンデン
サ４０８は、半導体チ・ツブ（基板＞３０１上の素子お
よび配線を形成する面（チ・・Ｉブ主表面）に他の内部
回路４０７に並べて設けられ、その構造は、ＭＯＳ構造
のゲート容量や、ＰＮ接合面の容量等を用いている。
サ４０８は、半導体チ・ツブ（基板＞３０１上の素子お
よび配線を形成する面（チ・・Ｉブ主表面）に他の内部
回路４０７に並べて設けられ、その構造は、ＭＯＳ構造
のゲート容量や、ＰＮ接合面の容量等を用いている。
前述した従来の半導体誤積回路は、ｔｍ線と接地線との
間の大容量バイパス・コンデンサ４０８を半導体チップ
上の素子および配線を形成する面（チップ表面）に他の
内部回路４０７に並べて設ける構造となっているので、
充分大きな容量のバイパス・コンデンサを形成するため
には半導体誤積回路の半導体チ・ツブ面積の増加を招く
という欠点がある。
間の大容量バイパス・コンデンサ４０８を半導体チップ
上の素子および配線を形成する面（チップ表面）に他の
内部回路４０７に並べて設ける構造となっているので、
充分大きな容量のバイパス・コンデンサを形成するため
には半導体誤積回路の半導体チ・ツブ面積の増加を招く
という欠点がある。
本発明の目的は、前記欠点を解決し、半導体チ・ツブ面
積が増大せずに済むようにした半導体集積回路を提供す
ることにある。
積が増大せずに済むようにした半導体集積回路を提供す
ることにある。
ＣＷＨを解決するための手段〕
本発明の構成は、アイランド上に半導体基板を設け、バ
イパス・コンデンサを設けた半導体誤積回路において、
前記バイパス・コンデンサは、前記アイランドと前記半
導体基板との間に絶縁膜を形成してなることを特徴とす
る。
イパス・コンデンサを設けた半導体誤積回路において、
前記バイパス・コンデンサは、前記アイランドと前記半
導体基板との間に絶縁膜を形成してなることを特徴とす
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体集積回路の断面図、
第２図は本実施例の平面図である。
第２図は本実施例の平面図である。
第１図、第２図において、本実施例の半導体集積回路は
、裏面に絶縁膜１０２を形成した半導体基板１０１と、
該半導体基板１０１の裏面に接合されたパッケージ基板
となるアイランド１０３を有し、前記半導体基板１０１
を第１の固定電位に接続し、前記アイランド１０３を第
２の固定電位に接続したことと特徴とする。
、裏面に絶縁膜１０２を形成した半導体基板１０１と、
該半導体基板１０１の裏面に接合されたパッケージ基板
となるアイランド１０３を有し、前記半導体基板１０１
を第１の固定電位に接続し、前記アイランド１０３を第
２の固定電位に接続したことと特徴とする。
本実施例では、半導体基板１０１は、・裏面に絶縁ｇ！
１０２を形成して、リードフレームのアイランド１０３
にマウンティングしである。また、この半導体基板１０
１の電位は、絶縁膜１０８の開孔を介して、電源配′ａ
１０４に接続され、電源電位又は接地電位の固定電位が
与えられている。
１０２を形成して、リードフレームのアイランド１０３
にマウンティングしである。また、この半導体基板１０
１の電位は、絶縁膜１０８の開孔を介して、電源配′ａ
１０４に接続され、電源電位又は接地電位の固定電位が
与えられている。
次に、リードフレームのアイランド１０３の電位は、リ
ードフレームの吊りビン２１２．２１３゜リードビン１
１０．１１１およびボンディングワイヤ１０６．１０７
を介して、電源配！１１０４゜１０５に接続され、接地
電位又は電源電位の半導体基板１０１と逆の固定電位が
与えられている。
ードフレームの吊りビン２１２．２１３゜リードビン１
１０．１１１およびボンディングワイヤ１０６．１０７
を介して、電源配！１１０４゜１０５に接続され、接地
電位又は電源電位の半導体基板１０１と逆の固定電位が
与えられている。
内部回路２０７の動作時のｔｔＬによって、その電源電
位と接地電位が変動しようとした場合、電源配ｌ！１０
４．１０５に接続された半導体基板１０１およびリード
フレームのアイランド１０３は。
位と接地電位が変動しようとした場合、電源配ｌ！１０
４．１０５に接続された半導体基板１０１およびリード
フレームのアイランド１０３は。
絶縁膜１０２を誘電体とするコンデンサとして動作して
、 Ｎ ｌ！Ｉ ８位の接地電位の変動を吸収する。
、 Ｎ ｌ！Ｉ ８位の接地電位の変動を吸収する。
かかる実施例によれば、電源線と接地線との間の大容量
バイパス・コンデンサ９チップ裏面に設けたことになる
ため、半導体チップは内部回Ｉ！＠２０７を形成するた
めの面積しか必要とせず、チップ面積を小さくすること
ができる。
バイパス・コンデンサ９チップ裏面に設けたことになる
ため、半導体チップは内部回Ｉ！＠２０７を形成するた
めの面積しか必要とせず、チップ面積を小さくすること
ができる。
また、バイパス・コンデンサは、チ・・ｌプ裏面の全面
積を使用することが可能で、充分大きな容量が得られる
。
積を使用することが可能で、充分大きな容量が得られる
。
以上説明したように、本発明は、半導体チップ裏面に絶
縁膜を形成し、この絶縁膜を誘電体とするコンデンサを
電源線と接地線間のバイパス・コンデンサとすることに
より、半導体チップ面積の小さな半導体ｆｉｆｆ回路を
得ることができるという効果がある。
縁膜を形成し、この絶縁膜を誘電体とするコンデンサを
電源線と接地線間のバイパス・コンデンサとすることに
より、半導体チップ面積の小さな半導体ｆｉｆｆ回路を
得ることができるという効果がある。
吊りビン。
Claims (1)
- アイランド上に半導体基板を設け、バイパス・コンデ
ンサを設けた半導体集積回路において、前記バイパス、
コンデンサは、前記アイランドと前記半導体基板との間
に絶縁膜を形成してなることを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21599590A JPH0497561A (ja) | 1990-08-16 | 1990-08-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21599590A JPH0497561A (ja) | 1990-08-16 | 1990-08-16 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497561A true JPH0497561A (ja) | 1992-03-30 |
Family
ID=16681660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21599590A Pending JPH0497561A (ja) | 1990-08-16 | 1990-08-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497561A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027563A (ja) * | 2005-07-20 | 2007-02-01 | Sony Corp | 高周波スイッチ回路を有する高周波装置 |
| JP2020080500A (ja) * | 2018-11-14 | 2020-05-28 | ローム株式会社 | ドライバ回路 |
-
1990
- 1990-08-16 JP JP21599590A patent/JPH0497561A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027563A (ja) * | 2005-07-20 | 2007-02-01 | Sony Corp | 高周波スイッチ回路を有する高周波装置 |
| US8598629B2 (en) | 2005-07-20 | 2013-12-03 | Sony Corporation | High-frequency device including high-frequency switching circuit |
| US9105564B2 (en) | 2005-07-20 | 2015-08-11 | Sony Corporation | High-frequency device including high-frequency switching circuit |
| US9406696B2 (en) | 2005-07-20 | 2016-08-02 | Sony Corporation | High-frequency device including high-frequency switching circuit |
| US9824986B2 (en) | 2005-07-20 | 2017-11-21 | Sony Corporation | High-frequency device including high-frequency switching circuit |
| JP2020080500A (ja) * | 2018-11-14 | 2020-05-28 | ローム株式会社 | ドライバ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903113A (en) | Enhanced tab package | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| TWI286380B (en) | Semiconductor integrated circuit device | |
| JPH08250643A (ja) | チップ間静電放電防止マルチチップ半導体構造およびその製造方法 | |
| JP2000223652A (ja) | 半導体チップおよびマルチチップ型半導体装置 | |
| US20030235019A1 (en) | Electrostatic discharge protection scheme for flip-chip packaged integrated circuits | |
| US6507117B1 (en) | Semiconductor chip and multichip-type semiconductor device | |
| US20110241206A1 (en) | Semiconductor device | |
| US6621680B1 (en) | 5V tolerant corner clamp with keep off circuit and fully distributed slave ESD clamps formed under the bond pads | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JPH0497561A (ja) | 半導体集積回路 | |
| US20070013290A1 (en) | Closed ring structure of electrostatic discharge circuitry | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| JPH0212027B2 (ja) | ||
| JPH0362566A (ja) | デカップリングコンデンサを備えた集積回路パッケージ | |
| JPH0669276A (ja) | 半導体装置 | |
| JPH0763066B2 (ja) | 半導体装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP2896197B2 (ja) | 半導体装置 | |
| JP3846777B2 (ja) | ボールグリッドアレイパッケージ | |
| JPS617660A (ja) | 半導体装置 | |
| JPH0455333B2 (ja) | ||
| JPH0621329A (ja) | 樹脂封止型半導体装置 | |
| JPH10321742A (ja) | 半導体集積回路装置 | |
| JP2003332520A (ja) | 半導体装置 |