JP2003243945A - 高周波電力増幅器モジュール - Google Patents
高周波電力増幅器モジュールInfo
- Publication number
- JP2003243945A JP2003243945A JP2002217789A JP2002217789A JP2003243945A JP 2003243945 A JP2003243945 A JP 2003243945A JP 2002217789 A JP2002217789 A JP 2002217789A JP 2002217789 A JP2002217789 A JP 2002217789A JP 2003243945 A JP2003243945 A JP 2003243945A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- terminal
- shield
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 55
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 2
- -1 gallium arsenide compound Chemical class 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 description 26
- 238000003199 nucleic acid amplification method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 230000005672 electromagnetic field Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】多段増幅式の高周波電力増幅器において、各段
のバイアス供給端子および配線同士が電磁気的に結合す
ることにより生ずる出力電力の不安定性を低減し、さら
に、各段のバイアス供給端子および配線同士が電磁気的
に結合することにより生ずる出力電力の歪みを低減し
て、高効率な高周波電力増幅器を提供する。 【解決手段】電力増幅用のトランジスタ１０，１１にコ
レクタ駆動用電圧を供給する端子４０に接続する第１の
配線５０と、トランジスタ１０，１１のベースバイアス
を制御する第２のトランジスタ１２，１３にコレクタ駆
動用電圧を供給する端子４１に接続する第２の配線６０
と、１つ以上のシールド接地部材７０を備え、第１の配
線と第２の配線とが１つ以上のシールド接地部材７０で
隔てられることにより高周波電力増幅器における電源ラ
インを介した回路間の相互干渉を低減する。
のバイアス供給端子および配線同士が電磁気的に結合す
ることにより生ずる出力電力の不安定性を低減し、さら
に、各段のバイアス供給端子および配線同士が電磁気的
に結合することにより生ずる出力電力の歪みを低減し
て、高効率な高周波電力増幅器を提供する。 【解決手段】電力増幅用のトランジスタ１０，１１にコ
レクタ駆動用電圧を供給する端子４０に接続する第１の
配線５０と、トランジスタ１０，１１のベースバイアス
を制御する第２のトランジスタ１２，１３にコレクタ駆
動用電圧を供給する端子４１に接続する第２の配線６０
と、１つ以上のシールド接地部材７０を備え、第１の配
線と第２の配線とが１つ以上のシールド接地部材７０で
隔てられることにより高周波電力増幅器における電源ラ
インを介した回路間の相互干渉を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は移動体通信用携帯電
話端末に用いる高周波電力増幅器に関し、特に電源ライ
ンを介した回路間の相互干渉を低減する電源電圧供給方
法に関する。
話端末に用いる高周波電力増幅器に関し、特に電源ライ
ンを介した回路間の相互干渉を低減する電源電圧供給方
法に関する。
【０００２】
【従来の技術】近年、携帯電話に代表される移動体通信
用携帯端末の小型かつ軽量化の必要性が高まり、そのた
めの研究開発が精力的に行われている。従来の移動体通
信用携帯端末に使われる送信用高周波電力増幅器回路
は、負電源あるいは負電源発生回路が必要であり、部品
構成が多く、小型かつ軽量化の要求に応じられていな
い。そこで、送信用高周波電力増幅器に用いられる増幅
素子として、単一正電源動作が可能で、高周波特性に優
れたガリウムヒ素化合物半導体へテロ接合バイポーラト
ランジスタ（以下、ＧａＡｓＨＢＴと略す）が有望視さ
れている。
用携帯端末の小型かつ軽量化の必要性が高まり、そのた
めの研究開発が精力的に行われている。従来の移動体通
信用携帯端末に使われる送信用高周波電力増幅器回路
は、負電源あるいは負電源発生回路が必要であり、部品
構成が多く、小型かつ軽量化の要求に応じられていな
い。そこで、送信用高周波電力増幅器に用いられる増幅
素子として、単一正電源動作が可能で、高周波特性に優
れたガリウムヒ素化合物半導体へテロ接合バイポーラト
ランジスタ（以下、ＧａＡｓＨＢＴと略す）が有望視さ
れている。
【０００３】図１２にＧａＡｓＨＢＴを用いた従来の高
周波電力増幅器の一例として、特開平１０−７５１３０
号に開示された高周波電力増幅器の構成図を示す。上記
高周波電力増幅器は入力整合回路４０１と、電力増幅用
トランジスタ４１０と、出力整合回路４０２と、上記電
力増幅用トランジスタのベースバイアス制御回路４０３
を有する。上記ベースバイアス制御回路４０３はトラン
ジスタ４１１と抵抗４２０、４２１から構成される。符
号４３０は上記２つのトランジスタ４１０、４１１のコ
レクタ駆動用電源であり、符号４３１は上記高周波電力
増幅器の利得を制御するための利得制御電源であり、上
記ベースバイアス制御回路を介して上記電力増幅用トラ
ンジスタのベースに印加される。上記ベースバイアス制
御回路は、上記電力増幅用トランジスタのベース電流Ib
bを実質的に上記コレクタ駆動用電源から供給すること
によって、上記利得制御電源から供給すべき利得制御電
流Iapcを低減し、利得制御電圧を発生させる外部制御回
路に要求される電流供給能力を低減するために一般的に
用いられている。
周波電力増幅器の一例として、特開平１０−７５１３０
号に開示された高周波電力増幅器の構成図を示す。上記
高周波電力増幅器は入力整合回路４０１と、電力増幅用
トランジスタ４１０と、出力整合回路４０２と、上記電
力増幅用トランジスタのベースバイアス制御回路４０３
を有する。上記ベースバイアス制御回路４０３はトラン
ジスタ４１１と抵抗４２０、４２１から構成される。符
号４３０は上記２つのトランジスタ４１０、４１１のコ
レクタ駆動用電源であり、符号４３１は上記高周波電力
増幅器の利得を制御するための利得制御電源であり、上
記ベースバイアス制御回路を介して上記電力増幅用トラ
ンジスタのベースに印加される。上記ベースバイアス制
御回路は、上記電力増幅用トランジスタのベース電流Ib
bを実質的に上記コレクタ駆動用電源から供給すること
によって、上記利得制御電源から供給すべき利得制御電
流Iapcを低減し、利得制御電圧を発生させる外部制御回
路に要求される電流供給能力を低減するために一般的に
用いられている。
【０００４】また、現在欧州を中心に広く用いられて入
るＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂ
ｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式に対応する
飽和型増幅器では、出力電力と電力付加効率のトレード
オフの関係が高周波電力増幅器開発における主な課題で
ある。さらに、第３世代移動通信方式の１つであるＷ−
ＣＤＭＡ（Ｗｉｄｅ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕ
ｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式に対応する線形増幅
器では出力電力と電力付加効率のトレードオフの関係に
加えて、歪みと電力付加効率とがトレードオフの関係に
あり、例えば日刊工業新聞社刊行の電子技術２０００年
６月号３６ページに記載されている。従って、線形増幅
器において、歪みの低減は、高周波電力増幅器の電力付
加効率の向上に直接繋がり、ひいては高周波電力増幅器
の性能向上に繋がる。
るＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂ
ｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式に対応する
飽和型増幅器では、出力電力と電力付加効率のトレード
オフの関係が高周波電力増幅器開発における主な課題で
ある。さらに、第３世代移動通信方式の１つであるＷ−
ＣＤＭＡ（Ｗｉｄｅ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕ
ｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式に対応する線形増幅
器では出力電力と電力付加効率のトレードオフの関係に
加えて、歪みと電力付加効率とがトレードオフの関係に
あり、例えば日刊工業新聞社刊行の電子技術２０００年
６月号３６ページに記載されている。従って、線形増幅
器において、歪みの低減は、高周波電力増幅器の電力付
加効率の向上に直接繋がり、ひいては高周波電力増幅器
の性能向上に繋がる。
【０００５】
【発明が解決しようとする課題】上記従来の高周波電力
増幅器においては、ベースバイアス制御回路を構成する
トランジスタのコレクタ駆動用電源と、電力増幅用トラ
ンジスタのコレクタ駆動用電源が共通に用いられてお
り、コレクタ電流Iccの上記電力増幅用トランジスタの
出力電力による高周波的揺らぎを遮断する容量、例えば
コレクタラインと接地間を結合する容量を有さない。従
って、上記コレクタ電流Iccの高周波的揺らぎが上記ベ
ースバイアス制御回路を介して上記電力増幅用トランジ
スタのベース電流Ibbに帰還されるため、高周波電力増
幅器の動作を不安定化させる要因になる。
増幅器においては、ベースバイアス制御回路を構成する
トランジスタのコレクタ駆動用電源と、電力増幅用トラ
ンジスタのコレクタ駆動用電源が共通に用いられてお
り、コレクタ電流Iccの上記電力増幅用トランジスタの
出力電力による高周波的揺らぎを遮断する容量、例えば
コレクタラインと接地間を結合する容量を有さない。従
って、上記コレクタ電流Iccの高周波的揺らぎが上記ベ
ースバイアス制御回路を介して上記電力増幅用トランジ
スタのベース電流Ibbに帰還されるため、高周波電力増
幅器の動作を不安定化させる要因になる。
【０００６】また、さらに、上記コレクタ電流Iccの高
周波的揺らぎが上記ベースバイアス制御回路を介して上
記電力増幅用トランジスタのベース電流Ibbに帰還され
るため、高周波電力増幅器の出力電力における歪みを増
大させる要因になる。
周波的揺らぎが上記ベースバイアス制御回路を介して上
記電力増幅用トランジスタのベース電流Ibbに帰還され
るため、高周波電力増幅器の出力電力における歪みを増
大させる要因になる。
【０００７】本発明の目的は、多段増幅式の高周波電力
増幅器において、各段のバイアス供給端子および配線同
士が電磁気的に結合することにより生ずる出力電力の不
安定性を低減し、もって安定な動作を有する高周波電力
増幅器を提供することにある。
増幅器において、各段のバイアス供給端子および配線同
士が電磁気的に結合することにより生ずる出力電力の不
安定性を低減し、もって安定な動作を有する高周波電力
増幅器を提供することにある。
【０００８】また、本発明の目的は、多段増幅式の高周
波電力増幅器において、各段のバイアス供給端子および
配線同士が電磁気的に結合することにより生ずる出力電
力の歪みを低減し、もって高効率な特性を有する高周波
電力増幅器を提供することにある。
波電力増幅器において、各段のバイアス供給端子および
配線同士が電磁気的に結合することにより生ずる出力電
力の歪みを低減し、もって高効率な特性を有する高周波
電力増幅器を提供することにある。
【０００９】
【課題を解決するための手段】上記目的は上記請求項１
乃至５の高周波電力増幅器において、電力増幅用の上記
第１のトランジスタにコレクタ駆動用電圧を供給する上
記第１の端子と、上記第１のトランジスタのベースバイ
アスを制御する第２のトランジスタにコレクタ駆動用電
圧を供給する上記第２の端子と、上記第１の端子と上記
第１のトランジスタのコレクタとを結合する上記第１の
配線と、上記第２の端子と上記第２のトランジスタのコ
レクタとを結合する上記第２の配線と、１つ以上のシー
ルド接地部材を備え、上記第１の端子と上記第２の端子
とが１つ以上の上記シールド接地部材で隔てられ、更に
上記第１の配線と上記第２の配線とが１つ以上の上記シ
ールド接地部材とで隔てられることにより達成できる。
乃至５の高周波電力増幅器において、電力増幅用の上記
第１のトランジスタにコレクタ駆動用電圧を供給する上
記第１の端子と、上記第１のトランジスタのベースバイ
アスを制御する第２のトランジスタにコレクタ駆動用電
圧を供給する上記第２の端子と、上記第１の端子と上記
第１のトランジスタのコレクタとを結合する上記第１の
配線と、上記第２の端子と上記第２のトランジスタのコ
レクタとを結合する上記第２の配線と、１つ以上のシー
ルド接地部材を備え、上記第１の端子と上記第２の端子
とが１つ以上の上記シールド接地部材で隔てられ、更に
上記第１の配線と上記第２の配線とが１つ以上の上記シ
ールド接地部材とで隔てられることにより達成できる。
【００１０】
【発明の実施の形態】以下、本発明を実施例によりさら
に詳細に説明する。理解を容易にするために、図面を用
いて説明する。 ＜実施例1＞図１に実施例１の高周波電力増幅器回路構
成を示す。上記高周波電力増幅器は入力整合回路1と、
電力増幅用の入力段トランジスタ１０と、段間整合回路
２と、電力増幅用の出力段トランジスタ１１と、出力整
合回路３と、トランジスタ１０、１１のベースバイアス
制御回路２０から構成され、本回路中の上記ベースバイ
アス制御回路２０はトランジスタ１２、１３と、抵抗３
０、３１から構成されている。また、上記高周波電力増
幅器は、上記出力段トランジスタ１１にコレクタ駆動用
電圧を供給する第１の端子４０と、上記ベースバイアス
制御回路２０を構成する上記トランジスタ１２、１３に
コレクタ駆動用電圧を供給する第２の端子４１と、上記
ベースバイアス制御回路を構成するトランジスタ１２、
１３に利得制御電流電圧を供給する第３の端子４２と、
上記入力段トランジスタ１０のベースに信号を入力する
信号入力端子４３と、上記出力段トランジスタ１１のコ
レクタから上記出力整合回路３を介して信号を取り出す
信号出力端子４４と、上記第１の端子４０と上記出力段
トランジスタ１１のコレクタとを上記出力整合回路３を
介して結合する第１の配線５０と、上記第２の端子４１
と上記ベースバイアス制御回路を構成するトランジスタ
１１、１２のコレクタとを結合する第２の配線６０と、
接地金属面（以下、シールド接地部材と称す）７０を有
する。更に、上記第１の端子４０と第２の端子４１は１
つ以上の上記シールド接地部材７０で隔てられ、かつ上
記第１の配線５０と第２の配線６０も１つ以上の上記シ
ールド接地部材７０で隔てられていることを特徴とす
る。ここで、シールド接地部材は導電性膜からなり、例
えば金属の蒸着法、スパッタ法などにより誘電体板上に
形成される。あるいは導電材料を誘電体上にコーティン
グする方法でもよい。また、金属板のような部材を用い
ることもできる。
に詳細に説明する。理解を容易にするために、図面を用
いて説明する。 ＜実施例1＞図１に実施例１の高周波電力増幅器回路構
成を示す。上記高周波電力増幅器は入力整合回路1と、
電力増幅用の入力段トランジスタ１０と、段間整合回路
２と、電力増幅用の出力段トランジスタ１１と、出力整
合回路３と、トランジスタ１０、１１のベースバイアス
制御回路２０から構成され、本回路中の上記ベースバイ
アス制御回路２０はトランジスタ１２、１３と、抵抗３
０、３１から構成されている。また、上記高周波電力増
幅器は、上記出力段トランジスタ１１にコレクタ駆動用
電圧を供給する第１の端子４０と、上記ベースバイアス
制御回路２０を構成する上記トランジスタ１２、１３に
コレクタ駆動用電圧を供給する第２の端子４１と、上記
ベースバイアス制御回路を構成するトランジスタ１２、
１３に利得制御電流電圧を供給する第３の端子４２と、
上記入力段トランジスタ１０のベースに信号を入力する
信号入力端子４３と、上記出力段トランジスタ１１のコ
レクタから上記出力整合回路３を介して信号を取り出す
信号出力端子４４と、上記第１の端子４０と上記出力段
トランジスタ１１のコレクタとを上記出力整合回路３を
介して結合する第１の配線５０と、上記第２の端子４１
と上記ベースバイアス制御回路を構成するトランジスタ
１１、１２のコレクタとを結合する第２の配線６０と、
接地金属面（以下、シールド接地部材と称す）７０を有
する。更に、上記第１の端子４０と第２の端子４１は１
つ以上の上記シールド接地部材７０で隔てられ、かつ上
記第１の配線５０と第２の配線６０も１つ以上の上記シ
ールド接地部材７０で隔てられていることを特徴とす
る。ここで、シールド接地部材は導電性膜からなり、例
えば金属の蒸着法、スパッタ法などにより誘電体板上に
形成される。あるいは導電材料を誘電体上にコーティン
グする方法でもよい。また、金属板のような部材を用い
ることもできる。
【００１１】図２に、上記図1の回路を具現化した場合
のモジュール（基板層）構成を示す。基板は表面導体層
２００と、裏面導体層２０１と、誘電体板１００から構
成される。上記導体層は例えば銅や金を主成分とし、上
記誘電体板は例えばセラミックや樹脂を主成分とするこ
とを特徴とする。
のモジュール（基板層）構成を示す。基板は表面導体層
２００と、裏面導体層２０１と、誘電体板１００から構
成される。上記導体層は例えば銅や金を主成分とし、上
記誘電体板は例えばセラミックや樹脂を主成分とするこ
とを特徴とする。
【００１２】図３に上記表面導体層２００の模式図を、
図４に上記裏面導体層２０１の模式図を、図５に要部斜
視図を示す。図３において、1は上記入力整合回路、２
は上記段間整合回路、３は上記出力整合回路、１０は上
記入力段トランジスタ、１１は上記出力段トランジス
タ、２０は上記電力増幅用のトランジスタ１０，１１の
ベースバイアス制御回路、１２、１３は上記ベースバイ
アス制御回路を構成するトランジスタ、３０、３１は上
記ベースバイアス制御回路の有する抵抗、５０は上記第
１の配線、６０は上記第２の配線、１１０は上記第１の
配線５０と上記第２の配線６０を隔てる第１のシールド
接地部材、１００は誘電体板、１０１a〜１０１fは図５
に示すように導体層間を結合する貫通穴（以下、スルー
ホールと称する）である。
図４に上記裏面導体層２０１の模式図を、図５に要部斜
視図を示す。図３において、1は上記入力整合回路、２
は上記段間整合回路、３は上記出力整合回路、１０は上
記入力段トランジスタ、１１は上記出力段トランジス
タ、２０は上記電力増幅用のトランジスタ１０，１１の
ベースバイアス制御回路、１２、１３は上記ベースバイ
アス制御回路を構成するトランジスタ、３０、３１は上
記ベースバイアス制御回路の有する抵抗、５０は上記第
１の配線、６０は上記第２の配線、１１０は上記第１の
配線５０と上記第２の配線６０を隔てる第１のシールド
接地部材、１００は誘電体板、１０１a〜１０１fは図５
に示すように導体層間を結合する貫通穴（以下、スルー
ホールと称する）である。
【００１３】また、上記電力増幅用のトランジスタ１
０、１１と、上記ベースバイアス制御回路２０はそれぞ
れ同一または個別の半導体素子上に作成され表面導体層
に実装される。特に、上記電力増幅用トランジスタ１
０、１１はＧａＡｓを主成分とする半導体素子上に形成
されることを特徴とする。
０、１１と、上記ベースバイアス制御回路２０はそれぞ
れ同一または個別の半導体素子上に作成され表面導体層
に実装される。特に、上記電力増幅用トランジスタ１
０、１１はＧａＡｓを主成分とする半導体素子上に形成
されることを特徴とする。
【００１４】図４において、４０は上記第１の端子、４
１は上記第２の端子、４２は上記第３の端子、４３は上
記信号入力端子、４４は上記信号出力端子、１２０は上
記第１の端子４０と上記第２の端子４１とを隔てる第２
のシールド接地部材である。
１は上記第２の端子、４２は上記第３の端子、４３は上
記信号入力端子、４４は上記信号出力端子、１２０は上
記第１の端子４０と上記第２の端子４１とを隔てる第２
のシールド接地部材である。
【００１５】図５において、５２０は上記ベースバイア
ス制御回路２０を搭載した半導体素子である。
ス制御回路２０を搭載した半導体素子である。
【００１６】本発明は図３乃至図５に示すようなモジュ
ール構造を有することを特徴とする。以下に、そのモジ
ュール構成の実施例を示す。すなわち、上記入力段トラ
ンジスタ１０のベースは上記入力整合回路１およびスル
ーホール１０１ｅを介して上記信号入力端子４３に接続
され、上記出力段トランジスタ１１のコレクタは上記出
力整合回路３およびスルーホール１０１ｆを介して信号
出力端子４４に接続されると同時に上記出力整合回路３
と上記第１の配線５０とスルーホール１０１ｄを介して
上記第１の端子４０に接続され、上記ベースバイアス制
御回路を構成するトランジスタ１２、１３のベースはス
ルーホール１０１ａを介して上記第３の端子４２に接続
され、上記トランジスタ１２、１３のコレクタは上記第
２の配線６０とスルーホール１０１ｂを介して上記第２
の端子４１に接続される。また、上記第１のシールド接
地部材１１０は１つ以上のスルーホール１０１ｃを介し
て上記第２のシールド接地部材１２０に接続され、上記
第２のシールド接地部材１２０はマザーボード等に接地
されることを特徴とする。
ール構造を有することを特徴とする。以下に、そのモジ
ュール構成の実施例を示す。すなわち、上記入力段トラ
ンジスタ１０のベースは上記入力整合回路１およびスル
ーホール１０１ｅを介して上記信号入力端子４３に接続
され、上記出力段トランジスタ１１のコレクタは上記出
力整合回路３およびスルーホール１０１ｆを介して信号
出力端子４４に接続されると同時に上記出力整合回路３
と上記第１の配線５０とスルーホール１０１ｄを介して
上記第１の端子４０に接続され、上記ベースバイアス制
御回路を構成するトランジスタ１２、１３のベースはス
ルーホール１０１ａを介して上記第３の端子４２に接続
され、上記トランジスタ１２、１３のコレクタは上記第
２の配線６０とスルーホール１０１ｂを介して上記第２
の端子４１に接続される。また、上記第１のシールド接
地部材１１０は１つ以上のスルーホール１０１ｃを介し
て上記第２のシールド接地部材１２０に接続され、上記
第２のシールド接地部材１２０はマザーボード等に接地
されることを特徴とする。
【００１７】次に、図面を用いて本発明の高周波電力増
幅器の実施例1の動作について説明する。図１におい
て、上記信号入力端子４３から入力された信号は上記入
力整合回路１と、上記入力段トランジスタ１０と、上記
段間整合回路２と、上記出力段トランジスタ１１と、上
記出力整合回路３を介して上記信号出力端子４４から取
り出される。ベースバイアス制御回路２０は上記電力増
幅用のトランジスタ１０、１１のベース電流Ibb1、Ibb2
を実質的に上記第２の端子４１からのコレクタ電流Icc3
から供給することによって、利得制御電源から供給すべ
き利得制御電流Iapcを低減し、利得制御電圧を発生させ
る外部制御回路に要求される電流供給能力を低減するた
めに用いる。例えば、上記入力段トランジスタ１０のベ
ースを駆動するトランジスタ１２を用いることにより、
上記利得制御電源から供給すべき利得制御電流Iapcの低
減量は、ベース駆動用の上記トランジスタ１２の増幅率
に略反比例し、通常トランジスタの電流増幅率は１０以
上であることから、ベース駆動用の上記トランジスタ１
２を使用しない場合に比べて少なくとも１０分の１に低
減できることになる。従って、上記電力増幅用の初段ト
ランジスタのベース駆動電流Ibb1の少なくとも９割以上
は上記コレクタ電流Iccを増幅することで得られること
になる。上記出力段トランジスタ１１のベースを駆動す
る上記トランジスタ１３の動作についても同様である。
幅器の実施例1の動作について説明する。図１におい
て、上記信号入力端子４３から入力された信号は上記入
力整合回路１と、上記入力段トランジスタ１０と、上記
段間整合回路２と、上記出力段トランジスタ１１と、上
記出力整合回路３を介して上記信号出力端子４４から取
り出される。ベースバイアス制御回路２０は上記電力増
幅用のトランジスタ１０、１１のベース電流Ibb1、Ibb2
を実質的に上記第２の端子４１からのコレクタ電流Icc3
から供給することによって、利得制御電源から供給すべ
き利得制御電流Iapcを低減し、利得制御電圧を発生させ
る外部制御回路に要求される電流供給能力を低減するた
めに用いる。例えば、上記入力段トランジスタ１０のベ
ースを駆動するトランジスタ１２を用いることにより、
上記利得制御電源から供給すべき利得制御電流Iapcの低
減量は、ベース駆動用の上記トランジスタ１２の増幅率
に略反比例し、通常トランジスタの電流増幅率は１０以
上であることから、ベース駆動用の上記トランジスタ１
２を使用しない場合に比べて少なくとも１０分の１に低
減できることになる。従って、上記電力増幅用の初段ト
ランジスタのベース駆動電流Ibb1の少なくとも９割以上
は上記コレクタ電流Iccを増幅することで得られること
になる。上記出力段トランジスタ１１のベースを駆動す
る上記トランジスタ１３の動作についても同様である。
【００１８】図１、図５及び図１１において、上記シー
ルド接地部材７０、１１０、１３０、１４０は１つ以上
のスルーホールを介し上記第２のシールド接地部材１２
０に接続され、上記第２のシールド接地部材はマザーボ
ード等に接地されるため、上記全てのシールド接地部材
７０、１１０、１２０、１３０、１４０はゼロ電位とな
る。本発明の高周波電力増幅器を例えば電源電圧３．５
Vで９００MHzの周波数で動作させ、上記出力段トランジ
スタ１１の出力電力を例えば３５dBmとする。このとき
上記出力段トランジスタ１１のコレクタでの電圧振幅は
１５V程度となり、上記第１の配線５０の電流および電
圧はこの高周波出力電力の影響により揺らぎを生じる。
通常、コレクタ駆動用電源とモジュール上に装備された
上記第１および第２の端子各々に電気的に接続するよう
にマザーボード等に形成された電源ラインには、数μF
の容量性素子が電源ラインと接地間に挿入され、コレク
タ駆動用電源またはその他電源ラインには上記高周波的
揺らぎは伝播しない構造となっている。
ルド接地部材７０、１１０、１３０、１４０は１つ以上
のスルーホールを介し上記第２のシールド接地部材１２
０に接続され、上記第２のシールド接地部材はマザーボ
ード等に接地されるため、上記全てのシールド接地部材
７０、１１０、１２０、１３０、１４０はゼロ電位とな
る。本発明の高周波電力増幅器を例えば電源電圧３．５
Vで９００MHzの周波数で動作させ、上記出力段トランジ
スタ１１の出力電力を例えば３５dBmとする。このとき
上記出力段トランジスタ１１のコレクタでの電圧振幅は
１５V程度となり、上記第１の配線５０の電流および電
圧はこの高周波出力電力の影響により揺らぎを生じる。
通常、コレクタ駆動用電源とモジュール上に装備された
上記第１および第２の端子各々に電気的に接続するよう
にマザーボード等に形成された電源ラインには、数μF
の容量性素子が電源ラインと接地間に挿入され、コレク
タ駆動用電源またはその他電源ラインには上記高周波的
揺らぎは伝播しない構造となっている。
【００１９】しかし、基板内部においてはサイズが小さ
く、モジュール上に形成された上記入力段トランジスタ
１０および上記出力段トランジスタ１１のコレクタ駆動
用電圧供給線路と接地間にも一般的に容量性素子を配置
し、高周波回路系へのコレクタ駆動用電圧供給線路の影
響を極力低減するが（図示せず）、マザーボード等に使
用する上記数μFの容量性素子は部品サイズ大きいた
め、その使用が困難であり、実際には１００nF以下が限
界である。そのために上記第１の配線５０の電流および
電圧の高周波的な揺らぎが上記第２の配線６０を介して
ベースバイアス制御回路２０に伝播する。
く、モジュール上に形成された上記入力段トランジスタ
１０および上記出力段トランジスタ１１のコレクタ駆動
用電圧供給線路と接地間にも一般的に容量性素子を配置
し、高周波回路系へのコレクタ駆動用電圧供給線路の影
響を極力低減するが（図示せず）、マザーボード等に使
用する上記数μFの容量性素子は部品サイズ大きいた
め、その使用が困難であり、実際には１００nF以下が限
界である。そのために上記第１の配線５０の電流および
電圧の高周波的な揺らぎが上記第２の配線６０を介して
ベースバイアス制御回路２０に伝播する。
【００２０】図６には、誘電体板としてアルミナセラミ
ック基板を使用した場合の３次元電磁界シミュレーショ
ン結果を示す。該図は、上記第１の配線５０と上記第２
の配線６０の間に挿入した第１のシールド接地部材（又
は接地金属面）１１０の幅と上記第１の配線５０と第２
の配線６０の間のアイソレーション量の関係を示す。た
だし、上記シミュレーションにおいて、上記第１の配線
５０と第１のシールド接地部材１１０との間隔および上
記第２の配線６０と第１のシールド接地部材１１０との
間隔は高周波モジュールを作製する場合の一般的な最小
寸法である０．１ｍｍ一定とした。
ック基板を使用した場合の３次元電磁界シミュレーショ
ン結果を示す。該図は、上記第１の配線５０と上記第２
の配線６０の間に挿入した第１のシールド接地部材（又
は接地金属面）１１０の幅と上記第１の配線５０と第２
の配線６０の間のアイソレーション量の関係を示す。た
だし、上記シミュレーションにおいて、上記第１の配線
５０と第１のシールド接地部材１１０との間隔および上
記第２の配線６０と第１のシールド接地部材１１０との
間隔は高周波モジュールを作製する場合の一般的な最小
寸法である０．１ｍｍ一定とした。
【００２１】図６より上記第１のシールド接地部材がな
い場合、アイソレーション量は−３０dB程度であり、出
力電力３５dBmに対し不十分である。従って、上記ベー
スバイアス制御回路の動作で述べた通り、上記出力段ト
ランジスタ１１のベース電流Ibb2は実質的に第２の端子
４１から第２の配線６０を介して上記第４のトランジス
タ１３のコレクタ電流Icc3から供給されるため、上記第
２の配線６０での電流および電圧の高周波的揺らぎは出
力段トランジスタ１１のベース電流Ibb2の揺らぎとな
る。ベース電流が高周波的に揺らいだ場合、一般的にト
ランジスタの動作は不安定となるため、結果的に上記高
周波電力増幅器の動作が不安定となる。
い場合、アイソレーション量は−３０dB程度であり、出
力電力３５dBmに対し不十分である。従って、上記ベー
スバイアス制御回路の動作で述べた通り、上記出力段ト
ランジスタ１１のベース電流Ibb2は実質的に第２の端子
４１から第２の配線６０を介して上記第４のトランジス
タ１３のコレクタ電流Icc3から供給されるため、上記第
２の配線６０での電流および電圧の高周波的揺らぎは出
力段トランジスタ１１のベース電流Ibb2の揺らぎとな
る。ベース電流が高周波的に揺らいだ場合、一般的にト
ランジスタの動作は不安定となるため、結果的に上記高
周波電力増幅器の動作が不安定となる。
【００２２】しかし、本発明の高周波電力増幅器は上記
構造で説明した通り、電力増幅用の上記出力段トランジ
スタにコレクタ駆動用電圧を供給する上記第１の端子４
０および第１の配線５０と、上記ベースバイアス制御回
路を構成するトランジスタ１２、１３にコレクタ駆動用
電圧を供給する上記第２の端子４１および第２の配線６
０とを個別に設けた上で、更に上記第１の配線５０と上
記第２の配線６０との間に上記第１のシールド接地部材
１１０を有し、上記第１の端子４０と上記第２の端子４
１との間にも上記第２のシールド接地部材１２０を有す
る。上記第１のシールド接地部材１１０および上記第２
のシールド接地部材１２０の幅を０．２ｍｍ以上とする
ことにより、−５０dB以下のアイソレーション量を得る
ことができる。
構造で説明した通り、電力増幅用の上記出力段トランジ
スタにコレクタ駆動用電圧を供給する上記第１の端子４
０および第１の配線５０と、上記ベースバイアス制御回
路を構成するトランジスタ１２、１３にコレクタ駆動用
電圧を供給する上記第２の端子４１および第２の配線６
０とを個別に設けた上で、更に上記第１の配線５０と上
記第２の配線６０との間に上記第１のシールド接地部材
１１０を有し、上記第１の端子４０と上記第２の端子４
１との間にも上記第２のシールド接地部材１２０を有す
る。上記第１のシールド接地部材１１０および上記第２
のシールド接地部材１２０の幅を０．２ｍｍ以上とする
ことにより、−５０dB以下のアイソレーション量を得る
ことができる。
【００２３】これにより、上記の電流および電圧の高周
波的揺らぎが上記第１の配線５０から上記第２の配線６
０へ、また第１の端子４０から第２の端子４１へと伝播
しないため、上記高周波電力増幅器を構成する上記電力
増幅用のトランジスタ１０、１１のベース電流Ibb1、Ib
b2を安定化し、さらに上記電力増幅用のトランジスタ１
０、１１の動作を安定化させることにより上記課題を解
決できる。
波的揺らぎが上記第１の配線５０から上記第２の配線６
０へ、また第１の端子４０から第２の端子４１へと伝播
しないため、上記高周波電力増幅器を構成する上記電力
増幅用のトランジスタ１０、１１のベース電流Ibb1、Ib
b2を安定化し、さらに上記電力増幅用のトランジスタ１
０、１１の動作を安定化させることにより上記課題を解
決できる。
【００２４】＜実施例２＞以下、図面を用いて、本発明
の第２の実施例を説明する。実施例２の高周波電力増幅
器回路構成は、上記実施例1で用いた図1と同様である。
の第２の実施例を説明する。実施例２の高周波電力増幅
器回路構成は、上記実施例1で用いた図1と同様である。
【００２５】図７に実施例２でのモジュール（基板層）
構成を示す。基板は表面導体層３００と、第１の内層導
体層３０１と、第２の内層導体層３０２と、裏面導体層
３０３と、誘電体板１００ａ、１００ｂ、１００ｃから
構成される。上記導体層および上記誘電体板の構成要素
は上記実施例1と同様である。
構成を示す。基板は表面導体層３００と、第１の内層導
体層３０１と、第２の内層導体層３０２と、裏面導体層
３０３と、誘電体板１００ａ、１００ｂ、１００ｃから
構成される。上記導体層および上記誘電体板の構成要素
は上記実施例1と同様である。
【００２６】図８に上記表面導体層３００の模式図を、
図９に上記第１の内層導体層３０１の模式図を、図１０
に上記第２の内層導体層３０２の模式図を、図１１に要
部斜視図を示す。実施例２において、上記裏面導体層３
０３の模式図は上記実施例1で用いた図４と同様であ
る。図８において、入力整合回路1と、電力増幅用の入
力段トランジスタ１０と、段間整合回路２と、電力増幅
用の出力段トランジスタ１１と、出力整合回路３と、ベ
ースバイアス制御回路２０と、ベースバイアス制御回路
２０を構成するトランジスタ１２、１３および抵抗３
０、３１の構造は上記実施例1と同様である。
図９に上記第１の内層導体層３０１の模式図を、図１０
に上記第２の内層導体層３０２の模式図を、図１１に要
部斜視図を示す。実施例２において、上記裏面導体層３
０３の模式図は上記実施例1で用いた図４と同様であ
る。図８において、入力整合回路1と、電力増幅用の入
力段トランジスタ１０と、段間整合回路２と、電力増幅
用の出力段トランジスタ１１と、出力整合回路３と、ベ
ースバイアス制御回路２０と、ベースバイアス制御回路
２０を構成するトランジスタ１２、１３および抵抗３
０、３１の構造は上記実施例1と同様である。
【００２７】図９は、図７の内層導体層３０１の模式図
である。ここで、１３０は第３のシールド接地部材を示
す。図１０において、５０は上記第１の配線であり、１
４０は第４のシールド接地部材である。
である。ここで、１３０は第３のシールド接地部材を示
す。図１０において、５０は上記第１の配線であり、１
４０は第４のシールド接地部材である。
【００２８】図８乃至図１１に示すように、上記入力段
トランジスタ１０のベースは上記入力整合回路1および
スルーホール１０１ｉを介して上記信号入力端子４３に
接続され、上記出力段トランジスタ１１のコレクタは上
記出力整合回路３およびスルーホール１０１ｊを介して
信号出力端子４４に接続される。同時に、上記出力整合
回路３と上記表面導体層３００と第２の内層導体層３０
２を接続するスルーホール１０１ｋと、上記第２の内層
導体層３０２に形成された上記第１の配線５０と上記第
２の内層導体層３０２と上記裏面導体層３０３を接続す
るスルーホール１０１ｍを介して上記第１の端子４０に
接続される。上記ベースバイアス制御回路を構成するト
ランジスタ１２、１３のベースはスルーホール１０１を
介して上記第３の端子に接続され、上記同トランジスタ
１２、１３のコレクタは上記第２の配線６０と表面導体
層３００と裏面導体層３０３を接続するスルーホール１
０１ｈを介して上記第２の端子４１に接続される。
トランジスタ１０のベースは上記入力整合回路1および
スルーホール１０１ｉを介して上記信号入力端子４３に
接続され、上記出力段トランジスタ１１のコレクタは上
記出力整合回路３およびスルーホール１０１ｊを介して
信号出力端子４４に接続される。同時に、上記出力整合
回路３と上記表面導体層３００と第２の内層導体層３０
２を接続するスルーホール１０１ｋと、上記第２の内層
導体層３０２に形成された上記第１の配線５０と上記第
２の内層導体層３０２と上記裏面導体層３０３を接続す
るスルーホール１０１ｍを介して上記第１の端子４０に
接続される。上記ベースバイアス制御回路を構成するト
ランジスタ１２、１３のベースはスルーホール１０１を
介して上記第３の端子に接続され、上記同トランジスタ
１２、１３のコレクタは上記第２の配線６０と表面導体
層３００と裏面導体層３０３を接続するスルーホール１
０１ｈを介して上記第２の端子４１に接続される。
【００２９】また、上記第３乃至第４のシールド接地部
材１３０、１４０は１つ以上のスルーホール１０１ｌを
介して上記裏面導体層３０３に形成された上記第２のシ
ールド接地部材１２０に接続され、上記第２のシールド
接地部材１２０はマザーボード等に接地されている。さ
らに、第３のシールド接地部材１３０は、第１の配線５
０の幅をＷ１とし、誘電体膜厚をＷ２とすると、Ｗ１＋
２ｘＷ２以上の幅を持つことを特徴とする。
材１３０、１４０は１つ以上のスルーホール１０１ｌを
介して上記裏面導体層３０３に形成された上記第２のシ
ールド接地部材１２０に接続され、上記第２のシールド
接地部材１２０はマザーボード等に接地されている。さ
らに、第３のシールド接地部材１３０は、第１の配線５
０の幅をＷ１とし、誘電体膜厚をＷ２とすると、Ｗ１＋
２ｘＷ２以上の幅を持つことを特徴とする。
【００３０】これは、前述の３次元電磁界シミュレーシ
ョンから導出された結果であり、第１の配線からの第３
のシールド接地部材に対する電磁界の広がりは、第１の
配線の端部から見込む角度が４５度以内が強く、それ以
上の角度では電磁界の強度が弱くなることに基づく結果
である。
ョンから導出された結果であり、第１の配線からの第３
のシールド接地部材に対する電磁界の広がりは、第１の
配線の端部から見込む角度が４５度以内が強く、それ以
上の角度では電磁界の強度が弱くなることに基づく結果
である。
【００３１】実施例２で示す本発明の高周波電力増幅器
は、上記第１の配線５０と上記第２の配線６０をそれぞ
れ有する導体層の間に主に上記第３のシールド接地部材
１３０から構成される上記第１の内層導体層３０１を有
することを特徴とする。なお、実施例２において、上記
第１の配線５０を上記第２の内層導体層３０２に形成
し、上記第１の配線６０を上記表面導体層３００に形成
しているが、逆であっても構わない。
は、上記第１の配線５０と上記第２の配線６０をそれぞ
れ有する導体層の間に主に上記第３のシールド接地部材
１３０から構成される上記第１の内層導体層３０１を有
することを特徴とする。なお、実施例２において、上記
第１の配線５０を上記第２の内層導体層３０２に形成
し、上記第１の配線６０を上記表面導体層３００に形成
しているが、逆であっても構わない。
【００３２】また、上記第１の配線５０及び上記第２の
配線６０は複数の導体層にまたがって形成されても構わ
ない。この一例を図７および図１３を用いて説明する。
図１３において、４０は裏面導体層３０３（図７参照）
に形成された第１の端子であり、５０−ａは第２の内層
導体層３０２に形成された第１の配線５０の一部であ
り、５０−ｂは表面層導体層３００に形成された第１の
配線５０の一部であり、１０１ｍは上記第１の端子４０
と上記第１の配線５０−ａとを接続するスルーホールで
あり、１０１ｎは上記第１の配線５０−ａと上記第１の
配線５０−ｂとを接続するスルーホールであり、４１は
裏面導体層３０３に形成された第２の端子であり、６０
は表面導体層に形成された第２の配線であり、１０１ｈ
は上記第２の端子４１と上記第２の配線６０とを接続す
るスルーホールである。第１の配線５０−ｂと第２の配
線６０との間には第１のシールド接地部材１１０が形成
され、第１の配線５０−ａと第２の配線６０との間には
第１の内層導体層３０１に形成された第３のシールド接
地部材１３０が配置され、第２の内層導体層において第
１の配線５０−ａとスルーホール１０１ｈとの間には第
４のシールド接地部材１４０が形成される。このよう
に、実施例１及び実施例２の手法を適宜織り交ぜて用い
ても構わない。
配線６０は複数の導体層にまたがって形成されても構わ
ない。この一例を図７および図１３を用いて説明する。
図１３において、４０は裏面導体層３０３（図７参照）
に形成された第１の端子であり、５０−ａは第２の内層
導体層３０２に形成された第１の配線５０の一部であ
り、５０−ｂは表面層導体層３００に形成された第１の
配線５０の一部であり、１０１ｍは上記第１の端子４０
と上記第１の配線５０−ａとを接続するスルーホールで
あり、１０１ｎは上記第１の配線５０−ａと上記第１の
配線５０−ｂとを接続するスルーホールであり、４１は
裏面導体層３０３に形成された第２の端子であり、６０
は表面導体層に形成された第２の配線であり、１０１ｈ
は上記第２の端子４１と上記第２の配線６０とを接続す
るスルーホールである。第１の配線５０−ｂと第２の配
線６０との間には第１のシールド接地部材１１０が形成
され、第１の配線５０−ａと第２の配線６０との間には
第１の内層導体層３０１に形成された第３のシールド接
地部材１３０が配置され、第２の内層導体層において第
１の配線５０−ａとスルーホール１０１ｈとの間には第
４のシールド接地部材１４０が形成される。このよう
に、実施例１及び実施例２の手法を適宜織り交ぜて用い
ても構わない。
【００３３】またさらに、実施例２において、上記入力
整合回路１と、上記段間整合回路２と、上記出力整合回
路３は共に上記表面導体層３００に形成されているが、
それぞれ上記表面導体層３００および上記第２の内層導
体層３０２に分散して形成されても構わない。
整合回路１と、上記段間整合回路２と、上記出力整合回
路３は共に上記表面導体層３００に形成されているが、
それぞれ上記表面導体層３００および上記第２の内層導
体層３０２に分散して形成されても構わない。
【００３４】実施例２で示す本発明の動作は、上記実施
例１と同様である。なお、上記施例１乃至２において、
裏面導体層に端子を作製する裏面電極方式を採用してい
るが、上記端子を基板側面に作製する側面電極方式を採
用しても構わない。また、上記実施例１乃至２におい
て、２段増幅器を採用しているが、１段増幅器もしくは
３段以上の増幅器であっても構わない。
例１と同様である。なお、上記施例１乃至２において、
裏面導体層に端子を作製する裏面電極方式を採用してい
るが、上記端子を基板側面に作製する側面電極方式を採
用しても構わない。また、上記実施例１乃至２におい
て、２段増幅器を採用しているが、１段増幅器もしくは
３段以上の増幅器であっても構わない。
【００３５】またさらに、実施例１及び実施例２におい
て、上記第２の端子４１はベースバイアス制御回路を構
成するトランジスタ１２、１３にコレクタ駆動用電圧を
供給する端子および電力増幅用トランジスタ１０にコレ
クタ駆動用電圧を供給する端子として共有されている
が、上記第２の端子４１はベースバイアス制御回路を構
成するトランジスタ１２、１３にコレクタ駆動用電圧を
供給する第４の端子および電力増幅用トランジスタ１０
にコレクタ駆動用電圧を供給する第５の端子に分けて形
成しても構わない。
て、上記第２の端子４１はベースバイアス制御回路を構
成するトランジスタ１２、１３にコレクタ駆動用電圧を
供給する端子および電力増幅用トランジスタ１０にコレ
クタ駆動用電圧を供給する端子として共有されている
が、上記第２の端子４１はベースバイアス制御回路を構
成するトランジスタ１２、１３にコレクタ駆動用電圧を
供給する第４の端子および電力増幅用トランジスタ１０
にコレクタ駆動用電圧を供給する第５の端子に分けて形
成しても構わない。
【００３６】実施例１及び実施例２において、電力増幅
回路を構成するトランジスタは、ＧａＡｓＨＢＴを用い
たが、これに限定されるものではなく、各々多くの変形
が可能であることは言うまでもない。例えば、ＳｉＧｅ
（シリコン・ゲルマニューム）を用いたＨＢＴ やＩｎ
Ｐ（インジューム・りん）を用いたＨＢＴなどが適用可
能である。
回路を構成するトランジスタは、ＧａＡｓＨＢＴを用い
たが、これに限定されるものではなく、各々多くの変形
が可能であることは言うまでもない。例えば、ＳｉＧｅ
（シリコン・ゲルマニューム）を用いたＨＢＴ やＩｎ
Ｐ（インジューム・りん）を用いたＨＢＴなどが適用可
能である。
【００３７】さらに、実施例１及び実施例２において、
電力増幅回路を構成するトランジスタが、バイポーラト
ランジスタの場合について説明したが、これに限定され
るものではなく、例えば上記トランジスタとして、ＭＯ
ＳＦＥＴ（電界効果型トランジスタ）を適用することも
出来る。この場合、上記の回路動作は電流駆動型と電圧
駆動型で異なるが、本発明の解決課題である安定な動作
を有する高周波電力増幅器を得ることが出来る。
電力増幅回路を構成するトランジスタが、バイポーラト
ランジスタの場合について説明したが、これに限定され
るものではなく、例えば上記トランジスタとして、ＭＯ
ＳＦＥＴ（電界効果型トランジスタ）を適用することも
出来る。この場合、上記の回路動作は電流駆動型と電圧
駆動型で異なるが、本発明の解決課題である安定な動作
を有する高周波電力増幅器を得ることが出来る。
【００３８】またさらに、実施例１及び実施例２におい
て、ベースバイアス制御回路２０の回路形式は便宜的に
エミッタ・フォロアを採用したが、これに限らず、ソー
ス・フォロアやオペアンプを用いた電圧フォロア等の任
意の形式であっても構わない。
て、ベースバイアス制御回路２０の回路形式は便宜的に
エミッタ・フォロアを採用したが、これに限らず、ソー
ス・フォロアやオペアンプを用いた電圧フォロア等の任
意の形式であっても構わない。
【００３９】さらに、実施例１及び実施例２において、
トランジスタ１１のコレクタとトランジスタ１１にコレ
クタ駆動用電圧を供給する第１の端子４０とを出力整合
回路３を介して結合する第１の配線５０と、トランジス
タ１２及び１３のコレクタとトランジスタ１２及び１３
にコレクタ駆動用電圧を供給する第２の端子４１とを結
合する第２の配線６０との間にシールド接地部材を配置
している。
トランジスタ１１のコレクタとトランジスタ１１にコレ
クタ駆動用電圧を供給する第１の端子４０とを出力整合
回路３を介して結合する第１の配線５０と、トランジス
タ１２及び１３のコレクタとトランジスタ１２及び１３
にコレクタ駆動用電圧を供給する第２の端子４１とを結
合する第２の配線６０との間にシールド接地部材を配置
している。
【００４０】図１１において、上記シールド接地部材１
３０、１４０は１つ以上のスルーホールを介し上記第２
のシールド接地部材１２０に接続され、上記第２のシー
ルド接地部材はマザーボード等に接地されるため、上記
全てのシールド接地部材１２０、１３０、１４０はゼロ
電位となる。本発明の高周波電力増幅器を例えば、電源
電圧３．５Vで９００MHzの周波数で動作させ、上記出力
段トランジスタ１１の出力電力を例えば３５dBmとす
る。
３０、１４０は１つ以上のスルーホールを介し上記第２
のシールド接地部材１２０に接続され、上記第２のシー
ルド接地部材はマザーボード等に接地されるため、上記
全てのシールド接地部材１２０、１３０、１４０はゼロ
電位となる。本発明の高周波電力増幅器を例えば、電源
電圧３．５Vで９００MHzの周波数で動作させ、上記出力
段トランジスタ１１の出力電力を例えば３５dBmとす
る。
【００４１】このとき上記出力段トランジスタ１１のコ
レクタでの電圧振幅は１５V程度となり、上記第１の配
線５０の電流および電圧はこの高周波出力電力の影響に
より揺らぎを生じる。通常、コレクタ駆動用電源とモジ
ュール上に装備された上記第１乃至第１の端子とを接続
するマザーボード等に形成された電源ラインには、数μ
Fの容量性素子が電源ラインと接地間に挿入され、コレ
クタ駆動用電源またはその他電源ラインには上記高周波
的揺らぎは伝播しない構造となっている。
レクタでの電圧振幅は１５V程度となり、上記第１の配
線５０の電流および電圧はこの高周波出力電力の影響に
より揺らぎを生じる。通常、コレクタ駆動用電源とモジ
ュール上に装備された上記第１乃至第１の端子とを接続
するマザーボード等に形成された電源ラインには、数μ
Fの容量性素子が電源ラインと接地間に挿入され、コレ
クタ駆動用電源またはその他電源ラインには上記高周波
的揺らぎは伝播しない構造となっている。
【００４２】しかし、本発明の実施例１及び実施例２の
動作についての説明で述べた通り、本発明の目的は、電
力増幅用のトランジスタ１１にコレクタ駆動用電圧を供
給する第１の配線５０からトランジスタ１１の入力側へ
の電磁気的揺らぎの伝播を低減し、もって電力増幅器の
出力電力の安定化を図ることである。
動作についての説明で述べた通り、本発明の目的は、電
力増幅用のトランジスタ１１にコレクタ駆動用電圧を供
給する第１の配線５０からトランジスタ１１の入力側へ
の電磁気的揺らぎの伝播を低減し、もって電力増幅器の
出力電力の安定化を図ることである。
【００４３】従って、第１の配線５０および第２の配線
６０の間のみならず、第１の配線５０とトランジスタ１
０のベースとトランジスタ１２のエミッタとを結合する
第３の配線（図示せず）との間、第１の配線５０とトラ
ンジスタ１１のベースとトランジスタ１３のエミッタと
を結合する第４の配線（図示せず）との間、第１の配線
５０とトランジスタ１０のコレクタと第２の端子４１と
を結合する第５配線（図示せず）の間、にも各々シール
ド接地部材を配置することが望ましい。
６０の間のみならず、第１の配線５０とトランジスタ１
０のベースとトランジスタ１２のエミッタとを結合する
第３の配線（図示せず）との間、第１の配線５０とトラ
ンジスタ１１のベースとトランジスタ１３のエミッタと
を結合する第４の配線（図示せず）との間、第１の配線
５０とトランジスタ１０のコレクタと第２の端子４１と
を結合する第５配線（図示せず）の間、にも各々シール
ド接地部材を配置することが望ましい。
【００４４】さらに、図１４に第１の配線５０と上記第
４の配線との間に容量部品を挿入し、第１の配線と第４
の配線との電磁気的相互作用がある状態と、第１の配線
と第４の配線との間にシールド接地部材を挿入し、第１
の配線と第４の配線との電磁気的相互作用がない状態で
の、±５MHz隣接チャネル漏洩電力比の実測値を示す。
隣接チャネル漏洩電力比は電力増幅器の入力電力に対す
る出力電力の歪みを表すパラメータとして一般的に用い
られる。測定条件は、室温、Ｗ−ＣＤＭＡ変調信号入
力、入力信号周波数１．９５GHz、出力電力２７dBmであ
る。
４の配線との間に容量部品を挿入し、第１の配線と第４
の配線との電磁気的相互作用がある状態と、第１の配線
と第４の配線との間にシールド接地部材を挿入し、第１
の配線と第４の配線との電磁気的相互作用がない状態で
の、±５MHz隣接チャネル漏洩電力比の実測値を示す。
隣接チャネル漏洩電力比は電力増幅器の入力電力に対す
る出力電力の歪みを表すパラメータとして一般的に用い
られる。測定条件は、室温、Ｗ−ＣＤＭＡ変調信号入
力、入力信号周波数１．９５GHz、出力電力２７dBmであ
る。
【００４５】図１４より第１の配線と第４の配線との間
にシールド接地部材を挿入することにより、１５dB程度
歪みが低減されることが分かる。従って、実施例１及び
実施例２の高周波電力増幅器を線形増幅器に適用する
と、隣接チャネル漏洩電力比を低減することが出来る。
にシールド接地部材を挿入することにより、１５dB程度
歪みが低減されることが分かる。従って、実施例１及び
実施例２の高周波電力増幅器を線形増幅器に適用する
と、隣接チャネル漏洩電力比を低減することが出来る。
【００４６】なお、上記実施例においてＷ−ＣＤＭＡ変
調を例に挙げたが、ＣＤＭＡ変調一般、ＥＤＧＥ（Ｅｎ
ｈａｎｃｅｄ Ｄａｔａ−ｒａｔｅ ｆｏｒ ＧＳＭ
Ｅｖｏｌｕｔｉｏｎ）、ＰＤＣ（Ｐｅｒｓｏｎａｌ Ｄ
ｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ）、ＯＦＤＭ（Ｏｒｔ
ｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｃｉｖｉｓｉｏ
ｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）などの線形増幅器を必
要とする変調方式に用いられる高周波電力増幅器に適用
しても同等の効果が得られることは言うまでもない。
調を例に挙げたが、ＣＤＭＡ変調一般、ＥＤＧＥ（Ｅｎ
ｈａｎｃｅｄ Ｄａｔａ−ｒａｔｅ ｆｏｒ ＧＳＭ
Ｅｖｏｌｕｔｉｏｎ）、ＰＤＣ（Ｐｅｒｓｏｎａｌ Ｄ
ｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ）、ＯＦＤＭ（Ｏｒｔ
ｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｃｉｖｉｓｉｏ
ｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）などの線形増幅器を必
要とする変調方式に用いられる高周波電力増幅器に適用
しても同等の効果が得られることは言うまでもない。
【００４７】
【発明の効果】本発明によれば、高周波電力増幅器での
駆動用電源ラインの電流および電圧の高周波的な揺らぎ
が抑制され、高周波電力増幅器の動作の安定化を図る効
果が得られる。さらに、本発明の高周波電力増幅器を線
形増幅器に適用すれば、入力電力に対する出力電力の歪
みを低減することが出来、もって高周波電力増幅器の効
率向上を図る効果がある。
駆動用電源ラインの電流および電圧の高周波的な揺らぎ
が抑制され、高周波電力増幅器の動作の安定化を図る効
果が得られる。さらに、本発明の高周波電力増幅器を線
形増幅器に適用すれば、入力電力に対する出力電力の歪
みを低減することが出来、もって高周波電力増幅器の効
率向上を図る効果がある。
【図１】本発明の実施例１および実施例２を実現する高
周波電力増幅器の回路構成図。
周波電力増幅器の回路構成図。
【図２】本発明の実施例１での基板層構成図。
【図３】本発明の実施例１での表面導体層の模式図。
【図４】本発明の実施例１での裏面導体層の模式図。
【図５】本発明の実施例１での要部斜視図。
【図６】本発明の実施例におけるシールド接地部材の幅
と回路間アイソレーションの関係。
と回路間アイソレーションの関係。
【図７】本発明の実施例２での基板層構成の模式図。
【図８】本発明の実施例２での表面導体層の模式図。
【図９】本発明の実施例２での第１の内層導体層の模式
図。
図。
【図１０】本発明の実施例２での第２の内層導体層の模
式図。
式図。
【図１１】本発明の実施例２での要部斜視図。
【図１２】従来の高周波電力増幅器の回路構成図。
【図１３】本発明の高周波電力増幅器の要部斜視図。
【図１４】線形増幅器の出力電力の歪みの実測値。
1…入力整合回路、2…段間整合回路、3…出力整合回
路、10,11,12,13…トランジスタ、20…ベースバイアス
制御回路、30,31…抵抗、40…第１の端子、41…第２の
端子、42…第３の端子、43…信号入力端子、44…信号出
力端子、50…第１の配線、60…第２の配線、70…シール
ド接地部材、100a,100b,100c…誘電体板、101a,101b,10
1c,101d,101e,101f,101g,101h,101i,101j,101k,101l,10
1m,101n…スルーホール（貫通穴）、110…第１のシール
ド接地部材、120…第２のシールド接地部材、130…第３
のシールド接地部材、140…第４のシールド接地部材、2
00…実施例1での表面導体層、201…実施例1での裏面導
体層、300…実施例2での表面導体層、301…第１の内層
導体層、302…第２の内層導体層、303…実施例2での裏
面導体層、401…入力整合回路、402…出力整合回路、40
3…ベースバイアス制御回路、410,411…トランジスタ、
420,421…抵抗、430…コレクタ駆動用電源、431…利得
制御電源。
路、10,11,12,13…トランジスタ、20…ベースバイアス
制御回路、30,31…抵抗、40…第１の端子、41…第２の
端子、42…第３の端子、43…信号入力端子、44…信号出
力端子、50…第１の配線、60…第２の配線、70…シール
ド接地部材、100a,100b,100c…誘電体板、101a,101b,10
1c,101d,101e,101f,101g,101h,101i,101j,101k,101l,10
1m,101n…スルーホール（貫通穴）、110…第１のシール
ド接地部材、120…第２のシールド接地部材、130…第３
のシールド接地部材、140…第４のシールド接地部材、2
00…実施例1での表面導体層、201…実施例1での裏面導
体層、300…実施例2での表面導体層、301…第１の内層
導体層、302…第２の内層導体層、303…実施例2での裏
面導体層、401…入力整合回路、402…出力整合回路、40
3…ベースバイアス制御回路、410,411…トランジスタ、
420,421…抵抗、430…コレクタ駆動用電源、431…利得
制御電源。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J092 AA01 AA41 AA59 CA21 CA46
CA52 FA16 HA02 HA06 HA09
HA24 HA25 KA12 KA29 KA48
KA59 MA22 QA04 QA06 SA14
Claims (5)
- 【請求項１】入力又は段間の整合回路を介して入力され
た信号を増幅して出力する第１のトランジスタと、前記
第１のトランジスタを駆動する第２のトランジスタと、
前記第１のトランジスタに駆動用電圧を供給する第１の
端子と、前記第１の端子と前記第１のトランジスタの出
力端子とを接続する第１の配線と、前記第２のトランジ
スタの出力端子に駆動用電圧を供給する第２の端子と、
前記第２の端子と前記第２のトランジスタの出力端子と
を接続する第２の配線と、前記第１及び第２の配線間に
設けられたシールド接地部材とを有することを特徴とす
る高周波電力増幅器モジュール。 - 【請求項２】誘電体板の主表面上に載置された導体層か
らなり、少なくともその一部が対向するように配置され
た前記第１の配線及び前記第２の配線と、前記第１及び
第２の配線の対向する領域に、それぞれの配線と接する
ことなく設けられた導電層からなる第１のシールド接地
部材と、前記誘電体板の裏面に設けられた導体層からな
る第２のシールド接地部材と、前記誘電体板に設けら
れ、前記第１のシールド接地部材と前記第２のシールド
接地部材を電気的に接続する１つ以上の貫通穴とを有す
ることを特徴とする請求項１記載の高周波電力増幅器モ
ジュール。 - 【請求項３】前記第１のシールド接地部材は、０．２ｍ
ｍ以上の幅を有することを特徴とする請求項２記載の高
周波電力増幅器モジュール。 - 【請求項４】前記第１の配線がその第１の表面上に形成
された第１の誘電体層と、前記第２の配線がその第１の
表面上に形成された第２の誘電体層と、前記第１の誘電
体層と前記第２の誘電体層との間に配置され、その第１
の表面上に形成された第１のシールド接地部材を有する
第３の誘電体層と、第２の誘電体層の第２の表面上に設
けられた第２のシールド接地部材と、前記第２の誘電体
層と前記第３の誘電体層に設けられ、前記第１のシール
ド接地部材と前記第２のシールド接地部材とを電気的に
接続する１つ以上の貫通穴とを有することを特徴とする
請求項１記載の高周波電力増幅器モジュール。 - 【請求項５】前記トランジスタは、ガリウムヒ素化合物
半導体へテロ接合バイポーラトランジスタ又は電界効果
トランジスタであることを特徴とする請求項１、請求項
２又は請求項４のいずれか一に記載の高周波電力増幅器
モジュール。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217789A JP2003243945A (ja) | 2001-12-13 | 2002-07-26 | 高周波電力増幅器モジュール |
| US10/315,144 US6741135B2 (en) | 2001-12-13 | 2002-12-10 | Radio frequency power amplifier module |
| US10/822,781 US6842076B2 (en) | 2001-12-13 | 2004-04-13 | Radio frequency power amplifier module |
| US11/003,480 US6956438B2 (en) | 2001-12-13 | 2004-12-06 | Radio frequency power amplifier module |
| US11/237,896 US7132892B2 (en) | 2001-12-13 | 2005-09-29 | Radio frequency power amplifier module |
| US11/543,160 US7221228B2 (en) | 2001-12-13 | 2006-10-05 | Radio frequency power amplifier module |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-379960 | 2001-12-13 | ||
| JP2001379960 | 2001-12-13 | ||
| JP2002217789A JP2003243945A (ja) | 2001-12-13 | 2002-07-26 | 高周波電力増幅器モジュール |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009107564A Division JP2009201136A (ja) | 2001-12-13 | 2009-04-27 | 高周波電力増幅器モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243945A true JP2003243945A (ja) | 2003-08-29 |
Family
ID=26625037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217789A Pending JP2003243945A (ja) | 2001-12-13 | 2002-07-26 | 高周波電力増幅器モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US6741135B2 (ja) |
| JP (1) | JP2003243945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124679A (ja) * | 2009-12-09 | 2011-06-23 | Tdk Corp | 電力増幅器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265619B2 (en) * | 2005-07-06 | 2007-09-04 | Raytheon Company | Two stage microwave Class E power amplifier |
| JP4810904B2 (ja) | 2005-07-20 | 2011-11-09 | ソニー株式会社 | 高周波スイッチ回路を有する高周波装置 |
| DE102010002558A1 (de) | 2009-11-20 | 2011-06-01 | Symrise Ag | Verwendung physiologischer Kühlwirkstoffe und Mittel enthaltend solche Wirkstoffe |
| KR101101490B1 (ko) * | 2009-11-24 | 2012-01-03 | 삼성전기주식회사 | 차폐 기능을 갖는 무선 장치 |
| US9941242B2 (en) | 2012-04-24 | 2018-04-10 | Innogration (Suzhou) Co., Ltd. | Unpacked structure for power device of radio frequency power amplification module and assembly method therefor |
| CN102623416B (zh) * | 2012-04-24 | 2015-09-02 | 苏州远创达科技有限公司 | 一种射频功放模块的功率器件无封装结构及其组装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3327783B2 (ja) | 1996-08-30 | 2002-09-24 | シャープ株式会社 | トランジスタ電力増幅器 |
| JPH10135750A (ja) * | 1996-11-01 | 1998-05-22 | Mitsubishi Electric Corp | マイクロ波帯アンプ |
| EP0854569B1 (en) * | 1997-01-21 | 2003-04-09 | Matsushita Electric Industrial Co., Ltd. | High-frequency power amplifier |
| US6326849B1 (en) * | 2000-09-28 | 2001-12-04 | Eic Corporation | Isolation circuit for use in RF amplifier bias circuit |
-
2002
- 2002-07-26 JP JP2002217789A patent/JP2003243945A/ja active Pending
- 2002-12-10 US US10/315,144 patent/US6741135B2/en not_active Expired - Fee Related
-
2004
- 2004-04-13 US US10/822,781 patent/US6842076B2/en not_active Expired - Fee Related
- 2004-12-06 US US11/003,480 patent/US6956438B2/en not_active Expired - Fee Related
-
2005
- 2005-09-29 US US11/237,896 patent/US7132892B2/en not_active Expired - Fee Related
-
2006
- 2006-10-05 US US11/543,160 patent/US7221228B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124679A (ja) * | 2009-12-09 | 2011-06-23 | Tdk Corp | 電力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6842076B2 (en) | 2005-01-11 |
| US6741135B2 (en) | 2004-05-25 |
| US7221228B2 (en) | 2007-05-22 |
| US20060028278A1 (en) | 2006-02-09 |
| US20070024376A1 (en) | 2007-02-01 |
| US20030117220A1 (en) | 2003-06-26 |
| US7132892B2 (en) | 2006-11-07 |
| US6956438B2 (en) | 2005-10-18 |
| US20040189400A1 (en) | 2004-09-30 |
| US20050093626A1 (en) | 2005-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| York | Some considerations for optimal efficiency and low noise in large power combiners | |
| JP3208844B2 (ja) | 高周波線形増幅器アセンブリ | |
| JP2005143079A (ja) | 高周波電力増幅器 | |
| US7221228B2 (en) | Radio frequency power amplifier module | |
| JP4927351B2 (ja) | ドハティ型増幅器 | |
| KR100458407B1 (ko) | 고주파용 반도체 장치 | |
| US7368996B2 (en) | High frequency power amplifier | |
| JP2000244264A (ja) | 高周波電力増幅装置 | |
| JP2009201136A (ja) | 高周波電力増幅器モジュール | |
| JPWO2005093948A1 (ja) | 増幅器 | |
| US6448616B1 (en) | Adaptive biasing of RF power transistors | |
| JPH09260412A (ja) | 半導体集積回路 | |
| JP3625378B2 (ja) | 多段増幅器 | |
| CN117413461B (zh) | 用于信号放大的封装结构及信号放大器 | |
| US20220376658A1 (en) | High frequency amplifier | |
| WO2023238483A1 (ja) | 増幅回路及び増幅方法 | |
| JPS63279620A (ja) | 高周波半導体装置 | |
| JP2001060831A (ja) | 直列増幅器 | |
| JP2002184900A (ja) | 多層高周波パッケージ基板 | |
| JP2003324326A (ja) | 高周波増幅装置 | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
| JP2863659B2 (ja) | 高周波増幅装置 | |
| JP2008228347A (ja) | 高周波電力増幅器モジュール | |
| JP2001144395A (ja) | 高周波回路 | |
| JP2004289869A (ja) | 高周波電力増幅器モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100510 |