JP2001144395A - 高周波回路 - Google Patents

Abstract

(57)【要約】 【課題】 高周波回路の動作の安定性を高める。 【解決手段】 誘電体基板１上にトランジスタが搭載さ
れている半導体基板４，入力整合回路７，出力整合回路
８が実装されている。所定の高さを有する導体ブロック
１９は、導体グランドパターン１５と接続され、入力整
合回路７と出力整合回路８間に、誘電体基板１上に接す
るように実装され、トランジスタの入力と出力間の不要
な結合を抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、衛星通信、地上
マイクロ波通信、移動体通信等に使用する高周波回路に
関するものである。

【０００２】

【従来の技術】一般に高周波回路は、ＦＥＴ（Ｆｉｅｌ
ｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ），ＢＪＴ
（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓ
ｔｏｒ），ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂ
ｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子
によるアクティブ回路素子と、線路、スタブ等の分布定
数回路素子や、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏ
ｒ Ｍｅｔａｌ）キャパシタ、チップキャパシタ、チッ
プ抵抗、薄膜抵抗、チップインダクタ、スパイラルイン
ダクタといった集中回路素子によって構成されるパッシ
ブ回路素子とを、同一又は複数の誘電体基板上に構成し
実現されている。その際に小型化のために、各回路素子
の間隔を狭くし高密度の実装を行う必要がある。

【０００３】図１１は、例えば、従来例として、ＩＥＥ
Ｅ １９９６ Ｍｉｃｒｏｗａｖｅａｎｄ Ｍｉｌｌｉ
ｍｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｃｉｒ
ｃｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ，ｐｐ．１３−１６に
記述されている誘電体基板上に構成された高周波回路を
模式的に示す図であり、誘電体基板（セラミック多層基
板）上に構成された２段増幅器モジュールの例である。
図１１（ａ）は増幅器のレイアウトを模式的に示す図で
あり、図１１（ｂ）は増幅器の等価回路を示す図であ
り、図１１（ｃ）は増幅器の入力整合回路のレイアウト
の例を模式的に示す図である。

【０００４】図１１において、１は誘電体基板、２は入
力端子、３は出力端子、４は半導体基板、５は前段トラ
ンジスタ、６は後段トランジスタ、７は入力整合回路、
８は出力整合回路、９は前段トランジスタの出力回路、
１０は後段トランジスタの入力回路、１１は段間整合回
路、１２はバイアス回路、１３はバイアス端子、１４は
導体配線パターン、１５は導体グランドパターン、１６
はチップキャパシタ、１７はチップ抵抗、１８は前段ト
ランジスタへの出力端子である。

【０００５】次に動作について説明する。信号は入力端
子２より入力され、入力整合回路７を介して前段トラン
ジスタ５に入力されて増幅される。増幅された信号は前
段トランジスタの出力回路９と後段トランジスタの入力
回路１０から構成される段間整合回路１１を介して、後
段トランジスタ６に入力されて増幅され、出力整合回路
８を介して出力端子３より出力される。前段トランジス
タ５，後段トランジスタ６へのバイアスは、バイアス端
子１３に印加されたバイアス電圧がバイアス回路１２を
介して供給される。

【０００６】図１１（ｃ）の入力整合回路７において、
入力端子２から入力された信号は、導体配線パターン１
４，導体グランドパターン１５，チップキャパシタ１
６，チップ抵抗１７等によって整合がなされ、前段トラ
ンジスタ５への出力端子１８へと出力される。

【０００７】図１１（ａ）に示すように、前段トランジ
スタ５，後段トランジスタ６を隣接させたり、図１１
（ｃ）の入力整合回路７のように、導体配線パターン１
４を折り曲げたり、導体配線パターン１４，導体グラン
ドパターン１５，チップキャパシタ１６やチップ抵抗１
７等のチップ部品の間隔を狭く高密度に実装することに
より、小型な高周波回路（増幅器）を実現している。

【０００８】

【発明が解決しようとする課題】従来の高周波回路は、
図１１（ａ），図１１（ｃ）に示すように、前段トラン
ジスタ５，後段トランジスタ６を隣接させたり、導体配
線パターン１４を折り曲げたり、導体配線パターン１
４，導体グランドパターン１５，チップキャパシタ１６
やチップ抵抗１７等のチップ部品の間隔を狭く高密度に
実装していることにより、アクティブ、パッシブの各回
路素子間でのアイソレーションが不充分となり、各回路
素子間での結合が生じる可能性が大きい。そのため、ア
クティブ素子を含む高周波回路においては動作が不安定
となったり、パッシブ回路のみの高周波回路においては
パッシブ回路のインピーダンスが変化したり、複数の機
能ブロックから構成される高周波回路においては、各機
能ブロックの性能が劣化するという課題があった。

【０００９】また、図１１（ａ）に示すように、前段ト
ランジスタ５、後段トランジスタ６を搭載している半導
体基板４は、誘電体基板１上のグランドパターン１５上
に実装されている。したがって、導体シャーシ等に直接
実装された場合と比較して熱抵抗が高く、前段トランジ
スタ５，後段トランジスタ６の温度が上昇するという課
題があった。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、誘電体基板上に構成される高周波
回路において、構成する回路素子間のアイソレーション
を高めて、結合を小さくすることにより、動作の安定性
を高める高周波回路を得ることを目的とする。

【００１１】また、この発明はパッシブ回路のインピー
ダンスの変化を抑える高周波回路を得ることを目的とす
る。

【００１２】さらに、この発明は各機能ブロックの性能
の劣化を抑える高周波回路を得ることを目的とする。

【００１３】さらに、この発明は誘電体基板上に実装さ
れたトランジスタ等のアクティブ素子の温度上昇を抑え
る高周波回路を得ることを目的とする。

【００１４】

【課題を解決するための手段】この発明に係る高周波回
路は、誘電体基板上に実装された複数の回路と、上記誘
電体基板上に構成されたグランドパターンと、上記グラ
ンドパターンに接続され、上記複数の回路間に、上記誘
電体基板上に接するように実装された、所定の高さを有
する導体ブロックとを備えたものである。

【００１５】この発明に係る高周波回路は、誘電体基板
上に実装された増幅器の入力整合回路と出力整合回路間
に、導体ブロックを実装したものである。

【００１６】この発明に係る高周波回路は、誘電体基板
上に構成された並行する導体配線パターン間に、導体ブ
ロックを実装したものである。

【００１７】この発明に係る高周波回路は、誘電体基板
上にパッシブ回路素子により実装されたパッシブ回路間
に、導体ブロックを実装したものである。

【００１８】この発明に係る高周波回路は、誘電体基板
上に実装された所定の機能を有する機能ブロック間に、
導体ブロックを実装したものである。

【００１９】この発明に係る高周波回路は、誘電体基板
上に実装された複数段の増幅器と、上記誘電体基板上に
実装された初段の増幅器の入力整合回路と、上記誘電体
基板上に実装された複数段の増幅器間の段間整合回路
と、上記誘電体基板上に実装された最終段の増幅器の出
力整合回路とを備え、上記入力整合回路と上記段間整合
回路間、又は上記段間整合回路と上記出力整合回路間
に、導体ブロックを実装したものである。

【００２０】この発明に係る高周波回路は、誘電体基板
上に実装された増幅機能を有する半導体基板のグランド
パターンと、導体ブロックが接続されているグランドパ
ターンとを共通にしたものである。

【００２１】この発明に係る高周波回路は、導体ブロッ
クの表面に溝を設けて表面積を大きくしたものである。

【００２２】この発明に係る高周波回路は、導体ブロッ
クの形状を、誘電体基板上に実装されるチップ部品と同
等の直方体とするものである。

【００２３】この発明に係る高周波回路は、導体ブロッ
クが、直方体の誘電体ブロックの表面に導体メッキを施
したものである。

【００２４】この発明に係る高周波回路は、導体ブロッ
クの一端又は両端に半田メッキを施したものである。

【００２５】この発明に係る高周波回路は、導体ブロッ
クの一端又は両端に、突起状電極である導体バンプ又は
球状の導体片である導体球を設けたものである。

【００２６】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は実施の形態１による高周波回路を
示す図である。図１において、１は誘電体基板、２は入
力端子、３は出力端子、４はトランジスタが搭載されて
いる半導体基板、７は入力整合回路、８は出力整合回
路、１４は導体配線パターン、１５は導体グランドパタ
ーンであり、１９は、導体グランドパターン１５と接続
され、入力整合回路７と出力整合回路８の間に、誘電体
基板１に接するように実装された、所定の高さを有する
導体ブロックである。なお、導体ブロック１９の誘電体
基板１上の高さは、誘電体基板１上に搭載されるチップ
部品等の高さと同等とする。

【００２７】次に動作について説明する。入力端子２か
ら入力した信号は、導体配線パターン１４等によって構
成された入力整合回路７を介して、半導体基板４上のト
ランジスタに入力されて増幅される。増幅された信号
は、導体配線パターン１４等によって構成された出力整
合回路８を介して出力端子３より出力される。

【００２８】その際に、導体グランドパターン１５と接
続され、入力整合回路７と出力整合回路８間に、誘電体
基板１に接するように、所定の高さを有する導体ブロッ
ク１９が実装されているため、入力整合回路７内の回路
素子と出力整合回路８内の回路素子の間のアイソレーシ
ョンを高めて、誘電体基板１の基板内、基板表面はもと
より、空間を介しての結合を抑えている。そのため、ト
ランジスタの入力と出力の間の不要な結合を抑えて、増
幅機能を有する高周波回路の動作の安定性を高めてい
る。

【００２９】以上のように、この実施の形態１によれ
ば、導体グランドパターン１５と接続され、入力整合回
路７と出力整合回路８の間に、誘電体基板１に接するよ
うに、所定の高さを有する導体ブロック１９を実装する
ことにより、入力整合回路７内の回路素子と出力整合回
路８内の回路素子の間のアイソレーションを高めて、誘
電体基板１の基板内や基板表面や空間を介しての不要な
結合を抑えることができるので、増幅機能を有する高周
波回路の動作の安定性を高めることができるという効果
が得られる。

【００３０】実施の形態２．図２は実施の形態２による
高周波回路を示す図である。図２において、１は誘電体
基板、１４は導体配線パターン、１５は導体グランドパ
ターンであり、１９は、導体グランドパターン１５と接
続され、並行する２本の導体配線パターン１４間に、誘
電体基板１に接するように実装された、所定の高さを有
する導体ブロックである。なお、導体ブロック１９の誘
電体基板１上の高さは、誘電体基板１上に搭載されるチ
ップ部品等の高さと同等とする。

【００３１】次に動作について説明する。信号が通過す
る導体配線パターン１４は、途中で折り曲げられてい
る。その折り曲げ部の並行する２本の導体配線パターン
１４間に、導体グランドパターン１５と接続された所定
の高さを有する導体ブロック１９が実装されている。導
体ブロック１９がない場合には、折り曲げ部の並行する
２本の導体配線パターン間の結合により、導体配線パタ
ーン１４の等価的な電気長は、物理的な線路長から求ま
る電気長よりも短く変化してしまうが、導体ブロック１
９が実装されていることにより、並行する２本の導体配
線パターン１４間の誘電体基板１の基板内、基板表面は
もとより、空間を介しての結合を抑えて、パッシブ回路
のインピーダンスの変化を抑えている。

【００３２】なお、図２においては、同一導体配線パタ
ーン１４上の導体配線パターンが並行する部分について
述べたが、異なる導体配線パターン１４が並行する部分
についても、同様な効果を得ることができる。

【００３３】以上のように、この実施の形態２によれ
ば、導体グランドパターン１５と接続され、並行する２
本の導体配線パターン１４間に、誘電体基板１に接する
ように、所定の高さを有する導体ブロック１９を実装す
ることにより、並行する２本の導体配線パターン１４間
のアイソレーションを高めて、誘電体基板１の基板内や
基板表面や空間を介しての結合を抑えることができるの
で、パッシブ回路のインピーダンスの変化を抑えること
ができるという効果が得られる。

【００３４】実施の形態３．図３は実施の形態３による
高周波回路を示す図である。図３において、１は誘電体
基板、１４は導体配線パターン、１５は導体グランドパ
ターン、１６はチップキャパシタ、１９は、導体グラン
ドパターン１５と接続され、パッシブ回路２０間に、誘
電体基板１上に接するように実装された、所定の高さを
有する導体ブロックである。なお、導体ブロック１９の
誘電体基板１上の高さは、誘電体基板１上に搭載される
チップ部品等の高さと同等とする。

【００３５】次に動作について説明する。パッシブ回路
２０は導体配線パターン１４，チップキャパシタ１６，
導体グランドパターン１５等によって構成され、ある電
気的特性を実現している。その２つのパッシブ回路２０
が誘電体基板１上に隣接して実装されている。隣接して
実装されているパッシブ回路２０の間に、誘電体基板１
上の導体グランドパターン１５と接続され、誘電体基板
１上に接するように、所定の高さを有する導体ブロック
１９が実装されているため、隣接しているパッシブ回路
２０間のアイソレーションを高めて、誘電体基板１の基
板内、基板表面はもとより、空間を介しての不要な結合
を抑えている。導体ブロック１９が実装されていない場
合には、不要な結合により各々のパッシブ回路２０が実
現している電気的特性が変化してしまうが、導体ブロッ
ク１９を実装することにより、パッシブ回路２０の電気
的特性の変化を抑えている。

【００３６】なおパッシブ回路２０は、線路、スタブ等
の分布定数回路素子、ＭＩＭキャパシタ、チップキャパ
シタ、チップ抵抗、薄膜抵抗、チップインダクタ、導体
ワイヤ等の集中定数回路素子により構成され、回路素子
の数にかかわらず、同様の効果を得ることができる。

【００３７】以上のように、この実施の形態３によれ
ば、隣接して実装されているパッシブ回路２０の間に、
導体グランドパターン１５と接続され、誘電体基板１上
に接するように、所定の高さを有する導体ブロック１９
を実装することにより、隣接しているパッシブ回路２０
間のアイソレーションを高めて、誘電体基板１の基板内
や基板表面や空間を介しての不要な結合を抑えることが
できるので、パッシブ回路の電気的特性の変化を抑える
ことができるという効果が得られる。

【００３８】実施の形態４．図４は実施の形態４による
高周波回路を示す図である。図４において、１は誘電体
基板、１４は導体配線パターン、１５は導体グランドパ
ターン、１９は、導体グランドパターン１５と接続さ
れ、機能ブロック２２間に、誘電体基板１に接するよう
に実装された、所定の高さを有する導体ブロックであ
る。なお、導体ブロック１９の誘電体基板１上の高さ
は、誘電体基板１上に搭載されるチップ部品等の高さと
同等とする。機能ブロック２２は、例えば増幅器、スイ
ッチ、移相器、ミクサ、発振器、バイアス回路、周波数
変換器、変調器、復調器、信号処理回路、フィルタ、分
波器、減衰器等により構成される。

【００３９】次に動作について説明する。信号は、導体
配線パターン１４を介して、各機能ブロック２２の間を
行き来して、全体として複数の機能を実現している。各
機能ブロック２２の間に、導体グランドパターン１５と
接続され、誘電体基板１に接するように、所定の高さを
有する導体ブロック１９を実装することにより、各機能
ブロック２２の中の回路素子の間のアイソレーションを
高めて、誘電体基板１の基板内、基板表面はもとより、
空間を介しての不要な結合を抑えている。それにより、
各機能ブロック２２が、それぞれ独立にそれぞれの機能
を実現し、不要な結合による機能の劣化を抑えている。

【００４０】なお、機能ブロック２２の数は２つ以上の
任意の数であり、導体ブロック１９は特定の機能ブロッ
ク２２間にのみ実装しても、全ての機能ブロック２２の
間に実装しても良い。

【００４１】以上のように、この実施の形態４によれ
ば、各機能ブロック２２間に、導体グランドパターン１
５と接続され、誘電体基板１上に接するように、所定の
高さを有する導体ブロック１９を実装することにより、
各機能ブロック２２の中の回路素子の間のアイソレーシ
ョンを高めることができ、不要な結合を抑えることがで
きるので、各機能ブロック２２が独立にそれぞれの機能
を実現することができ、不要な結合による機能の劣化を
抑えることができるという効果が得られる。

【００４２】実施の形態５．図５は実施の形態５による
高周波回路を示す図である。図５において、１は誘電体
基板、２は入力端子、３は出力端子、４はトランジスタ
が搭載されている半導体基板、７は入力整合回路、８は
出力整合回路、１１は段間整合回路、１４は導体配線パ
ターン、１５は導体グランドパターン、１９は、導体グ
ランドパターン１５と接続され、各整合回路間に、誘電
体基板１に接するように実装された、所定の高さを有す
る導体ブロックである。なお、導体ブロック１９の誘電
体基板１上の高さは、誘電体基板１上に搭載されるチッ
プ部品等の高さと同等とする。

【００４３】次に動作について説明する。１段目、２段
目、３段目の各増幅素子としてのトランジスタを搭載し
た半導体基板４は、隣り合って入出力が逆向きになるよ
うに実装されている。入力端子２から入力した信号は入
力整合回路７により整合され、半導体基板４上の１段目
トランジスタに入力されて増幅される。増幅された信号
は段間整合回路１１により整合され、半導体基板４上の
２段目トランジスタに入力されて増幅される。増幅され
た信号は段間整合回路１１により整合され、半導体基板
４上の３段目トランジスタに入力されて増幅され、出力
整合回路８により整合されて出力端子３より出力され
る。

【００４４】図５の高周波回路においては、１段目、２
段目、３段目の各増幅素子としてのトランジスタを搭載
した半導体基板４を、隣り合って入出力が逆向きになる
ように実装することにより、１段目から２段目への導体
配線パターン１４，２段目から３段目への導体配線パタ
ーン１４を短くして、高密度実装による小型化を実現し
ている。

【００４５】１段目の入力整合回路７と２段目の出力側
の段間整合回路１１とは隣接しているためアイソレーシ
ョンが十分でなく結合が生じる可能性がある。結合した
場合には、１段目と２段目のトランジスタの増幅作用に
より、入力整合回路７，１段目トランジスタ、１段目ト
ランジスタの出力側の段間整合回路１１，２段目トラン
ジスタ、２段目トランジスタの出力側の段間整合回路１
１，入力整合回路７という閉回路のループ利得が大きく
なり、動作が不安定となる可能性がある。

【００４６】そこで、隣接している１段目トランジスタ
の入力整合回路７と２段目トランジスタの出力側の段間
整合回路１１の間に、誘電体基板１上の導体グランドパ
ターン１５と接続され、誘電体基板１上に接するよう
に、所定の高さを有する導体ブロック１９を実装するこ
とにより、１段目トランジスタの入力整合回路７と２段
目トランジスタの出力側の段間整合回路１１の間のアイ
ソレーションを高めて、誘電体基板１上の基板内、基板
表面はもとより、空間を介しての不要な結合を抑えてい
る。したがって、高周波回路（増幅器）を安定に動作さ
せている。

【００４７】２段目トランジスタの入力側の段間整合回
路１１と３段目の出力整合回路８の場合にも全く同様の
ことが言える。２段目トランジスタの入力側の段間整合
回路１１と３段目トランジスタの出力整合回路８の間
に、誘電体基板１上の導体グランドパターン１５と接続
され、誘電体基板１上に接するように、所定の高さを有
する導体ブロック１９を実装することにより、２段目ト
ランジスタの入力側の段間整合回路１１と３段目トラン
ジスタの出力整合回路８の間のアイソレーションを高め
て、不要な結合を抑えている。したがって、高周波回路
（増幅器）を安定に動作させている。

【００４８】なお、高周波回路（増幅器）の段数は任意
であり、また、特定の前段トランジスタの入力側の整合
回路と後段トランジスタの出力側の整合回路の間にの
み、導体ブロック１９を実装しても良く、全ての前段ト
ランジスタの入力側の整合回路と後段トランジスタの出
力側の整合回路の間に、導体ブロック１９を実装しても
良い。また、１段目、２段目、３段目の各トランジスタ
は、異なる半導体基板４に搭載されていても、同一の半
導体基板４に搭載されていても良い。

【００４９】以上のように、この実施の形態５によれ
ば、隣接している各段のトランジスタの各整合回路間
に、導体グランドパターン１５と接続され、誘電体基板
１上に接するように、所定の高さを有する導体ブロック
１９を実装することにより、各段のトランジスタの各整
合回路間のアイソレーションを高めて不要な結合を抑え
ることができるので、高周波回路（増幅器）を安定に動
作することができるという効果が得られる。

【００５０】実施の形態６．図６は実施の形態６による
高周波回路を示す図である。図６において、１は誘電体
基板、２は入力端子、３は出力端子、４はトランジスタ
が搭載されている半導体基板、７は入力整合回路、８は
出力整合回路、１４は導体配線パターン、１５は導体グ
ランドパターン、１９は、導体グランドパターン１５と
接続され、各整合回路間に、誘電体基板１上に接するよ
うに実装された、所定の高さを有する導体ブロックであ
る。

【００５１】次に動作について説明する。図６に示す高
周波回路は、実施の形態１の図１に示した高周波回路１
と比較して、導体ブロック１９が接続されている導体グ
ランドパターン１５と、半導体基板４が接続されている
導体グランドパターン１５が接続されて共通となってい
る点が異なる。したがって、入力整合回路７と出力整合
回路８の間に、導体グランドパターン１５と接続され、
誘電体基板１上に接するように導体ブロック１９を実装
することにより、入力整合回路７内の回路素子と出力整
合回路８内の回路素子の間のアイソレーションを高め
て、不要な結合を抑えている。そのため、トランジスタ
の入力と出力の間の不要な結合を抑えて、増幅機能を有
する高周波回路の動作の安定性を高めている。

【００５２】また、同時に、導体ブロック１９が接続さ
れている導体グランドパターン１５と、半導体基板４が
接続されている導体グランドパターン１５が接続されて
共通となっているため、半導体基板４上のトランジスタ
で発熱した熱が、導体ブロック１９を介して雰囲気中に
放熱されるため、トランジスタの熱抵抗を下げて、放熱
性を高めている。

【００５３】なお、導体ブロック１９として、表面に溝
を設けて表面積を大きくすることにより放熱性を高めた
導体ブロック１９を用いても良く、アイソレーション特
性には影響なく放熱性をさらに高めることができる。な
お、図６は増幅器の場合の例であるが、高周波回路の他
の回路の実装部分に適用しても、放熱効果は同様に得る
ことができる。

【００５４】以上のように、この実施の形態６によれ
ば、入力整合回路７と出力整合回路８間に、導体グラン
ドパターン１５と接続され、誘電体基板１上に接するよ
うに、所定の高さを有する導体ブロック１９を実装する
ことにより、入力整合回路７内の回路素子と出力整合回
路８内の回路素子の間のアイソレーションを高めて、不
要な結合を抑えることができるので、トランジスタの入
力と出力の間の不要な結合を抑えることができ、増幅機
能を有する高周波回路の動作の安定性を高めることがで
きるという効果が得られる。

【００５５】また、導体ブロック１９が接続されている
導体グランドパターン１５と、半導体基板４が接続され
ている導体グランドパターン１５が接続されて共通とな
っているため、半導体基板４上のトランジスタで発熱し
た熱が、導体ブロック１９を介して雰囲気中に放熱され
るため、トランジスタの熱抵抗を下げて、放熱性を高め
ることができるという効果が得られる。

【００５６】実施の形態７．図７は実施の形態７による
高周波回路を示す図である。図７において、１は誘電体
基板、２は入力端子、３は出力端子、４はトランジスタ
が搭載されている半導体基板、７は入力整合回路、８は
出力整合回路、１４は導体配線パターン、１５は導体グ
ランドパターン、２３は長さＬ，幅Ｗ，高さＨのチップ
部品と同等の形状の直方体の導体、２４は、導体グラン
ドパターン１５と接続され、各整合回路間に、誘電体基
板１上に接するように実装された導体ブロックである。
ここでは、直方体の導体２３を、そのまま直方体の導体
ブロック２４として使用している。

【００５７】次に動作について説明する。図７に示す高
周波回路は、実施の形態１の図１に示す高周波回路と比
較して、導体ブロック２４として図７（ａ）に示す直方
体の導体２３を用いている点が異なる。したがって、入
力整合回路７と出力整合回路８間に、導体グランドパタ
ーン１５と接続され、誘電体基板１上に接するように、
直方体の導体ブロック２４を実装することにより、入力
整合回路７内の回路素子と出力整合回路８内の回路素子
の間のアイソレーションを高めて、誘電体基板１の基板
内、基板表面はもとより、空間を介しての結合を抑えて
いる。そのため、トランジスタの入力と出力の間の不要
な結合を抑え、増幅機能を有する高周波回路の動作の安
定性を高めている。

【００５８】また、導体ブロック２４は直方体の形状
で、チップキャパシタ、チップインダクタ、チップ抵抗
等のチップ部品と同等の形状であるため、それらのチッ
プ部品の実装と同じ実装技術を用いることにより、導体
ブロック２４の誘電体基板１上への実装を容易にしてい
る。さらに、直方体の導体ブロック２４は面取りされて
いても良く、この場合は、自動挿入機によるハンドリン
グを容易にすると共に、誘電体基板１に半田付けした際
に半田の広がりを防いでいる。

【００５９】なお、図７に示す高周波回路は、直方体の
導体ブロック２４を、図１に示す実施の形態１に適用し
た場合の高周波回路の例であるが、実施の形態２から実
施の形態６の高周波回路や、その他の高周波回路にも同
様に適用することができる。

【００６０】以上のように、この実施の形態７によれ
ば、入力整合回路７と出力整合回路８の間に、導体グラ
ンドパターン１５と接続され、誘電体基板１に接するよ
うに、直方体の導体ブロック２４を実装することによ
り、入力整合回路７内の回路素子と出力整合回路８内の
回路素子の間のアイソレーションを高めて、誘電体基板
１の基板内や基板表面や空間を介しての結合を抑えるこ
とができるので、トランジスタの入力と出力の間の不要
な結合を抑えることができ、増幅機能を有する高周波回
路の動作の安定性を高めることができるという効果が得
られる。

【００６１】また、導体ブロック２４はチップ部品と同
等の直方体の形状であるため、チップ部品の実装と同じ
実装技術を用いることにより、導体ブロック２４の誘電
体基板１上への実装を容易にすることができるという効
果が得られる。

【００６２】実施の形態８．図８は実施の形態８による
高周波回路を示す図である。図８において、１は誘電体
基板、２は入力端子、３は出力端子、４はトランジスタ
が搭載されている半導体基板、７は入力整合回路、８は
出力整合回路、１４は導体配線パターン、１５は導体グ
ランドパターン、２５は導体膜、２６は直方体の誘電
体、２７は、直方体の誘電体２６の表面に導体膜２５を
設けた、長さＬ，幅Ｗ，高さＨのチップ部品と同等の形
状の直方体の導体ブロックであり、この直方体の導体ブ
ロック２７は、導体グランドパターン１５と接続され、
各整合回路間に、誘電体基板１に接するように実装され
る。

【００６３】次に動作について説明する。図８に示す高
周波回路は、実施の形態１の図１に示す高周波回路と比
較して、導体ブロックとして、図８（ａ），（ｂ）に示
すように、直方体の誘電体２６の表面に導体膜２５を設
けた導体ブロック２７を用いている点が異なる。したが
って、入力整合回路７と出力整合回路８の間に、導体グ
ランドパターン１５と接続され、誘電体基板１に接する
ように、直方体の導体ブロック２７を実装することによ
り、入力整合回路７内の回路素子と出力整合回路８内の
回路素子の間のアイソレーションを高めて、誘電体基板
１の基板内、基板表面はもとより、空間を介しての不要
な結合を抑えている。そのため、トランジスタの入力と
出力の間の不要な結合を抑えて、増幅機能を有する高周
波回路の動作の安定性を高めている。

【００６４】また、導体ブロック２７は直方体の形状で
あるため、チップキャパシタ、チップインダクタ、チッ
プ抵抗等のチップ部品と同等の形状で、それらのチップ
部品の実装と同じ実装技術を用いることにより、導体ブ
ロック２７の誘電体基板１上への実装を容易にしてい
る。さらに、導体ブロック２７は主に誘電体２６で構成
されているため軽量化を可能にしている。さらに、直方
体の導体ブロック２７は面取りされていても良い。

【００６５】なお、図８に示す高周波回路は、直方体の
導体ブロック２７を、図１に示す実施の形態１に適用し
た場合の高周波回路の例であるが、実施の形態２から実
施の形態６の高周波回路や、その他の高周波回路にも同
様に適用することができる。

【００６６】以上のように、この実施の形態８によれ
ば、入力整合回路７と出力整合回路８の間に、導体グラ
ンドパターン１５と接続され、誘電体基板１に接するよ
うに、直方体の導体ブロック２７を実装することによ
り、入力整合回路７内の回路素子と出力整合回路８内の
回路素子の間のアイソレーションを高めて、トランジス
タの入力と出力の間の不要な結合を抑えることができる
ので、増幅機能を有する高周波回路の動作の安定性を高
めることができるという効果が得られる。

【００６７】また、導体ブロック２７はチップ部品と同
等の直方体の形状であるため、チップ部品の実装と同じ
実装技術を用いることにより、導体ブロック２７の誘電
体基板１上への実装を容易にすることができるという効
果が得られる。さらに、導体ブロック２７は主に誘電体
２６で構成されているため軽量化が可能であるという効
果が得られる。

【００６８】実施の形態９．図９は実施の形態９による
高周波回路を示す図である。図９において、１は誘電体
基板、２は入力端子、３は出力端子、４はトランジスタ
が搭載されている半導体基板、７は入力整合回路、８は
出力整合回路、１４は導体配線パターン、１５は導体グ
ランドパターン、２３は直方体の導体、２８は半田メッ
キ、２９は、直方体の導体２３の一端又は両端に半田メ
ッキ２８を施した、長さＬ，幅Ｗ，高さＨの直方体の導
体ブロックであり、この直方体の導体ブロック２９は、
導体グランドパターン１５と接続され、各整合回路間
に、誘電体基板１に接するように実装される。

【００６９】次に動作について説明する。図９に示す実
施の形態９による高周波回路は、実施の形態７の図７に
示す高周波回路と比較して、導体ブロックとして、図９
（ａ）に示すように、直方体の導体２３の一端又は両端
に半田メッキ２８を施した直方体の導体ブロック２９を
用いている点が異なる。したがって、入力整合回路７と
出力整合回路８の間に、導体グランドパターン１５と接
続され、誘電体基板１に接するように直方体の導体ブロ
ック２９を実装することにより、入力整合回路７内の回
路素子と出力整合回路８内の回路素子の間のアイソレー
ションを高めて、誘電体基板１の基板内、基板表面はも
とより、空間を介しての結合を抑えている。そのため、
トランジスタの入力と出力の間の不要な結合を抑えて、
増幅機能を有する高周波回路の動作の安定性を高めてい
る。

【００７０】また、導体ブロック２９は直方体の形状で
あるため、チップキャパシタ、チップインダクタ、チッ
プ抵抗等のチップ部品と同等の形状で、それらのチップ
部品の実装と同じ実装技術を用いることにより、導体ブ
ロック２９の誘電体基板１上への実装を容易にしてい
る。さらに、直方体の導体２３の一端又は両端に半田メ
ッキ２８を施しているため、誘電体基板１上への半田付
けを容易にしている。

【００７１】なお、導体ブロック２９として、直方体の
誘電体の表面に導体膜を設けた導体ブロックの一端又は
両端に半田メッキを施した導体ブロックを用いても良
く、その場合には、さらに軽量にすることができる。な
お、直方体のブロック２９は面取りされていても良い。

【００７２】以上のように、この実施の形態９によれ
ば、入力整合回路７と出力整合回路８間に、導体グラン
ドパターン１５と接続され、誘電体基板１上に接するよ
うに、直方体の導体ブロック２９を実装することによ
り、入力整合回路７内の回路素子と出力整合回路８内の
回路素子の間のアイソレーションを高めて、トランジス
タの入力と出力の間の不要な結合を抑えることができる
ので、増幅機能を有する高周波回路の動作の安定性を高
めることができるという効果が得られる。

【００７３】また、導体ブロック２９はチップ部品と同
等の直方体の形状であるため、チップ部品の実装と同じ
実装技術を用いることにより、導体ブロック２９の誘電
体基板１上への実装を容易にすることができるという効
果が得られる。さらに、直方体の導体２３の一端又は両
端に半田メッキ２８を施しているため、誘電体基板１上
への半田付けを容易にすることができるという効果が得
られる。

【００７４】実施の形態１０．図１０は実施の形態１０
による高周波回路を示す図である。図１０において、１
は誘電体基板、２は入力端子、３は出力端子、４はトラ
ンジスタが搭載されている半導体基板、７は入力整合回
路、８は出力整合回路、１４は導体配線パターン、１５
は導体グランドパターン、２３は直方体の導体、３０
は、直方体の導体２３よりも十分小さな突起状電極であ
る導体バンプ、又は導体２３よりも十分小さな球状の導
体片である導体球で、３１は、直方体の導体２３の一端
又は両端に、導体バンプ又は導体球３０を設けた、長さ
Ｌ，幅Ｗ，高さＨの導体ブロックであり、この直方体の
導体ブロック３１は、導体グランドパターン１５と接続
され、各整合回路間に誘電体基板１に接するように実装
される。

【００７５】次に動作について説明する。図１０に示す
高周波回路は、実施の形態７の図７に示す高周波回路と
比較して、導体ブロックとして、図１０（ａ）に示すよ
うに、直方体の導体２３の一端又は両端に導体バンプ又
は導体球３０を設けた直方体の導体ブロック３１を用い
ている点が異なる。したがって、入力整合回路７と出力
整合回路８間に、導体グランドパターン１５と接続さ
れ、誘電体基板１に接するように、直方体の導体ブロッ
ク３１を実装することにより、入力整合回路７内の回路
素子と出力整合回路８内の回路素子の間のアイソレーシ
ョンを高めて、誘電体基板１の基板内、基板表面はもと
より、空間を介しての結合を抑えている。そのため、ト
ランジスタの入力と出力の間の不要な結合を抑えて、増
幅機能を有する高周波回路の動作の安定性を高めてい
る。

【００７６】また、導体ブロック３１は直方体の形状で
あるため、チップキャパシタ、チップインダクタ、チッ
プ抵抗等のチップ部品と同等の形状で、それらのチップ
部品の実装と同じ実装技術を用いることにより、導体ブ
ロック３１の誘電体基板１上への実装を容易にしてい
る。さらに、直方体の導体２３の一端又は両端に導体バ
ンプ又は導体球３０を設けているため、誘電体基板１上
への実装の位置精度を高めている。

【００７７】なお、導体ブロック３１として、直方体の
誘電体の表面に導体膜を設けた導体ブロックの一端又は
両端に導体バンプ又は導体球３０を設けた導体ブロック
を用いても良く、その場合には、さらに軽量にすること
ができる。なお、直方体の導体ブロック３１は面取りさ
れていても良い。

【００７８】以上のように、この実施の形態１０によれ
ば、入力整合回路７と出力整合回路８の間に、導体グラ
ンドパターン１５と接続され、誘電体基板１上に接する
ように、直方体の導体ブロック３１を実装することによ
り、入力整合回路７内の回路素子と出力整合回路８内の
回路素子の間のアイソレーションを高めて、トランジス
タの入力と出力の間の不要な結合を抑えることができる
ので、増幅機能を有する高周波回路の動作の安定性を高
めることができるという効果が得られる。

【００７９】また、導体ブロック３１はチップ部品と同
等の直方体の形状であるため、チップ部品の実装と同じ
実装技術を用いることにより、導体ブロック３１の誘電
体基板１上への実装を容易にすることができるという効
果が得られる。さらに、直方体の導体２３の一端又は両
端に導体バンプ又は導体球３０を設けているため、誘電
体基板１上への実装の位置精度を高めることができると
いう効果が得られる。

【００８０】

【発明の効果】以上のように、この発明によれば、グラ
ンドパターンに接続され、複数の回路間に、誘電体基板
上に接するように実装された、所定の高さを有する導体
ブロックとを備えたことにより、複数の回路間のアイソ
レーションを高めて、誘電体基板の基板内や基板表面や
空間を介しての不要な結合を抑えることができるので、
増幅機能を有する高周波回路の動作の安定性を高めるこ
とができるという効果がある。

【００８１】この発明によれば、誘電体基板上に実装さ
れた増幅器の入力整合回路と出力整合回路間に、導体ブ
ロックを実装したことにより、入力整合回路内の回路素
子と出力整合回路内の回路素子の間のアイソレーション
を高めて、誘電体基板の基板内や基板表面や空間を介し
ての不要な結合を抑えることができるので、増幅機能を
有する高周波回路の動作の安定性を高めることができる
という効果がある。

【００８２】この発明によれば、誘電体基板上に構成さ
れた並行する導体配線パターン間に、導体ブロックを実
装したことにより、並行する２本の導体配線パターン間
のアイソレーションを高めて、誘電体基板の基板内や基
板表面や空間を介しての結合を抑えることができるの
で、パッシブ回路のインピーダンスの変化を抑えること
ができるという効果がある。

【００８３】この発明によれば、誘電体基板上にパッシ
ブ回路素子により実装されたパッシブ回路間に、導体ブ
ロックを実装したことにより、パッシブ回路間のアイソ
レーションを高めて、誘電体基板の基板内や基板表面や
空間を介しての不要な結合を抑えることができるので、
パッシブ回路の電気的特性の変化を抑えることができる
という効果がある。

【００８４】この発明によれば、誘電体基板上に実装さ
れた所定の機能を有する機能ブロック間に、導体ブロッ
クを実装したことにより、各機能ブロックの中の回路素
子の間のアイソレーションを高めて、不要な結合を抑え
ることができるので、各機能ブロックがそれぞれ独立に
それぞれの機能を実現することができ、不要な結合によ
る機能の劣化を抑えることができるという効果がある。

【００８５】この発明によれば、誘電体基板上に実装さ
れた複数段の増幅器と、誘電体基板上に実装された初段
の増幅器の入力整合回路と、誘電体基板上に実装された
複数段の増幅器間の段間整合回路と、誘電体基板上に実
装された最終段の増幅器の出力整合回路とを備え、入力
整合回路と段間整合回路間、又は段間整合回路と出力整
合回路間に、導体ブロックを実装したことにより、各段
の増幅器の各整合回路間のアイソレーションを高めて不
要な結合を抑えることができ、高周波回路を安定に動作
することができるという効果がある。

【００８６】この発明によれば、誘電体基板上に実装さ
れた増幅機能を有する半導体基板のグランドパターン
と、導体ブロックが接続されているグランドパターンと
を共通にしたことにより、半導体基板上で発熱した熱
が、導体ブロックを介して雰囲気中に放熱されるため、
半導体基板の熱抵抗を下げて、放熱性を高めることがで
きるという効果がある。

【００８７】この発明によれば、導体ブロックの表面に
溝を設けて表面積を大きくしたことにより、半導体基板
の放熱性をさらに高めることができるという効果があ
る。

【００８８】この発明によれば、導体ブロックの形状
を、誘電体基板上に実装されるチップ部品と同等の直方
体とすることにより、チップ部品の実装と同じ実装技術
を用いることができ、導体ブロックの誘電体基板上への
実装を容易にすることができるという効果がある。

【００８９】この発明によれば、導体ブロックが、直方
体の誘電体ブロックの表面に導体メッキを施したことに
より、軽量化が可能であるという効果がある。

【００９０】この発明によれば、導体ブロックの一端又
は両端に半田メッキを施したことにより、誘電体基板上
への半田付けを容易にすることができるという効果があ
る。

【００９１】この発明によれば、導体ブロックの一端又
は両端に、突起状電極である導体バンプ又は球状の導体
片である導体球を設けたことにより、誘電体基板上への
実装の位置精度を高めることができるという効果があ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による高周波回路を
示す図である。

【図２】 この発明の実施の形態２による高周波回路を
示す図である。

【図３】 この発明の実施の形態３による高周波回路を
示す図である。

【図４】 この発明の実施の形態４による高周波回路を
示す図である。

【図５】 この発明の実施の形態５による高周波回路を
示す図である。

【図６】 この発明の実施の形態６による高周波回路を
示す図である。

【図７】 この発明の実施の形態７による高周波回路を
示す図である。

【図８】 この発明の実施の形態８による高周波回路を
示す図である。

【図９】 この発明の実施の形態９による高周波回路を
示す図である。

【図１０】この発明の実施の形態１０による高周波回路
を示す図である。

【図１１】 従来の高周波回路を示す図である。

【符号の説明】

１ 誘電体基板、２ 入力端子、３ 出力端子、４ 半
導体基板、７ 入力整合回路、８ 出力整合回路、１４
導体配線パターン、１５ 導体グランドパターン、１
９ 導体ブロック、２０ パッシブ回路、２２ 機能ブ
ロック、２３導体、２４ 導体ブロック、２５ 導体
膜、２６ 誘電体、２７ 導体ブロック、２８ 半田メ
ッキ、２９ 導体ブロック、３０ 導体バンプ又は導体
球、３１導体ブロック。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 1/18 Ｋ (72)発明者 池田 幸夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5E317 AA11 CC31 GG11 5E336 AA04 AA12 AA16 BB01 CC42 CC52 CC53 CC55 GG11 5E338 AA01 AA15 BB23 BB25 BB31 BB42 BB45 CC06 CD01 CD12 EE11

Claims (12)

【特許請求の範囲】
1. 【請求項１】 誘電体基板上に実装された複数の回路
   と、 上記誘電体基板上に構成されたグランドパターンと、 上記グランドパターンに接続され、上記複数の回路間
   に、上記誘電体基板上に接するように実装された、所定
   の高さを有する導体ブロックとを備えたことを特徴とす
   る高周波回路。
2. 【請求項２】 誘電体基板上に実装された増幅器の入力
   整合回路と出力整合回路間に、導体ブロックを実装した
   ことを特徴とする請求項１記載の高周波回路。
3. 【請求項３】 誘電体基板上に構成された並行する導体
   配線パターン間に、導体ブロックを実装したことを特徴
   とする請求項１記載の高周波回路。
4. 【請求項４】 誘電体基板上にパッシブ回路素子により
   実装されたパッシブ回路間に、導体ブロックを実装した
   ことを特徴とする請求項１記載の高周波回路。
5. 【請求項５】 誘電体基板上に実装された所定の機能を
   有する機能ブロック間に、導体ブロックを実装したこと
   を特徴とする請求項１記載の高周波回路。
6. 【請求項６】 誘電体基板上に実装された複数段の増幅
   器と、 上記誘電体基板上に実装された初段の増幅器の入力整合
   回路と、 上記誘電体基板上に実装された複数段の増幅器間の段間
   整合回路と、 上記誘電体基板上に実装された最終段の増幅器の出力整
   合回路とを備え、 上記入力整合回路と上記段間整合回路間、又は上記段間
   整合回路と上記出力整合回路間に、導体ブロックを実装
   したことを特徴とする請求項１記載の高周波回路。
7. 【請求項７】 誘電体基板上に実装された増幅機能を有
   する半導体基板のグランドパターンと、導体ブロックが
   接続されているグランドパターンとを共通にしたことを
   特徴とする請求項１記載の高周波回路。
8. 【請求項８】 導体ブロックの表面に溝を設けて表面積
   を大きくしたことを特徴とする請求項７記載の高周波回
   路。
9. 【請求項９】 導体ブロックの形状を、誘電体基板上に
   実装されるチップ部品と同等の直方体とすることを特徴
   とする請求項１記載の高周波回路。
10. 【請求項１０】 導体ブロックが、直方体の誘電体ブロ
    ックの表面に導体メッキを施したものであることを特徴
    とする請求項９記載の高周波回路。
11. 【請求項１１】 導体ブロックの一端又は両端に半田メ
    ッキを施したことを特徴とする請求項９又は請求項１０
    記載の高周波回路。
12. 【請求項１２】 導体ブロックの一端又は両端に、突起
    状電極である導体バンプ又は球状の導体片である導体球
    を設けたことを特徴とする請求項９又は請求項１０記載
    の高周波回路。