CN1372382A - 开关电路装置 - Google Patents

开关电路装置 Download PDF

Info

Publication number
CN1372382A
CN1372382A CN02106544A CN02106544A CN1372382A CN 1372382 A CN1372382 A CN 1372382A CN 02106544 A CN02106544 A CN 02106544A CN 02106544 A CN02106544 A CN 02106544A CN 1372382 A CN1372382 A CN 1372382A
Authority
CN
China
Prior art keywords
mentioned
fet
public input
input endpoint
exit point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02106544A
Other languages
English (en)
Other versions
CN1194470C (zh
Inventor
平井利和
浅野哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1372382A publication Critical patent/CN1372382A/zh
Application granted granted Critical
Publication of CN1194470C publication Critical patent/CN1194470C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在化合物半导体开关电路装置中,为进行开关动作,对每一个FET都设置了控制端点。因此,存在印刷基板的安装面积大的问题。本发明的课题具有如下特征:具备第1和第2FET、与上述两FET的源电极或漏电极连接的公用输入端点、与上述两FET的漏电极或源电极连接的第1和第2输出端点、向上述第1FET的上述第1输出端点供给规定的偏压的偏压装置、连接控制端点和上述第2输出端点的连接装置、使上述第2FET的栅电极接地的接地装置、以及在上述公用输入端点和上述第2FET的源电极或漏电极间隔直流的隔离装置,向与上述第1FET的栅电极连接的控制端点施加控制信号。

Description

开关电路装置
[发明的详细说明]
[发明的技术领域]
本发明涉及用于高频开关用途的化合物半导体开关电路装置，特别是将控制端点做成1个的化合物半导体开关电路装置。
[现有的技术]
在移动电话等移动体用通信装置中，使用GHz波段的微波的场合较多，在天线的切换电路、发送接收的切换电路等中，多使用用于切换这些高频信号的开关元件(例如特开平9-181642号)。作为这种元件，因处理的是高频，故多使用采用砷化镓(GaAs)的场效应晶体管(以下称FET)，与此相伴随，将上述开关电路自身集成化了的单片微波集成电路(MMIC)的开发正在进行。
图10(A)示出了GaAs MESFET的剖面图。在未掺杂的GaAs衬底1的表面部分掺入N型杂质，形成N型沟道区2，配置与沟道区2的表面呈肖特基接触的栅电极3，在栅电极3的两侧配置与GaAs表面呈欧姆接触的源、漏电极4、5。该晶体管依赖于栅电极3的电位在正下方的沟道区2内形成耗尽层，以此控制源电极4和漏电极5之间的沟道电流。
图10(B)示出了使用GaAs FET的称为SPDT(Single Pole DoubleThrought，单极双通)的化合物半导体开关电路装置的原理电路图。
第1和第2 FET1、FET2的源(或漏)与公用输入端点IN连接，各FET1、FET2的栅经电阻器R1、R2与第1和第2控制端点Ctl-1、Ctl-2连接，然后各FET的漏(或源)与第1和第2输出端点OUT1、OUT2连接。施加了在第1和第2控制端点Ctl-1、Ctl-2上的信号为互补信号，施加H电平的信号的FET导通，将施加至输入端点IN的信号传递至某一个输出端点。配置电阻器R1、R2的目的是，防止高频信号经栅电极对成为交流接地的控制端点Ctl-1、Ctl-2的直流电位漏泄。
图11示出了将图10所示化合物半导体开关电路装置集成化了的化合物半导体芯片的一例。
在GaAs衬底上，在中央部位配置了进行切换的FET1和FET2，电阻器R1、R2与各FET的栅电极连接。另外，与公用输入端点IN，输出端点OUT1、OUT2以及控制端点Ctl-1、Ctl-2对应的焊接区设置在衬底的周边。另外，虚线示出的第2层布线是在各FET的栅电极形成时同时形成的栅金属层(Ti/Pt/Au)20，实线示出的第3层布线是进行各元件的连接和焊接区的形成的焊接区金属层(Ti/Pt/Au)30。与第1层的衬底呈欧姆接触的欧姆金属层(AuGe/Ni/Au)10是用于形成各FET的源电极、栅电极和各电阻器的两端的取出电极的金属层，在图2中，因与焊接区金属层重叠，故未作图示。
在图12(A)中示出了将图10所示的FET1的部分放大了的平面图。在该图中，用单点点划线围起来的长方形区是在衬底11上形成的沟道区12。从左侧伸出的梳齿状第3层焊接区金属层30是与输出端点OUT1连接的源电极13(或漏电极)，其下有由第1层欧姆金属层10形成的源电极14(或漏电极)。另外，从右侧伸出的梳齿状第3层焊接区金属层30是与公用输入端点IN连接的漏电极15(或源电极)，其下有由第1层欧姆金属层10形成的漏电极16(或源电极)。该两电极配置成梳齿相互啮合的形状，在其间，由第2层栅金属层20形成的栅电极17呈梳齿状配置在沟道区12上。
在图12(B)中，示出了该FET的一部分的剖面图。在衬底11上设置了n沟道区12以及在其两侧形成源区18和漏区19的n+型高浓度区，在沟道区12上设置了栅电极17，在高浓度区上设置了由第1层欧姆金属层10形成的漏电极14和源电极16。如前所述，再在其上设置了由第3层焊接区金属层30形成的漏电极13和源电极15，并进行各元件的布线等。
[发明所要解决的课题]
在上述的化合物半导体开关电路装置中，因各FET1、FET2的栅经电阻器R1、R2与第1和第2控制端点Ctl-1、Ctl-2连接，所以必须将互补信号即2个控制信号施加至第1和第2控制端点Ctl-1、Ctl-2上。因此，在组装有化合物半导体开关电路装置的集成电路中，必须有2个成为第1和第2控制端点Ctl-1、Ctl-2的外部引线，这成了妨碍集成电路小型化封装的主要原因。为避免这一点，虽然有借助于内置倒相电路实现单控制端点化的方法，但存在必须有构成倒相电路的额外的FET，因而功耗以及封装尺寸增加的问题。
另外，由于各FET1、FET2使用GaAs MESFET，所以开关动作借助于对栅电极施加电压，控制沟道区的耗尽层的启闭进行。由于通常GaAsMESFET是耗尽型FET，所以作为控制电压必须是负电压。从而，因在上述化合物半导体开关电路装置中用负电压进行工作，所以存在需要另外的负电压发生电路的问题。
[解决课题的方法]
本发明鉴于上述诸多情况，不用倒相电路即可实现单控制端点化。
即，第1，通过具有1个公用输入端点、第1和第2输出端点、1个控制端点、与上述公用输入端点和上述第1输出端点连接的第1开关元件、与上述公用输入端点和上述第2输出端点连接的第2开关元件、向上述第1输出端点或上述公用输入端点供给规定的偏压的偏压装置、连接上述1个控制端点和上述第2开关元件的连接装置、与上述公用输入端点连接的隔离装置、以及与上述第2开关元件连接的接地装置，通过从上述1个控制端点向上述第1 FET施加控制信号来解决。
另外，具有上述偏压装置向上述第1输出端点或上述公用输入端点一直施加恒定电压的特征。
另外，具有上述偏压装置一直提供恒定的正直流电压的特征。
另外，具有上述隔离装置用电容器形成的特征。
第2，通过具有在沟道层表面设置了源电极、栅电极和漏电极的第1和第2 FET，与上述两FET的源电极或漏电极连接的公用输入端点，与上述两FET的漏电极或源电极连接的第1和第2输出端点，与上述第1 FET的栅电极连接的控制端点，向上述第1 FET的上述第1输出端点或上述公用输入端点供给规定的偏压的偏压装置，连接上述控制端点和上述第2 FET的漏电极或源电极的连接装置，使上述第2 FET的栅电极接地的接地装置，以及在上述公用输入端点和上述第2 FET的源电极或漏电极之间隔直流的隔离装置，通过向上述控制端点施加控制信号来解决。
另外，具有上述偏压装置向上述第1输出端点或上述公用输入端点一直施加恒定偏压的特征。
另外，具有上述偏压装置一直提供恒定的正直流电压的特征。
另外，具有上述隔离装置用电容器形成的特征。
另外，具有上述第1和第2 FET由与上述沟道层呈肖特基接触的栅电极，以及与上述沟道层呈欧姆接触的源、漏电极构成的特征。
另外，具有用MESFET形成上述第1和第2 FET的特征。
另外，具有在同一半导体衬底上集成化地形成上述第1和第2 FET，上述偏压装置和隔离装置以外接的方式形成的特征。
另外，具有在同一半导体衬底上集成上述第1和第2 FET，并且上述偏压装置和隔离装置中的至少一方也集成在上述同一半导体衬底上的特征。
[附图的简单说明]
图1是用于说明本发明的电路图。
图2是用于说明本发明的电路图。
图3是用于说明本发明的电路图。
图4是用于说明本发明的特性图。
图5是用于说明本发明的特性图。
图6是用于说明本发明的平面图。
图7是用于说明本发明的电路图。
图8是用于说明本发明的电路图。
图9是用于说明本发明的电路图。
图10是用于说明现有例的剖面图(A)、电路图(B)。
图11是用于说明现有例的平面图。
图12是用于说明现有例的平面图(A)、剖面图(B)。
[发明的实施例]
以下参照图1至图9对本发明的实施例进行说明。
图1是示出本发明的化合物半导体开关电路装置的电路图。它由在沟道层表面设置了源电极、栅电极和漏电极的第1 FET1和第2 FET2，与两FET1、2的源电极(或漏电极)连接的公用输入端点IN，与两FET1、2的漏电极(或源电极)连接的第1输出端点OUT1和第2输出端点OUT2，只向第1 FET1的栅电极施加控制信号的控制端点Ctl-1，向第1 FET1的第1输出端点OUT1或公用输入端点IN供给规定的偏压的偏压装置，连接控制端点和第2 FET2的源电极(或漏电极)的连接装置，使第2 FET2的栅电极接地的接地装置，以及在公用输入端点IN和第2 FET2的源电极(或漏电极)之间隔直流的隔离装置构成。
第1 FET1和第2 FET2用GaAs MESFET(耗尽型FET)构成，并被集成在GaAs衬底上(参照图6)。另外，因第1 FET1和第2 FET2与图9(A)、(B)所示的结构相同，故省略其说明。
偏压装置是本发明的特征之一，它是将恒定的正直流电压，例如3V，经电阻器R一直施加于第1输出端点OUT1的装置。
接地装置同样也是本发明的特征之一，它是通过电阻器R将第2FET2的栅电极接地的装置，第2 FET2的栅电极总是固定在接地电位上。
连接装置同样也是本发明的特征之一，它是用电阻器R将控制端点Ctl-1和第2 FET2的源电极或漏电极进行连接的装置。
隔离装置同样也是本发明的特征之一，它由在公用输入端点IN和第2 FET2的源电极(或漏电极)之间隔直流的电容器C形成。该电容器C有将第1 FET1和第2 FET2隔直流的作用。
控制端点Ctl-1同样也是本发明的特征之一，它由1个端点形成。
电阻器R分别与各FET1、2的栅电极、连接装置和偏压装置连接，配置它们的目的是，防止高频信号经栅电极对成为交流接地的控制端点Ctl-1的直流电位漏泄。
其次，参照图2和图3对本发明的化合物半导体开关电路装置的工作原理进行说明。
在SPDT开关的场合，为将控制端点做成1个，最好是当施加在控制端点上的控制电压为0V时，某一FET处于导通状态，而另一FET处于关断状态；当控制电压为正电压时，呈与此相反的状态。
图2是对应于第2 FET2的电路部分。因FET经电阻器R借助接地装置接地，所以栅极电压固定在0V。该FET处于导通状态的偏压条件是栅-漏间和栅-源间的各电位差相等的状态。即是Vg＝Vd＝Vs的状态，由于栅电压Vg为0V，所以在Vg＝Vd＝Vs＝0V时，FET处于导通状态。
相反，栅电压为0V时FET处于关断状态的偏压条件是可以在栅-漏极间和栅-源极间施加使FET关断的电位差。在该电路中，因控制端点与FET2的源电极或漏电极借助于连接装置(电阻器R)相连接，所以当向控制端点施加0V时FET处于导通状态，当施加正电压(例如3V)时FET处于关断状态。
图3是对应于第1 FET1的电路部分。栅电压为0V时FET处于关断状态的偏压条件是可以在栅-漏间和栅-源间施加处于关断状态的电位差。因此，可以与一直向源侧或漏侧施加偏压的电路(偏压装置)连接。
相反，如果从控制端点向栅施加与偏置电压相等的电压，则FET处于导通状态。因此，在该电路中，控制端点为0V时FET处于关断状态，为3V时FET处于导通状态。
将该图2和图3的电路进行组合就成为图1所示的本发明的化合物半导体开关电路装置。可以用电容器C对第1 FET1和第2 FET2隔直流以防止偏压条件的相互干扰，借助于连接装置将图2所示的控制端点连接到控制端点Ctl-1上。
图1的电路的特征是：经电阻器R将一个FET(FET2)的栅接地；栅接地的FET(FET2)的偏压与另一FET(FET1)的控制端点Ctl-1公用；FET(FET1)的偏压总是以恒定电压E供给；以及FET(FET1)和FET(FET2)借助于电容器C隔直流。
接着，参照图4和图5说明其工作结果。
图4示出了控制端点Ctl-1的控制电压VCtl为0V时，即第1 FET1为导通状态时的公用输入端点IN—输出端点OUT1以及公用输入端点IN—输出端点OUT2间的插入损耗(Insertion Loss)与隔离(Isolation)特性。插入损耗(Insertion Loss)以低于2.2GHz为宜，隔离(Isolation)特性也是这样。
图5示出了控制端点Ctl-1的控制电压VCtl为3V时，即第2 FET2为导通状态时的公用输入端点IN—输出端点OUT2以及公用输入端点IN—输出端点OUT1间的插入损耗(Insertion Loss)与隔离(Isolation)特性。插入损耗(Insertion Loss)以低于2.8GHz为宜，隔离(Isolation)特性也是这样。
图6示出了集成了图1所示的本发明的化合物半导体开关电路装置的化合物半导体芯片的一例。
在GaAs衬底上，左右配置了进行切换的FET1和FET2，使上侧的电容器端点C、公用输入端点IN和1个控制端点Ctl与下侧的输出端点OUT2、接地端点GND和输出端点OUT1对应的焊接区设置在衬底的周边。另外，虚线示出的第2层布线是在各FET栅电极形成时同时形成的栅金属层(Ti/Pt/Au)20，实线示出的第3层布线是进行各元件的连接和焊接区的形成的焊接区金属层(Ti/Pt/Au)30。与第1层的衬底呈欧姆接触的欧姆金属层(AuGe/Ni/Au)10是用于形成各FET的源电极、栅电极和各电阻器的两端的取出电极的金属层，
另外，这里电容器C以外接的方式连接在电容器端点C和公用输入端点IN之间，偏压装置和电阻器R也外接在输出端点OUT1和接地端点GND之间。
这里，在图7中示出了本发明的开关电路装置的应用例。虚线的内部是集成在衬底上的部分，图7(A)是图1所示的电路。也就是说，虽然在图7(A)所示的电路图中，与公用输入端点IN连接的电容器以及与输出端点OUT1连接的电阻器是外接的，但是也可以在衬底上集成电容器(图7(B))，集成电阻器(图7(C))或者同时集成电容器和电阻器(图7(D))。
进而在图8中示出了将偏压装置连接在公用输入端点的电路的一例。在本发明中，也可以将偏压装置连接在公用输入端点上。这些与图7一样，与公用输入端点IN连接的电容器以及与公用输入端点连接的电阻器也可不集成在芯片上而外接(图8(A))，也可以在衬底上集成电容器(图8(B))，集成电阻器(图8(C))或者同时集成电容器和电阻器(图8(D))。
在上述的电路图中，虽然示出了连接控制端点Ctl和第2 FET2的连接装置(电阻器)连接在FET2的输出端点OUT2一侧(例如源电极)的图，但也可如图9那样，将连接装置连接在FET2和隔离装置(电容器C)之间(例如漏电极)。另外，也可在图9中将偏压装置连接到公用输入端点上。
[发明的效果]
如以上详述的情况，按照本发明可收到以下数种效果。
第1，可以不用倒相电路实现用1个控制端点的使用GaAs FET的称为SPDT(Single Pole Double Throught，单极双通)的化合物半导体开关电路装置。据此，没有必要按多个控制端点准备倒相电路，因而可使电路配置简化，减小印刷基板的安装面积。
第2，在本发明的化合物半导体开关电路装置中，由于控制信号能够借助于3V/0V的单一正电源进行切换，省去了在使用GaAs FET的场合所必须的负电压发生电路，用一种类型的正电源就可以工作，所以能够减小安装面积。
第3，在本发明中，虽然增加了接地端点GND和电容器端点C，但因控制端点减少为1个，其结果是，化合物半导体开关电路装置的芯片尺寸最终能与现行的大致相等，由单一控制端点所导致的处理上的简易性大大有助于向装置上的安装。
第4，能确保插入损耗(Insertion Loss)与隔离(Isolation)特性与现行的产品相同。

Claims (12)

1.一种开关电路装置，其特征在于：
包括1个公用输入端点；第1和第2输出端点；1个控制端点；与上述公用输入端点和上述第1输出端点连接的第1开关元件；与上述公用输入端点和上述第2输出端点连接的第2开关元件；向上述第1输出端点或上述公用输入端点供给规定的偏压的偏压装置；连接上述1个控制端点和上述第2开关元件的连接装置；与上述公用输入端点连接的隔离装置；以及与上述第2开关元件连接的接地装置，从上述1个控制端点向上述第1 FET施加控制信号。
2.如权利要求1所述的开关电路装置，其特征在于：
上述偏压装置向上述第1输出端点或上述公用输入端点一直施加恒定的电压。
3.如权利要求2所述的开关电路装置，其特征在于：
上述偏压装置一直提供恒定的正直流电压。
4.如权利要求1所述的开关电路装置，其特征在于：
上述隔离装置用电容器形成。
5.一种化合物半导体开关电路装置，其特征在于：
包括在沟道层表面设置了源电极、栅电极和漏电极的第1和第2FET；与上述两FET的源电极或漏电极连接的公用输入端点；与上述两FET的漏电极或源电极连接的第1和第2输出端点；与上述第1 FET的栅电极连接的控制端点；向上述第1 FET的上述第1输出端点或上述公用输入端点供给恒定偏压的偏压装置；连接上述控制端点和上述第2FET的漏电极或源电极的连接装置；使上述第2 FET的栅电极接地的接地装置；以及在上述公用输入端点和上述第2 FET的源电极或漏电极之间隔直流的隔离装置，向上述控制端点施加控制信号。
6.如权利要求5所述的化合物半导体开关电路装置，其特征在于：
上述偏压装置向上述第1输出端点或上述公用输入端点一直施加恒定的电压。
7.如权利要求6所述的化合物半导体开关电路装置，其特征在于：
上述偏压装置一直提供恒定的正直流电压。
8.如权利要求5所述的化合物半导体开关电路装置，其特征在于：
上述隔离装置用电容器形成。
9.如权利要求5所述的化合物半导体开关电路装置，其特征在于：
上述第1和第2 FET由与上述沟道层呈肖特基接触的栅电极，以及与上述沟道层呈欧姆接触的源、漏电极构成。
10.如权利要求5所述的化合物半导体开关电路装置，其特征在于：
用MESFET形成上述第1和第2 FET。
11.如权利要求5所述的化合物半导体开关电路装置，其特征在于：
在同一半导体衬底上集成化地形成上述第1和第2 FET，上述偏压装置和隔离装置以外接的方式形成。
12.如权利要求5所述的化合物半导体开关电路装置，其特征在于：
在同一半导体衬底上集成上述第1和第2 FET，并且上述偏压装置和隔离装置中的至少一方也集成在上述同一半导体衬底上。
CNB021065446A 2001-02-27 2002-02-27 开关电路装置 Expired - Fee Related CN1194470C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP51861/01 2001-02-27
JP51861/2001 2001-02-27
JP2001051861A JP3702189B2 (ja) 2001-02-27 2001-02-27 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
CN1372382A true CN1372382A (zh) 2002-10-02
CN1194470C CN1194470C (zh) 2005-03-23

Family

ID=18912585

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021065446A Expired - Fee Related CN1194470C (zh) 2001-02-27 2002-02-27 开关电路装置

Country Status (6)

Country Link
US (1) US6737890B2 (zh)
EP (1) EP1235350A3 (zh)
JP (1) JP3702189B2 (zh)
KR (1) KR100582621B1 (zh)
CN (1) CN1194470C (zh)
TW (1) TW527772B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP3702189B2 (ja) 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置
JP4680134B2 (ja) * 2006-06-14 2011-05-11 日本電信電話株式会社 スイッチ回路
US9634664B2 (en) * 2013-04-05 2017-04-25 Applied Wireless Identifications Group, Inc. Over-current and/or over-voltage protection circuit
US9209805B2 (en) * 2013-04-05 2015-12-08 Applied Wireless Identifications Group, Inc. Over-current and/or over-voltage protection circuit
JP6443263B2 (ja) * 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) * 1986-11-14 1988-10-04 Nec Corp スイッチ回路
US5350957A (en) 1989-10-20 1994-09-27 Texas Instrument Incorporated Electronic switch controlled by plural inputs
JPH06112795A (ja) * 1992-07-31 1994-04-22 Hewlett Packard Co <Hp> 信号切換回路および信号生成回路
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
GB2294831B (en) * 1994-11-03 1998-12-16 Marconi Gec Ltd Switching arrangement
JP3284015B2 (ja) * 1995-02-02 2002-05-20 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JP2000114950A (ja) * 1998-10-07 2000-04-21 Murata Mfg Co Ltd Ｓｐｓｔスイッチおよびｓｐｄｔスイッチおよびそれを用いた通信機
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP3702189B2 (ja) 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置

Also Published As

Publication number Publication date
EP1235350A2 (en) 2002-08-28
KR20020070114A (ko) 2002-09-05
CN1194470C (zh) 2005-03-23
EP1235350A3 (en) 2004-02-11
JP3702189B2 (ja) 2005-10-05
US6737890B2 (en) 2004-05-18
KR100582621B1 (ko) 2006-05-23
US20020118044A1 (en) 2002-08-29
TW527772B (en) 2003-04-11
JP2002252335A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
US9818686B2 (en) Semiconductor modules and methods of forming the same
CN1155090C (zh) 具有至少两个半导体元件的电子开关装置
US9190295B2 (en) Package configurations for low EMI circuits
CN1236500C (zh) 开关电路装置
US8264057B2 (en) Semiconductor device driving bridge-connected power transistor
CA2719179C (en) Power module assembly with reduced inductance
EP2093799A2 (en) Integrated circuit with closely coupled high-voltage output and offline transistor pair
US7910992B2 (en) Vertical MOSFET with through-body via for gate
CN105391440A (zh) 半导体装置、功率控制装置和电子系统
CN115868026A (zh) 用于集成iii-氮化物器件的模块配置
CN1291492C (zh) 半导体开关电路装置及其制造方法
JP2006509360A (ja) 集積ハーフブリッジ電力回路
CN106796930B (zh) 具有分布式栅极的功率晶体管
US7019362B2 (en) Power MOSFET with reduced dgate resistance
US20220320054A1 (en) Semiconductor device
CN1193427C (zh) 化合物半导体开关电路装置
CN1194470C (zh) 开关电路装置
CN1452317A (zh) 半导体开关电路器件
CN1901196A (zh) 具有高频开关电路的高频装置
CN1233042C (zh) 化合物半导体开关电路装置
CN1218402C (zh) 化合物半导体开关电路装置
CN1412857A (zh) 化合物半导体装置
CN116544227A (zh) 半导体器件和电路设备
CN114695334A (zh) 封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323

Termination date: 20100227