JP2761555B2 - 周波数変換器 - Google Patents
周波数変換器Info
- Publication number
- JP2761555B2 JP2761555B2 JP7291989A JP7291989A JP2761555B2 JP 2761555 B2 JP2761555 B2 JP 2761555B2 JP 7291989 A JP7291989 A JP 7291989A JP 7291989 A JP7291989 A JP 7291989A JP 2761555 B2 JP2761555 B2 JP 2761555B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- power supply
- gate
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は高周波信号と局部発振信号を入力し、この
２つの信号の差の周波数成分である中間周波信号を出力
する周波数変換器に関するものである。
２つの信号の差の周波数成分である中間周波信号を出力
する周波数変換器に関するものである。
「従来の技術」 第３図に従来の代表的な周波数変換器の構成を示す。
第１の電界効果トランジスタ（以下FETと記す）11のド
レイン端子12は第２のFET13のソース端子14に接続さ
れ、ゲート端子15に直流電圧ＶG1が印加され、ソース端
子16は電気的接地17に接続される。第2FET13のドレイン
端子18は出力端子19に接続されると共に負荷抵抗器21を
通じて電源端子22に接続され、ゲート端子23に直流電圧
ＶG2が印加される。電源端子22に電源電圧ＶDが印加さ
れる。
第１の電界効果トランジスタ（以下FETと記す）11のド
レイン端子12は第２のFET13のソース端子14に接続さ
れ、ゲート端子15に直流電圧ＶG1が印加され、ソース端
子16は電気的接地17に接続される。第2FET13のドレイン
端子18は出力端子19に接続されると共に負荷抵抗器21を
通じて電源端子22に接続され、ゲート端子23に直流電圧
ＶG2が印加される。電源端子22に電源電圧ＶDが印加さ
れる。
一般に第３図の構成で第１のFET11のゲート端子15
に、分布定数素子あるいは集中定数素子から構成される
整合回路を介して高周波信号を入力し、第２のFET13の
ゲート端子23に同様な整合回路を介して局部発振信号を
入力し、第２のFET13のドレイン端子18を中間周波信号
の出力端子とすることにより周波数変換器として動作す
る。
に、分布定数素子あるいは集中定数素子から構成される
整合回路を介して高周波信号を入力し、第２のFET13の
ゲート端子23に同様な整合回路を介して局部発振信号を
入力し、第２のFET13のドレイン端子18を中間周波信号
の出力端子とすることにより周波数変換器として動作す
る。
「発明が解決しようとする課題」 しかし、この従来の構成では、第１のFET11と第２のF
ET13のドレイン・ソース電圧（ドレイン端子の電位とソ
ース端子の電位の差）を各々正とするため電源端子22の
電圧ＶDは正の値を必要とし、一方、電源電圧ＶG1、Ｖ
G2は、第１のFET11、第２のFET13にしきい値電圧が負の
値のFETを用いた時、低消費電流化と高変換利得化（中
間周波信号と高周波信号の比を変換利得と呼ぶ）の条件
から負の値を必要とする。従って従来の周波数変換器で
は、しきい値電圧が負のFETを用いた場合、正と負の電
源電圧を必要とし電源電圧の一電源化が困難であるとい
う欠点をもつ。
ET13のドレイン・ソース電圧（ドレイン端子の電位とソ
ース端子の電位の差）を各々正とするため電源端子22の
電圧ＶDは正の値を必要とし、一方、電源電圧ＶG1、Ｖ
G2は、第１のFET11、第２のFET13にしきい値電圧が負の
値のFETを用いた時、低消費電流化と高変換利得化（中
間周波信号と高周波信号の比を変換利得と呼ぶ）の条件
から負の値を必要とする。従って従来の周波数変換器で
は、しきい値電圧が負のFETを用いた場合、正と負の電
源電圧を必要とし電源電圧の一電源化が困難であるとい
う欠点をもつ。
又、第１、第２のFET11,13にしきい値電圧が正のFET
を用いた時、電源電圧ＶG1,VG2を正とすることが可能に
なるが、一電源化するためには第４図に示す様に、電源
端子22の電源電圧ＶDから、分圧抵抗器24,25及び分圧抵
抗器26,27をそれぞれ用いて、第１のFET11のゲート端子
15及び第２のFET13のゲート端子23に電圧を印加する必
要があり、この抵抗器24,25,26,27に消費される電流の
分だけ回路の消費電流が増加するという欠点を有してい
た。
を用いた時、電源電圧ＶG1,VG2を正とすることが可能に
なるが、一電源化するためには第４図に示す様に、電源
端子22の電源電圧ＶDから、分圧抵抗器24,25及び分圧抵
抗器26,27をそれぞれ用いて、第１のFET11のゲート端子
15及び第２のFET13のゲート端子23に電圧を印加する必
要があり、この抵抗器24,25,26,27に消費される電流の
分だけ回路の消費電流が増加するという欠点を有してい
た。
この発明の目的は以上説明した従来の周波数変換器の
欠点を解決し、消費電流の増加や変換利得の劣化なしに
電源電圧の一電源化を可能とする周波数変換器を提供す
ることにある。
欠点を解決し、消費電流の増加や変換利得の劣化なしに
電源電圧の一電源化を可能とする周波数変換器を提供す
ることにある。
「課題を解決するための手段」 この発明によればゲートに高周波信号が入力される第
１のFETのドレインに第２のFETのソースが接続され、第
２のFETのゲートに局部発振信号が入力されて第２のFET
のドレインから中間周波信号を出力する周波数変換器に
おいて、第１のFETのソースと電気的接地との間にダイ
オードがそう入され、かつ第１のFETのゲート電源電圧
ＶG1、第２のFETのゲートの電源電圧ＶG2が零とされ
る。
１のFETのドレインに第２のFETのソースが接続され、第
２のFETのゲートに局部発振信号が入力されて第２のFET
のドレインから中間周波信号を出力する周波数変換器に
おいて、第１のFETのソースと電気的接地との間にダイ
オードがそう入され、かつ第１のFETのゲート電源電圧
ＶG1、第２のFETのゲートの電源電圧ＶG2が零とされ
る。
「実施例」 この発明の第１の実施例を第１図に示し、第３図と対
応する部分に同一符号を付けてある。この発明において
は第１のFET11のソース端子16と電気的接地17との間に
ダイオード28が挿入される。ダイオード28の極性は第１
のFET11に対し順方向とする。この実施例ではFET11,13
は負のしきい値電圧でその絶対値がダイオード28のバリ
アハイトより大きな値を有するもので構成されている。
応する部分に同一符号を付けてある。この発明において
は第１のFET11のソース端子16と電気的接地17との間に
ダイオード28が挿入される。ダイオード28の極性は第１
のFET11に対し順方向とする。この実施例ではFET11,13
は負のしきい値電圧でその絶対値がダイオード28のバリ
アハイトより大きな値を有するもので構成されている。
この構成に於いて電源端子22の電源電圧ＶDに正の値
を与えると、ダイオード28に順方向電流が流れ、第１の
FET11のソース端子16の電位は電気的接地17に比べダイ
オード28のバリアハイトの値の分正方向に増加する。こ
の時第１のFET11のゲート端子15の電源電圧ＶG1を0Vと
すると、第１のFET11のゲートバイアスはダイオード28
のバリアハイトの分だけ実効的に負バイアスとなり、こ
の負バイアスは第１のFET11のしきい値電圧に比べ絶対
値が小さいため第１のFET11に電流が流れる。更に第２
のFET13のゲート端子23の電源電圧ＶG2を0Vとすると、
第２のFET13のソース端子14の電位の分だけ第２のFET13
のゲートバイアスは実効的に負バイアスとなり、第１の
FET11と同じ値の電流が第２のFET13へ流れる。
を与えると、ダイオード28に順方向電流が流れ、第１の
FET11のソース端子16の電位は電気的接地17に比べダイ
オード28のバリアハイトの値の分正方向に増加する。こ
の時第１のFET11のゲート端子15の電源電圧ＶG1を0Vと
すると、第１のFET11のゲートバイアスはダイオード28
のバリアハイトの分だけ実効的に負バイアスとなり、こ
の負バイアスは第１のFET11のしきい値電圧に比べ絶対
値が小さいため第１のFET11に電流が流れる。更に第２
のFET13のゲート端子23の電源電圧ＶG2を0Vとすると、
第２のFET13のソース端子14の電位の分だけ第２のFET13
のゲートバイアスは実効的に負バイアスとなり、第１の
FET11と同じ値の電流が第２のFET13へ流れる。
以上説明した様にこの発明の実施例によれば第１のFE
T11のソース端子16と電気的接地17との間にダイオード2
8を入れることにより、第1,第２のFET11,13のゲート端
子15,23の電源電圧を0Vとして従来の構成と同様なバイ
アスを各FET11,13に加えることが出来るため、電源電圧
の一電源化が容易に行える特徴を有していることがわか
る。
T11のソース端子16と電気的接地17との間にダイオード2
8を入れることにより、第1,第２のFET11,13のゲート端
子15,23の電源電圧を0Vとして従来の構成と同様なバイ
アスを各FET11,13に加えることが出来るため、電源電圧
の一電源化が容易に行える特徴を有していることがわか
る。
ダイオード28の寄生抵抗はFETと同程度に極めて小さ
いため、この寄生抵抗がソース端子16と電気的接地17と
の間に直列にはいることによる変換利得の劣化も小さ
く、一電源化による利得劣化の影響は殆どないという特
徴も有している。
いため、この寄生抵抗がソース端子16と電気的接地17と
の間に直列にはいることによる変換利得の劣化も小さ
く、一電源化による利得劣化の影響は殆どないという特
徴も有している。
第２図は第１図の実施例に集中定数素子からなる高周
波信号の整合回路（インダクタ29,容量素子31,32）及び
局発信号整合回路（インダクタ33,容量素子34,35）をそ
れぞれゲート端子15,23に付加した実施例である。この
例からわかる様に、第１のFET11及び第２のFET13のゲー
ト端子15,23は高周波信号，局発信号に対して整合素子
として働くインダクタ29,33により直流的に接地（0V）
とすることが出来る。従ってダイオード28を流れる電流
は第１のFET11、第２のFET13を流れる電流と共通に流
れ、また整合素子に余分な電流を流すことなく、ゲート
端子15,23を直流的に0Vとすることが出来るため、一電
源化による消費電流の増加がないという特徴を有してい
る。
波信号の整合回路（インダクタ29,容量素子31,32）及び
局発信号整合回路（インダクタ33,容量素子34,35）をそ
れぞれゲート端子15,23に付加した実施例である。この
例からわかる様に、第１のFET11及び第２のFET13のゲー
ト端子15,23は高周波信号，局発信号に対して整合素子
として働くインダクタ29,33により直流的に接地（0V）
とすることが出来る。従ってダイオード28を流れる電流
は第１のFET11、第２のFET13を流れる電流と共通に流
れ、また整合素子に余分な電流を流すことなく、ゲート
端子15,23を直流的に0Vとすることが出来るため、一電
源化による消費電流の増加がないという特徴を有してい
る。
なお、以上の説明ではダイオード28が１個の場合につ
いて述べたが、ダイオード28の個数が２個以上であって
も構成するFETのしきい値電圧が負であってその絶対値
が、各ダイオードのバリアハイトの和より大きな値を有
する場合に以上の説明と同様な特徴を有することが出来
る。
いて述べたが、ダイオード28の個数が２個以上であって
も構成するFETのしきい値電圧が負であってその絶対値
が、各ダイオードのバリアハイトの和より大きな値を有
する場合に以上の説明と同様な特徴を有することが出来
る。
「発明の効果」 以上説明したように、この発明の周波数変換器によれ
ば消費電流の増加や変換利得の劣化なしに電源電圧の一
電源化が可能であるから、無線装置の受信部などに使用
した場合、装置の低消費電流化や電源回路の簡素化、小
型化が可能になるという利点をもつ。
ば消費電流の増加や変換利得の劣化なしに電源電圧の一
電源化が可能であるから、無線装置の受信部などに使用
した場合、装置の低消費電流化や電源回路の簡素化、小
型化が可能になるという利点をもつ。
第１図及び第２図はそれぞれこの発明の実施例を示す接
続図、第３図及び第４図はそれぞれ従来の周波数変換器
を示す接続図である。
続図、第３図及び第４図はそれぞれ従来の周波数変換器
を示す接続図である。
Claims (1)
- 【請求項１】ゲートに高周波信号が入力される第１の電
界効果トランジスタと、 ソースが上記第１の電界効果トランジスタのドレインに
接続され、ゲートに局部発振信号が入力され、ドレイン
が抵抗器を介して第１の電源端子に接続され、かつドレ
インを中間周波信号の出力端とする第２の電界効果トラ
ンジスタと、 上記第１の電界効果トランジスタのソースと電気的接地
との間に直列に挿入された１個以上のダイオードとより
なり、 上記第１の電界効果トランジスタのゲートの直流電圧及
び上記第２の電界効果トランジスタのゲートの直流電圧
がそれぞれ0Vとされている周波数変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7291989A JP2761555B2 (ja) | 1989-03-24 | 1989-03-24 | 周波数変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7291989A JP2761555B2 (ja) | 1989-03-24 | 1989-03-24 | 周波数変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250508A JPH02250508A (ja) | 1990-10-08 |
| JP2761555B2 true JP2761555B2 (ja) | 1998-06-04 |
Family
ID=13503244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7291989A Expired - Lifetime JP2761555B2 (ja) | 1989-03-24 | 1989-03-24 | 周波数変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2761555B2 (ja) |
-
1989
- 1989-03-24 JP JP7291989A patent/JP2761555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02250508A (ja) | 1990-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323697B1 (en) | Low distortion sample and hold circuit | |
| JP3902111B2 (ja) | スイッチ半導体集積回路 | |
| US6154085A (en) | Constant gate drive MOS analog switch | |
| US11209464B2 (en) | Current detection circuit and power converter | |
| JPH0481892B2 (ja) | ||
| WO2022070806A1 (ja) | スイッチング素子の駆動回路及びスイッチング回路 | |
| US6255885B1 (en) | Low voltage transistor biasing | |
| US20040061578A1 (en) | Switching system | |
| JP2761555B2 (ja) | 周波数変換器 | |
| WO1991017602A1 (en) | Delay circuit | |
| JP5322269B2 (ja) | 半導体スイッチング装置 | |
| JP2002315317A (ja) | Ｄｃ／ｄｃコンバータおよびそのスイッチングノイズ低減方法 | |
| US6882178B2 (en) | Input circuit | |
| US20230147110A1 (en) | Electronic Integrator Circuit For Driving Inductor | |
| JP2947998B2 (ja) | スイッチング回路 | |
| JPH1174367A (ja) | 半導体装置及び増幅器 | |
| JPH0879036A (ja) | スイッチ回路 | |
| JPS644695B2 (ja) | ||
| JP2867432B2 (ja) | 電界効果トランジスタ増幅器 | |
| CN117492508A (zh) | Ldo电路 | |
| JPS5815968B2 (ja) | 発振回路 | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 | |
| JPH0524226Y2 (ja) | ||
| JPS6238332Y2 (ja) | ||
| JPH0669777A (ja) | Ｆｅｔスイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |