JPH09238035A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH09238035A JPH09238035A JP4193696A JP4193696A JPH09238035A JP H09238035 A JPH09238035 A JP H09238035A JP 4193696 A JP4193696 A JP 4193696A JP 4193696 A JP4193696 A JP 4193696A JP H09238035 A JPH09238035 A JP H09238035A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- amplifier circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】歪み特性を劣化させずに消費電力を低減できる
出力回路を実現する。 【解決手段】端子ＴICL への入力信号レベルがローレベ
ルの場合にはバイアス電流が増加し、低インピーダンス
の負荷を扱えるような状態となり、電流制御入力端子Ｔ
ICL への入力信号レベルがハイレベルの場合にはバイア
ス電流が小さくなり、第２の電流増幅回路２３と同等の
働きをするような状態となる第１の電流増幅回路２２
と、端子ＴOPC への入力信号レベルがハイレベルの場合
には電圧増幅回路２１による平衡信号Ｓ２１ｂを受け
て、４００Ω程度の負荷を駆動させるための電流増幅を
行い、動作制御入力端子ＴOPC への入力信号レベルがロ
ーレベルの場合には停止状態となる第２の電流増幅回路
２３とを設ける。これにより、外部からの設定により平
衡出力、不平衡出力のいずれかを選択でき、どちらの出
力形態でも最小の電流で歪特性を改善できる。
出力回路を実現する。 【解決手段】端子ＴICL への入力信号レベルがローレベ
ルの場合にはバイアス電流が増加し、低インピーダンス
の負荷を扱えるような状態となり、電流制御入力端子Ｔ
ICL への入力信号レベルがハイレベルの場合にはバイア
ス電流が小さくなり、第２の電流増幅回路２３と同等の
働きをするような状態となる第１の電流増幅回路２２
と、端子ＴOPC への入力信号レベルがハイレベルの場合
には電圧増幅回路２１による平衡信号Ｓ２１ｂを受け
て、４００Ω程度の負荷を駆動させるための電流増幅を
行い、動作制御入力端子ＴOPC への入力信号レベルがロ
ーレベルの場合には停止状態となる第２の電流増幅回路
２３とを設ける。これにより、外部からの設定により平
衡出力、不平衡出力のいずれかを選択でき、どちらの出
力形態でも最小の電流で歪特性を改善できる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばテレビジ
ョン（ＴＶ）チューナ等で用いられる中間周波増幅回路
等の出力回路に関するものである。
ョン（ＴＶ）チューナ等で用いられる中間周波増幅回路
等の出力回路に関するものである。
【０００２】
【従来の技術】図３は、ＴＶチューナ等で用いられる中
間周波増幅回路が適用されたＴＶ受像機のシステム構成
を示すブロック図である。図３に示すように、ＴＶ受像
機は一般的に、アンテナ１、高周波増幅回路２、帯域フ
ィルタ３、周波数変換回路４、局部発振回路５、中間周
波増幅回路６、帯域フィルタ７、映像ＩＦ回路８、映像
信号処理回路９、音声ＩＦ回路１０、音声信号処理回路
１１、ディスプレイ１２、およびスピーカー１３により
構成される。
間周波増幅回路が適用されたＴＶ受像機のシステム構成
を示すブロック図である。図３に示すように、ＴＶ受像
機は一般的に、アンテナ１、高周波増幅回路２、帯域フ
ィルタ３、周波数変換回路４、局部発振回路５、中間周
波増幅回路６、帯域フィルタ７、映像ＩＦ回路８、映像
信号処理回路９、音声ＩＦ回路１０、音声信号処理回路
１１、ディスプレイ１２、およびスピーカー１３により
構成される。
【０００３】このような構成において、アンテナ１から
入力した高周波信号は、高周波増幅回路２で増幅された
後、帯域フィルタ２で不要成分が取り除ぞかれ、周波数
変換回路４により、中間周波数（ＩＦ）と呼ばれる低い
周波数に変換される。そして、中間周波数に変換された
信号は中間周波増幅回路６で必要とされるレベルまで増
幅される。ここまでの処理は、一般にチューナブロック
と呼ばれている回路で、周波数変換回路４、中間周波増
幅回路５、および局部発振回路５は集積回路化されるこ
とが多い。以降、帯域フィルタ７、映像ＩＦ回路８、音
声ＩＦ回路１０等を介して所定の映像がディスプレイ１
２に表示され、音声がスピーカー１３から出力される。
入力した高周波信号は、高周波増幅回路２で増幅された
後、帯域フィルタ２で不要成分が取り除ぞかれ、周波数
変換回路４により、中間周波数（ＩＦ）と呼ばれる低い
周波数に変換される。そして、中間周波数に変換された
信号は中間周波増幅回路６で必要とされるレベルまで増
幅される。ここまでの処理は、一般にチューナブロック
と呼ばれている回路で、周波数変換回路４、中間周波増
幅回路５、および局部発振回路５は集積回路化されるこ
とが多い。以降、帯域フィルタ７、映像ＩＦ回路８、音
声ＩＦ回路１０等を介して所定の映像がディスプレイ１
２に表示され、音声がスピーカー１３から出力される。
【０００４】図３の中間周波増幅回路６は、図４に示す
ように、電圧増幅回路６１、第１の電流増幅回路６２お
よび第２の電流増幅回路６３により構成される。この中
間周波増幅回路６では、電圧増幅回路６１で得られる平
衡信号Ｓ６１ａ，Ｓ６１ｂを２系統の電流増幅回路６
２，６３で低インピーダンス負荷を駆動させるための電
流増幅を行っている。
ように、電圧増幅回路６１、第１の電流増幅回路６２お
よび第２の電流増幅回路６３により構成される。この中
間周波増幅回路６では、電圧増幅回路６１で得られる平
衡信号Ｓ６１ａ，Ｓ６１ｂを２系統の電流増幅回路６
２，６３で低インピーダンス負荷を駆動させるための電
流増幅を行っている。
【０００５】一般的に、ＴＶチューナ等で用いられる中
間周波増幅回路においては、次段に接続される回路によ
り、平衡出力もしくは不平衡出力が要求される。平衡出
力時は、直接ＳＡＷフィルタを駆動するため、負荷のイ
ンピーダンスは４００Ω程度である。これに対して、不
平衡出力時には、５０〜７５Ωの負荷を駆動できなけれ
ばならず、ＴＶチューナでは７５Ωの負荷を１．２Ｖｐ
ｐまで直線的に増幅する必要があるため、出力回路には
バイアス電流を１０ｍＡ以上流す必要がある。
間周波増幅回路においては、次段に接続される回路によ
り、平衡出力もしくは不平衡出力が要求される。平衡出
力時は、直接ＳＡＷフィルタを駆動するため、負荷のイ
ンピーダンスは４００Ω程度である。これに対して、不
平衡出力時には、５０〜７５Ωの負荷を駆動できなけれ
ばならず、ＴＶチューナでは７５Ωの負荷を１．２Ｖｐ
ｐまで直線的に増幅する必要があるため、出力回路には
バイアス電流を１０ｍＡ以上流す必要がある。
【０００６】そのため、従来の中間周波増幅回路６にお
いては、両方の出力形態に対応するため、平衡出力用の
回路６２，６３の出力部分に１０ｍＡ程度の電流を流し
ていた。
いては、両方の出力形態に対応するため、平衡出力用の
回路６２，６３の出力部分に１０ｍＡ程度の電流を流し
ていた。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の回路では、不平衡出力として使用する場合には
使用しない平衡出力回路、たとえば第２の電流増幅回路
６３に流れる電流が無駄となり、平衡時にも必要以上の
電力消費となっていた。そのため、従来は、出力回路に
流すバイアス電流を２０％程度減らし歪み特性を悪化さ
せることで、消費電流の削減を行っていた。
た従来の回路では、不平衡出力として使用する場合には
使用しない平衡出力回路、たとえば第２の電流増幅回路
６３に流れる電流が無駄となり、平衡時にも必要以上の
電力消費となっていた。そのため、従来は、出力回路に
流すバイアス電流を２０％程度減らし歪み特性を悪化さ
せることで、消費電流の削減を行っていた。
【０００８】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、歪み特性を劣化させることな
く、消費電力を低減できる出力回路を提供することにあ
る。
のであり、その目的は、歪み特性を劣化させることな
く、消費電力を低減できる出力回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、平衡出力と不平衡出力の２系統の出力形
態をもつ出力回路であって、制御信号が第１のレベルで
入力されると、第１の出力用トランジスタに所定のバイ
アス電流を供給し、第２のレベルで入力されると当該第
１の出力用トランジスタのバイアス電流を第１のレベル
の場合より増加させて供給し、上記第１の出力用トラン
ジスタからバイアス電流に応じたレベルの信号を出力す
る第１の回路と、上記制御信号が第１のレベルで入力さ
れると第２の出力用トランジスタに所定のバイアス電流
を供給して当該第２の出力用トランジスタから所定のレ
ベルの信号を出力し、上記制御信号が第２のレベルで入
力されると当該第２の出力用トランジスタへのバイアス
電流の供給が停止状態となる第２の回路とを有する。
め、本発明は、平衡出力と不平衡出力の２系統の出力形
態をもつ出力回路であって、制御信号が第１のレベルで
入力されると、第１の出力用トランジスタに所定のバイ
アス電流を供給し、第２のレベルで入力されると当該第
１の出力用トランジスタのバイアス電流を第１のレベル
の場合より増加させて供給し、上記第１の出力用トラン
ジスタからバイアス電流に応じたレベルの信号を出力す
る第１の回路と、上記制御信号が第１のレベルで入力さ
れると第２の出力用トランジスタに所定のバイアス電流
を供給して当該第２の出力用トランジスタから所定のレ
ベルの信号を出力し、上記制御信号が第２のレベルで入
力されると当該第２の出力用トランジスタへのバイアス
電流の供給が停止状態となる第２の回路とを有する。
【００１０】また、本発明の出力回路では、上記制御信
号が第１のレベルの場合には、上記第１の出力用トラン
ジスタへのバイアス電流と上記第２の出力用トランジス
タへのバイアス電流とが略等しい値に設定される。
号が第１のレベルの場合には、上記第１の出力用トラン
ジスタへのバイアス電流と上記第２の出力用トランジス
タへのバイアス電流とが略等しい値に設定される。
【００１１】本発明によれば、制御信号が第１のレベル
で第１の回路および第２の回路に入力されると、第１の
回路では第１の出力用トランジスタに所定のバイアス電
流が供給され、第２の回路においても第２の出力用トラ
ンジスタに所定のバイアス電流の供給がされる。このと
き、たとえば第１の出力用トランジスタへのバイアス電
流と第２の出力用トランジスタへのバイアス電流とが略
等しい値に設定される。この場合、平衡出力状態であ
り、第１の出力用トランジスタへのバイアス電流と第２
の出力用トランジスタへのバイアス電流とを、たとえば
４００オーム程度の負荷を駆動できる電流量に抑えるこ
とができる。
で第１の回路および第２の回路に入力されると、第１の
回路では第１の出力用トランジスタに所定のバイアス電
流が供給され、第２の回路においても第２の出力用トラ
ンジスタに所定のバイアス電流の供給がされる。このと
き、たとえば第１の出力用トランジスタへのバイアス電
流と第２の出力用トランジスタへのバイアス電流とが略
等しい値に設定される。この場合、平衡出力状態であ
り、第１の出力用トランジスタへのバイアス電流と第２
の出力用トランジスタへのバイアス電流とを、たとえば
４００オーム程度の負荷を駆動できる電流量に抑えるこ
とができる。
【００１２】制御信号が第２のレベルで第１の回路およ
び第２の回路に入力されると、第１の回路では、第１の
出力用トランジスタのバイアス電流が第１のレベルの場
合より増加される。これに対して、第２の回路では、第
２の出力用トランジスタへのバイアス電流の供給が停止
状態となる。この場合、不平衡出力状態であり、第１の
出力用トランジスタのバイアス電流の増加により低イン
ピーダンス負荷の駆動が可能となる。すなわち、平衡お
よび不平衡の出力形態に対応でき、平衡、不平衡のどち
らの出力形態でも最小の電流で歪特性を改善できる。
び第２の回路に入力されると、第１の回路では、第１の
出力用トランジスタのバイアス電流が第１のレベルの場
合より増加される。これに対して、第２の回路では、第
２の出力用トランジスタへのバイアス電流の供給が停止
状態となる。この場合、不平衡出力状態であり、第１の
出力用トランジスタのバイアス電流の増加により低イン
ピーダンス負荷の駆動が可能となる。すなわち、平衡お
よび不平衡の出力形態に対応でき、平衡、不平衡のどち
らの出力形態でも最小の電流で歪特性を改善できる。
【００１３】
【発明の実施の形態】図１は、本発明に係る出力回路が
適用された中間周波増幅回路の基本的な構成を示すブロ
ック図である。この中間周波増幅回路２０は、たとえ
ば、図３に示すＴＶ受像機システムの中間周波増幅回路
として適用される。
適用された中間周波増幅回路の基本的な構成を示すブロ
ック図である。この中間周波増幅回路２０は、たとえ
ば、図３に示すＴＶ受像機システムの中間周波増幅回路
として適用される。
【００１４】図１に示すように、本中間周波増幅回路２
０は、電圧増幅回路２１、第１の電流増幅回路２２、第
２の電流増幅回路２３、平衡／不平衡切換スイッチ２
４、および制御用電圧源２５により構成されている。
０は、電圧増幅回路２１、第１の電流増幅回路２２、第
２の電流増幅回路２３、平衡／不平衡切換スイッチ２
４、および制御用電圧源２５により構成されている。
【００１５】電圧増幅回路２１は、前段の周波数変換回
路（図３）により中間周波数（ＩＦ）に変換された電圧
信号を増幅し、互いに位相が１８０度ずれた平衡信号Ｓ
２１ａ，Ｓ２１ｂを第１の電流増幅回路２２および第２
の電流増幅回路２３に出力する。
路（図３）により中間周波数（ＩＦ）に変換された電圧
信号を増幅し、互いに位相が１８０度ずれた平衡信号Ｓ
２１ａ，Ｓ２１ｂを第１の電流増幅回路２２および第２
の電流増幅回路２３に出力する。
【００１６】第１の電流増幅回路２２は、電流制御入力
端子ＴICL が設けられており、この電流制御入力端子Ｔ
ICL への入力信号レベルに応じて増幅用トランジスタ
（第１の出力用トランジスタ）のバイアス電流を変化さ
せることが可能で、電圧増幅回路２１による平衡信号Ｓ
２１ａを受けて、低インピーダンス負荷を駆動させるた
めの電流増幅を行う。具体的には、電流制御入力端子Ｔ
ICL への入力信号レベルがローレベル（接地レベル）の
場合にはバイアス電流が増加し、低インピーダンスの負
荷を扱えるような状態となる。また、電流制御入力端子
ＴICL への入力信号レベルがハイレベル（ＶCCレベル）
の場合にはバイアス電流が小さくなり、第２の電流増幅
回路２３と同等の働きをするような状態となる。
端子ＴICL が設けられており、この電流制御入力端子Ｔ
ICL への入力信号レベルに応じて増幅用トランジスタ
（第１の出力用トランジスタ）のバイアス電流を変化さ
せることが可能で、電圧増幅回路２１による平衡信号Ｓ
２１ａを受けて、低インピーダンス負荷を駆動させるた
めの電流増幅を行う。具体的には、電流制御入力端子Ｔ
ICL への入力信号レベルがローレベル（接地レベル）の
場合にはバイアス電流が増加し、低インピーダンスの負
荷を扱えるような状態となる。また、電流制御入力端子
ＴICL への入力信号レベルがハイレベル（ＶCCレベル）
の場合にはバイアス電流が小さくなり、第２の電流増幅
回路２３と同等の働きをするような状態となる。
【００１７】第２の電流増幅回路２３は、動作制御入力
端子ＴOPC が設けられており、この動作制御入力端子Ｔ
OPC への入力信号レベルがハイレベルの場合には通常動
作、すなわち、電圧増幅回路２１による平衡信号Ｓ２１
ｂを受けて、たとえば４００Ω程度の負荷を駆動させる
ための電流増幅を行う。これに対して、動作制御入力端
子ＴOPC への入力信号レベルがローレベルの場合には、
停止状態となる。
端子ＴOPC が設けられており、この動作制御入力端子Ｔ
OPC への入力信号レベルがハイレベルの場合には通常動
作、すなわち、電圧増幅回路２１による平衡信号Ｓ２１
ｂを受けて、たとえば４００Ω程度の負荷を駆動させる
ための電流増幅を行う。これに対して、動作制御入力端
子ＴOPC への入力信号レベルがローレベルの場合には、
停止状態となる。
【００１８】平衡／不平衡切換スイッチ２４は、端子２
４ａが電流制御入力端子ＴICL および動作制御入力端子
ＴOPC に接続され、端子２４ｂが制御用電圧源２５に接
続され、制御信号ＣＴＬに基づき不平衡出力のときはオ
フ状態に保持され、平衡出力のときはオン状態に保持さ
れる。
４ａが電流制御入力端子ＴICL および動作制御入力端子
ＴOPC に接続され、端子２４ｂが制御用電圧源２５に接
続され、制御信号ＣＴＬに基づき不平衡出力のときはオ
フ状態に保持され、平衡出力のときはオン状態に保持さ
れる。
【００１９】以下に、図１の回路の基本的な動作につい
て説明する。電圧増幅回路２１において、前段の周波数
変換回路により中間周波数（ＩＦ）に変換された信号が
増幅され、互いに位相が１８０度ずれた平衡信号Ｓ２１
ａ，Ｓ２１ｂが第１の電流増幅回路２２および第２の電
流増幅回路２３に出力される。
て説明する。電圧増幅回路２１において、前段の周波数
変換回路により中間周波数（ＩＦ）に変換された信号が
増幅され、互いに位相が１８０度ずれた平衡信号Ｓ２１
ａ，Ｓ２１ｂが第１の電流増幅回路２２および第２の電
流増幅回路２３に出力される。
【００２０】そして、不平衡出力を行う場合、制御信号
ＣＴＬにより切換スイッチ２４がオフ状態に保持され
る。これにより、電流制御入力端子ＴICL および動作制
御入力端子ＴOPC にはローレベルの信号が供給される。
その結果、第１の電流増幅回路２１では、増幅用トラン
ジスタのバイアス電流を増加させ、低インピーダンスの
負荷を扱えるような状態となる。これに対して、第２の
電流増幅回路２３においては、増幅回路の動作が停止さ
れ、電流が消費しない状態となる。すなわち、第１の電
流増幅回路２２のみが動作し、一つの出力のみが得られ
る不平衡出力状態となる。
ＣＴＬにより切換スイッチ２４がオフ状態に保持され
る。これにより、電流制御入力端子ＴICL および動作制
御入力端子ＴOPC にはローレベルの信号が供給される。
その結果、第１の電流増幅回路２１では、増幅用トラン
ジスタのバイアス電流を増加させ、低インピーダンスの
負荷を扱えるような状態となる。これに対して、第２の
電流増幅回路２３においては、増幅回路の動作が停止さ
れ、電流が消費しない状態となる。すなわち、第１の電
流増幅回路２２のみが動作し、一つの出力のみが得られ
る不平衡出力状態となる。
【００２１】一方、平衡出力を行う場合には、制御信号
ＣＴＬにより切換スイッチ２４がオン状態に保持され
る。これにより、電流制御入力端子ＴICL および動作制
御入力端子ＴOPC にはハイレベルの信号が供給される。
その結果、第１の電流増幅回路２１では、増幅用トラン
ジスタのバイアス電流が小さくなり、第２の電流増幅回
路２３と同等の働きをするような状態となる。また、第
２の電流増幅回路２３は、通常動作を行う状態となる。
すなわち、第１の電流増幅回路２２は、電圧増幅回路２
１による平衡信号Ｓ２１ａを受けて、たとえば４００Ω
程度の負荷を駆動させるための電流増幅を行う状態とな
り、同様に、第２の電流増幅回路２３は、電圧増幅回路
２１による平衡信号Ｓ２１ｂを受けて、たとえば４００
Ω程度の負荷を駆動させるための電流増幅を行う状態と
なり、２つの出力端子ＴOUT1，ＴOUT2から平衡出力が得
られる。
ＣＴＬにより切換スイッチ２４がオン状態に保持され
る。これにより、電流制御入力端子ＴICL および動作制
御入力端子ＴOPC にはハイレベルの信号が供給される。
その結果、第１の電流増幅回路２１では、増幅用トラン
ジスタのバイアス電流が小さくなり、第２の電流増幅回
路２３と同等の働きをするような状態となる。また、第
２の電流増幅回路２３は、通常動作を行う状態となる。
すなわち、第１の電流増幅回路２２は、電圧増幅回路２
１による平衡信号Ｓ２１ａを受けて、たとえば４００Ω
程度の負荷を駆動させるための電流増幅を行う状態とな
り、同様に、第２の電流増幅回路２３は、電圧増幅回路
２１による平衡信号Ｓ２１ｂを受けて、たとえば４００
Ω程度の負荷を駆動させるための電流増幅を行う状態と
なり、２つの出力端子ＴOUT1，ＴOUT2から平衡出力が得
られる。
【００２２】この平衡出力状態では、第１および第２の
電流増幅回路２２、２３のバイアス電流は４００Ω程度
の負荷を駆動できる電流量まで抑えるよう設定すること
で、全体の消費電力は低減される。
電流増幅回路２２、２３のバイアス電流は４００Ω程度
の負荷を駆動できる電流量まで抑えるよう設定すること
で、全体の消費電力は低減される。
【００２３】次に、図１の中間周波増幅回路の具体的な
実現例について説明する。図２は、図１の中間周波増幅
回路の具体的な構成例を示す回路図である。
実現例について説明する。図２は、図１の中間周波増幅
回路の具体的な構成例を示す回路図である。
【００２４】図２に示すように、電圧増幅回路２１は、
ｎｐｎ型トランジスタＱ１，Ｑ２，抵抗素子Ｒ１〜Ｒ
６，定電圧源Ｖ１および定電流源Ｉ１により構成されて
いる。トランジスタＱ１のベースが入力端子ＴIN1 に接
続され、これらの接続点は抵抗素子Ｒ５を介して定電圧
源Ｖ１に接続されている。トランジスタＱ２のベースが
入力端子ＴIN2 に接続され、これらの接続点は抵抗素子
Ｒ６を介して定電圧源Ｖ１に接続されている。トランジ
スタＱ１のエミッタは抵抗素子Ｒ３を介して定電流源Ｉ
１に接続され、コレクタは抵抗素子Ｒ１を介して電源電
圧ＶCCの供給ラインに接続され、これらの接続点が直流
（ＤＣ）成分カット用キャパシタＣ１を介して第１の電
流増幅回路２２に接続されている。トランジスタＱ２の
エミッタは抵抗素子Ｒ４を介して定電流源Ｉ１に接続さ
れ、コレクタは抵抗素子Ｒ２を介して電源電圧ＶCCの供
給ラインに接続され、これらの接続点がＤＣ成分カット
用キャパシタＣ２を介して第２の電流増幅回路２３に接
続されている。なお、抵抗素子Ｒ５，Ｒ６および定電圧
源，Ｖ１はバイアス決定用の素子であり、増幅器の利得
は抵抗素子Ｒ１とＲ３、およびＲ３，Ｒ４で決定され
る。
ｎｐｎ型トランジスタＱ１，Ｑ２，抵抗素子Ｒ１〜Ｒ
６，定電圧源Ｖ１および定電流源Ｉ１により構成されて
いる。トランジスタＱ１のベースが入力端子ＴIN1 に接
続され、これらの接続点は抵抗素子Ｒ５を介して定電圧
源Ｖ１に接続されている。トランジスタＱ２のベースが
入力端子ＴIN2 に接続され、これらの接続点は抵抗素子
Ｒ６を介して定電圧源Ｖ１に接続されている。トランジ
スタＱ１のエミッタは抵抗素子Ｒ３を介して定電流源Ｉ
１に接続され、コレクタは抵抗素子Ｒ１を介して電源電
圧ＶCCの供給ラインに接続され、これらの接続点が直流
（ＤＣ）成分カット用キャパシタＣ１を介して第１の電
流増幅回路２２に接続されている。トランジスタＱ２の
エミッタは抵抗素子Ｒ４を介して定電流源Ｉ１に接続さ
れ、コレクタは抵抗素子Ｒ２を介して電源電圧ＶCCの供
給ラインに接続され、これらの接続点がＤＣ成分カット
用キャパシタＣ２を介して第２の電流増幅回路２３に接
続されている。なお、抵抗素子Ｒ５，Ｒ６および定電圧
源，Ｖ１はバイアス決定用の素子であり、増幅器の利得
は抵抗素子Ｒ１とＲ３、およびＲ３，Ｒ４で決定され
る。
【００２５】第１の電流増幅回路２２は、ｎｐｎ型トラ
ンジスタＱ３，Ｑ４，Ｑ５および抵抗素子Ｒ７〜Ｒ１５
により構成されている。トランジスタＱ３のベースは抵
抗素子Ｒ７を介して電流制御入力端子ＴICL に接続さ
れ、エミッタは接地され、コレクタは抵抗素子Ｒ８の一
端に接続されている。抵抗素子Ｒ９およびＲ１０が電源
電圧ＶCCの供給ラインと接地ラインとの間に直列に接続
され、これらの接続点ＮＤ１が抵抗素子Ｒ８の他端およ
びトランジスタＱ４のベースに接続されている。また、
抵抗素子Ｒ１１，Ｒ１２およびＲ１３が電源電圧ＶCCの
供給ラインと接地ラインとの間に直列に接続され、抵抗
素子Ｒ１１とＲ１２との接続点ＮＤ２がトランジスタＱ
４のエミッタに接続され、トランジスタＱ４のコレクタ
は電源電圧ＶCCの供給ラインに接続されている。抵抗素
子Ｒ１２とＲ１３との接続点ＮＤ３は抵抗素子Ｒ１４を
介してトランジスタＱ５のベースに接続されている。さ
らに、トランジスタＱ５のベースはキャパシタＣ１に接
続され、コレクタは電源電圧ＶCCの供給ラインに接続さ
れ、エミッタは出力端子ＴOUT1に接続されているととも
に、抵抗素子Ｒ１５を介して接地ラインに接続されてい
る。なお、Ｒ１４はベースバイアス用抵抗である。ま
た、第１の電流増幅回路２２において増幅を実際に行う
のは、トランジスタＱ５であり、これはコレクタ接地型
のアンプとなっている。また、トランジスタＱ３がオン
になった時、ノードＮＤ１とＮＤ２の電位差がトランジ
スタＱ４がオンとなるＶBEより小さくなるように抵抗素
子Ｒ８，Ｒ９，Ｒ１０の抵抗値が設定されている。これ
により、ノードＮＤ３の電位は抵抗素子Ｒ11、Ｒ12、Ｒ
13の分圧により定まる。
ンジスタＱ３，Ｑ４，Ｑ５および抵抗素子Ｒ７〜Ｒ１５
により構成されている。トランジスタＱ３のベースは抵
抗素子Ｒ７を介して電流制御入力端子ＴICL に接続さ
れ、エミッタは接地され、コレクタは抵抗素子Ｒ８の一
端に接続されている。抵抗素子Ｒ９およびＲ１０が電源
電圧ＶCCの供給ラインと接地ラインとの間に直列に接続
され、これらの接続点ＮＤ１が抵抗素子Ｒ８の他端およ
びトランジスタＱ４のベースに接続されている。また、
抵抗素子Ｒ１１，Ｒ１２およびＲ１３が電源電圧ＶCCの
供給ラインと接地ラインとの間に直列に接続され、抵抗
素子Ｒ１１とＲ１２との接続点ＮＤ２がトランジスタＱ
４のエミッタに接続され、トランジスタＱ４のコレクタ
は電源電圧ＶCCの供給ラインに接続されている。抵抗素
子Ｒ１２とＲ１３との接続点ＮＤ３は抵抗素子Ｒ１４を
介してトランジスタＱ５のベースに接続されている。さ
らに、トランジスタＱ５のベースはキャパシタＣ１に接
続され、コレクタは電源電圧ＶCCの供給ラインに接続さ
れ、エミッタは出力端子ＴOUT1に接続されているととも
に、抵抗素子Ｒ１５を介して接地ラインに接続されてい
る。なお、Ｒ１４はベースバイアス用抵抗である。ま
た、第１の電流増幅回路２２において増幅を実際に行う
のは、トランジスタＱ５であり、これはコレクタ接地型
のアンプとなっている。また、トランジスタＱ３がオン
になった時、ノードＮＤ１とＮＤ２の電位差がトランジ
スタＱ４がオンとなるＶBEより小さくなるように抵抗素
子Ｒ８，Ｒ９，Ｒ１０の抵抗値が設定されている。これ
により、ノードＮＤ３の電位は抵抗素子Ｒ11、Ｒ12、Ｒ
13の分圧により定まる。
【００２６】第２の電流増幅回路２３は、ｎｐｎ型トラ
ンジスタＱ６，Ｑ７，Ｑ８および抵抗素子Ｒ１６〜Ｒ２
１により構成されている。トランジスタＱ６のベースは
抵抗素子Ｒ１６を介して動作制御入力端子ＴOPCに接続
され、エミッタは接地され、コレクタは抵抗素子Ｒ１７
を介して電源電圧ＶCCの供給ラインに接続されていると
ともに、トランジスタＱ７のベースに接続されている。
抵抗素子Ｒ１８およびＲ１９が電源電圧ＶCCの供給ライ
ンと接地ラインとの間に直列に接続され、これらの接続
点ＮＤ４がトランジスタＱ７のコレクタに接続されてい
るとともに、抵抗素子Ｒ２０を介してトランジスタＱ８
のベースに接続されている。トランジスタＱ７のエミッ
タは接地されている。さらに、トランジスタＱ８のベー
スはキャパシタＣ２に接続され、コレクタは電源電圧Ｖ
CCの供給ラインに接続され、エミッタは出力端子ＴOUT2
に接続されているとともに、抵抗素子Ｒ２１を介して接
地ラインに接続されている。なお、Ｒ２０はベースバイ
アス用抵抗である。また、第２の電流増幅回路２３にお
いて増幅を実際に行うのは、トランジスタＱ８であり、
これはコレクタ接地型のアンプとなっている。また、抵
抗素子Ｒ１８の抵抗値は第１の電流増幅回路２２の抵抗
素子Ｒ１１の抵抗値と抵抗素子Ｒ１２の抵抗値の和と等
しくなるように設定されている（Ｒ18＝Ｒ11＋Ｒ12）。
さらに、出力段の抵抗素子Ｒ２１の抵抗値は第１の電流
増幅回路２２の出力段の抵抗素子１５の抵抗値と等しい
値に設定されている。
ンジスタＱ６，Ｑ７，Ｑ８および抵抗素子Ｒ１６〜Ｒ２
１により構成されている。トランジスタＱ６のベースは
抵抗素子Ｒ１６を介して動作制御入力端子ＴOPCに接続
され、エミッタは接地され、コレクタは抵抗素子Ｒ１７
を介して電源電圧ＶCCの供給ラインに接続されていると
ともに、トランジスタＱ７のベースに接続されている。
抵抗素子Ｒ１８およびＲ１９が電源電圧ＶCCの供給ライ
ンと接地ラインとの間に直列に接続され、これらの接続
点ＮＤ４がトランジスタＱ７のコレクタに接続されてい
るとともに、抵抗素子Ｒ２０を介してトランジスタＱ８
のベースに接続されている。トランジスタＱ７のエミッ
タは接地されている。さらに、トランジスタＱ８のベー
スはキャパシタＣ２に接続され、コレクタは電源電圧Ｖ
CCの供給ラインに接続され、エミッタは出力端子ＴOUT2
に接続されているとともに、抵抗素子Ｒ２１を介して接
地ラインに接続されている。なお、Ｒ２０はベースバイ
アス用抵抗である。また、第２の電流増幅回路２３にお
いて増幅を実際に行うのは、トランジスタＱ８であり、
これはコレクタ接地型のアンプとなっている。また、抵
抗素子Ｒ１８の抵抗値は第１の電流増幅回路２２の抵抗
素子Ｒ１１の抵抗値と抵抗素子Ｒ１２の抵抗値の和と等
しくなるように設定されている（Ｒ18＝Ｒ11＋Ｒ12）。
さらに、出力段の抵抗素子Ｒ２１の抵抗値は第１の電流
増幅回路２２の出力段の抵抗素子１５の抵抗値と等しい
値に設定されている。
【００２７】また、切換スイッチ２４の端子２４ａに接
続された電流制御入力端子ＴICL および動作制御入力端
子ＴOPC は、フローティング状態となることを防止する
ために、抵抗素子Ｒ２２を介して接地されている。
続された電流制御入力端子ＴICL および動作制御入力端
子ＴOPC は、フローティング状態となることを防止する
ために、抵抗素子Ｒ２２を介して接地されている。
【００２８】次に、図２に回路の動作について説明す
る。前段の周波数変換回路により中間周波数（ＩＦ）に
変換された相補的レベルをとる２つの信号が電圧増幅回
路２１の入力端子ＴIN1 ，ＴIN2 を介して差動増幅器を
構成するトランジスタＱ１，Ｑ２のベースに入力され
る。これにより、抵抗素子Ｒ１とＲ３、Ｒ２とＲ４で決
定される利得をもって増幅作用が行われ、トランジスタ
Ｑ１，Ｑ２から位相が逆（１８０度ずれ）の平衡信号Ｓ
２１ａ，Ｓ２１ｂが得られ、これら信号がＤＣカット用
のキャパシタＣ１，Ｃ２を介して第１および第２の電流
増幅回路２２，２３にそれぞれに供給される。具体的に
は、平衡信号Ｓ２１ａはキャパシタＣ１を介して第１の
電流増幅回路２２のトランジスタＱ５のベースに供給さ
れ、平衡信号Ｓ２１ｂはキャパシタＣ２を介して第２の
電流増幅回路２３のトランジスタＱ８のベースに供給さ
れる。
る。前段の周波数変換回路により中間周波数（ＩＦ）に
変換された相補的レベルをとる２つの信号が電圧増幅回
路２１の入力端子ＴIN1 ，ＴIN2 を介して差動増幅器を
構成するトランジスタＱ１，Ｑ２のベースに入力され
る。これにより、抵抗素子Ｒ１とＲ３、Ｒ２とＲ４で決
定される利得をもって増幅作用が行われ、トランジスタ
Ｑ１，Ｑ２から位相が逆（１８０度ずれ）の平衡信号Ｓ
２１ａ，Ｓ２１ｂが得られ、これら信号がＤＣカット用
のキャパシタＣ１，Ｃ２を介して第１および第２の電流
増幅回路２２，２３にそれぞれに供給される。具体的に
は、平衡信号Ｓ２１ａはキャパシタＣ１を介して第１の
電流増幅回路２２のトランジスタＱ５のベースに供給さ
れ、平衡信号Ｓ２１ｂはキャパシタＣ２を介して第２の
電流増幅回路２３のトランジスタＱ８のベースに供給さ
れる。
【００２９】そして、不平衡出力を行う場合、制御信号
ＣＴＬにより切換スイッチ２４がオフ状態に保持され
る。これにより、電流制御入力端子ＴICL および動作制
御入力端子ＴOPC にローレベル（接地レベル）に保持さ
れる。第１の電流増幅回路２２では、電流制御入力端子
ＴICL がローレベルになったことに伴い、トランジスタ
Ｑ３がオフ状態に保持され、ノードＮＤ１の電位が抵抗
素子Ｒ９とＲ１０の設定に応じたレベルとなり、トラン
ジスタＱ４がオン状態となる。トランジスタＱ４がオン
状態になったことに伴い、ノードＮＤ２の電位は、略Ｖ
CCレベルに保持される。換言すれば、トランジスタＱ４
がオフ状態の平衡出力時よりも、抵抗素子Ｒ１１をバイ
パスするかたちとなることから、平衡出力時より高いレ
ベルに保持される。したがって、ノードＮＤ３の電位が
平衡出力時より高く保持され、トランジスタＱ５に流れ
る電流は増加し、トランジスタＱ５のエミッタから低イ
ンピーダンス負荷を駆動できる信号が出力端子ＴOUT1を
介して、図示しない次段のフィルタに出力される。
ＣＴＬにより切換スイッチ２４がオフ状態に保持され
る。これにより、電流制御入力端子ＴICL および動作制
御入力端子ＴOPC にローレベル（接地レベル）に保持さ
れる。第１の電流増幅回路２２では、電流制御入力端子
ＴICL がローレベルになったことに伴い、トランジスタ
Ｑ３がオフ状態に保持され、ノードＮＤ１の電位が抵抗
素子Ｒ９とＲ１０の設定に応じたレベルとなり、トラン
ジスタＱ４がオン状態となる。トランジスタＱ４がオン
状態になったことに伴い、ノードＮＤ２の電位は、略Ｖ
CCレベルに保持される。換言すれば、トランジスタＱ４
がオフ状態の平衡出力時よりも、抵抗素子Ｒ１１をバイ
パスするかたちとなることから、平衡出力時より高いレ
ベルに保持される。したがって、ノードＮＤ３の電位が
平衡出力時より高く保持され、トランジスタＱ５に流れ
る電流は増加し、トランジスタＱ５のエミッタから低イ
ンピーダンス負荷を駆動できる信号が出力端子ＴOUT1を
介して、図示しない次段のフィルタに出力される。
【００３０】そして、第２の電流増幅回路２３では、動
作制御入力端子ＴOPC がローレベルになったことに伴
い、トランジスタＱ６がオフ状態に保持され、トランジ
スタＱ７がオン状態となる。その結果、ノードＮＤ４の
電位が略接地レベルとなり、トランジスタＱ８がオフ状
態に保持される。すなわち、この不平衡出力時には、第
２の電流増幅回路２３は停止状態となる。
作制御入力端子ＴOPC がローレベルになったことに伴
い、トランジスタＱ６がオフ状態に保持され、トランジ
スタＱ７がオン状態となる。その結果、ノードＮＤ４の
電位が略接地レベルとなり、トランジスタＱ８がオフ状
態に保持される。すなわち、この不平衡出力時には、第
２の電流増幅回路２３は停止状態となる。
【００３１】このようにして不平衡出力時においては、
第１の電流増幅回路２２はバイアス電流が増加し、低イ
ンピーダンス負荷を駆動できるようになるとともに、第
２の電流増幅回路２３は停止状態となり、不要な消費電
流を減らすことができる。
第１の電流増幅回路２２はバイアス電流が増加し、低イ
ンピーダンス負荷を駆動できるようになるとともに、第
２の電流増幅回路２３は停止状態となり、不要な消費電
流を減らすことができる。
【００３２】これに対して、平衡出力を行う場合には、
制御信号ＣＴＬにより切換スイッチ２４がオン状態に保
持される。これにより、電流制御入力端子ＴICL および
動作制御入力端子ＴOPC にはハイレベルの信号が供給さ
れる。第１の電流増幅回路２１では、電流制御入力端子
ＴICL がハイレベルになったことに伴い、トランジスタ
Ｑ３がオン状態に保持される。この場合、ノードＮＤ１
とノードＮＤ２の電位差がトランジスタＱ４のＶBEより
小さくなるように抵抗素子Ｒ８、Ｒ９，Ｒ１０の抵抗値
が設定されていることから、ノードＮＤ１の電位は抵抗
素子Ｒ１１、Ｒ１２、Ｒ１３の分圧により決まり、トラ
ンジスタＱ４がオン状態の不平衡出力時よりも低いレベ
ルに保持される。したがって、トランジスタＱ５に流れ
る電流は不平衡出力時により減少する。
制御信号ＣＴＬにより切換スイッチ２４がオン状態に保
持される。これにより、電流制御入力端子ＴICL および
動作制御入力端子ＴOPC にはハイレベルの信号が供給さ
れる。第１の電流増幅回路２１では、電流制御入力端子
ＴICL がハイレベルになったことに伴い、トランジスタ
Ｑ３がオン状態に保持される。この場合、ノードＮＤ１
とノードＮＤ２の電位差がトランジスタＱ４のＶBEより
小さくなるように抵抗素子Ｒ８、Ｒ９，Ｒ１０の抵抗値
が設定されていることから、ノードＮＤ１の電位は抵抗
素子Ｒ１１、Ｒ１２、Ｒ１３の分圧により決まり、トラ
ンジスタＱ４がオン状態の不平衡出力時よりも低いレベ
ルに保持される。したがって、トランジスタＱ５に流れ
る電流は不平衡出力時により減少する。
【００３３】また、第２の電流増幅回路２３の抵抗素子
Ｒ１８の抵抗値が第１の電流増幅回路２２の抵抗素子Ｒ
１１の抵抗値と抵抗素子Ｒ１２の抵抗値の和と等しくな
るように設定されていることから、第１の電流増幅回路
２２のノードＮＤ３の電位と第２の電流増幅回路２３の
ノードＮＤ４の電位が等しくなり、第１および第２の電
流増幅回路２２，２３の増幅用トランジスタＱ５，Ｑ８
のベースには略等しいバイアス電流が供給される。そし
て、両回路における出力段の抵抗素子Ｒ１５の抵抗値と
抵抗素子２１の抵抗値とが等しいことから、たとえば４
００Ω程度の負荷を駆動できる信号が２つの出力端子Ｔ
OUT1，ＴOUT2からそれぞれ出力される。
Ｒ１８の抵抗値が第１の電流増幅回路２２の抵抗素子Ｒ
１１の抵抗値と抵抗素子Ｒ１２の抵抗値の和と等しくな
るように設定されていることから、第１の電流増幅回路
２２のノードＮＤ３の電位と第２の電流増幅回路２３の
ノードＮＤ４の電位が等しくなり、第１および第２の電
流増幅回路２２，２３の増幅用トランジスタＱ５，Ｑ８
のベースには略等しいバイアス電流が供給される。そし
て、両回路における出力段の抵抗素子Ｒ１５の抵抗値と
抵抗素子２１の抵抗値とが等しいことから、たとえば４
００Ω程度の負荷を駆動できる信号が２つの出力端子Ｔ
OUT1，ＴOUT2からそれぞれ出力される。
【００３４】すなわち、この平衡出力状態では、第１お
よび第２の電流増幅回路２２、２３のバイアス電流は４
００Ω程度の負荷を駆動できる電流量まで抑えるよう設
定され、全体の消費電力は低減される。
よび第２の電流増幅回路２２、２３のバイアス電流は４
００Ω程度の負荷を駆動できる電流量まで抑えるよう設
定され、全体の消費電力は低減される。
【００３５】以上説明したように、本実施形態によれ
ば、電流制御入力端子ＴICL への入力信号レベルがロー
レベルの場合にはバイアス電流が増加し、低インピーダ
ンスの負荷を扱えるような状態となり、電流制御入力端
子ＴICL への入力信号レベルがハイレベルの場合にはバ
イアス電流が小さくなり、第２の電流増幅回路２３と同
等の働きをするような状態となる第１の電流増幅回路２
２と、動作制御入力端子ＴOPC への入力信号レベルがハ
イレベルの場合には通常動作、すなわち、電圧増幅回路
２１による平衡信号Ｓ２１ｂを受けて、たとえば４００
Ω程度の負荷を駆動させるための電流増幅を行い、動作
制御入力端子ＴOPC への入力信号レベルがローレベルの
場合には停止状態となる第２の電流増幅回路２３と、端
子２４ａが電流制御入力端子ＴICL および動作制御入力
端子ＴOPC に接続され、端子２４ｂが制御用電圧源２５
に接続され、制御信号ＣＴＬに基づき不平衡出力のとき
はオフ状態に保持され、平衡出力のときはオン状態に保
持される平衡／不平衡切換スイッチ２４とを設けたの
で、外部からの設定により平衡出力、不平衡出力のいず
れかを選択でき、消費電力を増加させることなく、平衡
および不平衡の出力形態に対応できる中間周波増幅回路
を実現でき、どちらの出力形態でも最小の電流で歪特性
を改善できる。また集積回路化する場合にも１つのＩＣ
を作製するだけでよく、使用する場合にも容易に平衡と
不平衡の変更が行えるようになる等の利点がある。
ば、電流制御入力端子ＴICL への入力信号レベルがロー
レベルの場合にはバイアス電流が増加し、低インピーダ
ンスの負荷を扱えるような状態となり、電流制御入力端
子ＴICL への入力信号レベルがハイレベルの場合にはバ
イアス電流が小さくなり、第２の電流増幅回路２３と同
等の働きをするような状態となる第１の電流増幅回路２
２と、動作制御入力端子ＴOPC への入力信号レベルがハ
イレベルの場合には通常動作、すなわち、電圧増幅回路
２１による平衡信号Ｓ２１ｂを受けて、たとえば４００
Ω程度の負荷を駆動させるための電流増幅を行い、動作
制御入力端子ＴOPC への入力信号レベルがローレベルの
場合には停止状態となる第２の電流増幅回路２３と、端
子２４ａが電流制御入力端子ＴICL および動作制御入力
端子ＴOPC に接続され、端子２４ｂが制御用電圧源２５
に接続され、制御信号ＣＴＬに基づき不平衡出力のとき
はオフ状態に保持され、平衡出力のときはオン状態に保
持される平衡／不平衡切換スイッチ２４とを設けたの
で、外部からの設定により平衡出力、不平衡出力のいず
れかを選択でき、消費電力を増加させることなく、平衡
および不平衡の出力形態に対応できる中間周波増幅回路
を実現でき、どちらの出力形態でも最小の電流で歪特性
を改善できる。また集積回路化する場合にも１つのＩＣ
を作製するだけでよく、使用する場合にも容易に平衡と
不平衡の変更が行えるようになる等の利点がある。
【００３６】なお、本実施形態では、トランジスタＱ５
のベース電位を変化させることで、バイアス電流を変化
させているが、たとえば抵抗素子Ｒ１５の代わりに電流
源としてカレントミラー回路を用い構成することも可能
である。
のベース電位を変化させることで、バイアス電流を変化
させているが、たとえば抵抗素子Ｒ１５の代わりに電流
源としてカレントミラー回路を用い構成することも可能
である。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
消費電力を増加させることなく、平衡および不平衡の出
力形態に対応できる回路、たとえば中間周波増幅回路を
実現でき、どちらの出力形態でも最小の電流で歪特性を
改善できる。
消費電力を増加させることなく、平衡および不平衡の出
力形態に対応できる回路、たとえば中間周波増幅回路を
実現でき、どちらの出力形態でも最小の電流で歪特性を
改善できる。
【図１】本発明に係る出力回路が適用された中間周波増
幅回路の基本的な構成を示すブロック図である。
幅回路の基本的な構成を示すブロック図である。
【図２】図１の中間周波増幅回路の具体的な構成例を示
す回路図である。
す回路図である。
【図３】一般的なＴＶ受像機のシステム構成を示すブロ
ック図である。
ック図である。
【図４】従来の中間周波増幅回路の基本構成を示すブロ
ック図である。
ック図である。
２０…中間周波増幅回路、２１…電圧増幅回路、２２…
第１の電流増幅回路、２３…第２の電流増幅回路、２４
…平衡／不平衡切換スイッチ、２５…制御用電圧源、Ｔ
ICL …電流制御入力端子、ＴOPC …動作制御入力端子。
第１の電流増幅回路、２３…第２の電流増幅回路、２４
…平衡／不平衡切換スイッチ、２５…制御用電圧源、Ｔ
ICL …電流制御入力端子、ＴOPC …動作制御入力端子。
Claims (2)
- 【請求項１】 平衡出力と不平衡出力の２系統の出力形
態をもつ出力回路であって、 制御信号が第１のレベルで入力されると、第１の出力用
トランジスタに所定のバイアス電流を供給し、第２のレ
ベルで入力されると当該第１の出力用トランジスタのバ
イアス電流を第１のレベルの場合より増加させて供給
し、上記第１の出力用トランジスタからバイアス電流に
応じたレベルの信号を出力する第１の回路と、 上記制御信号が第１のレベルで入力されると第２の出力
用トランジスタに所定のバイアス電流を供給して当該第
２の出力用トランジスタから所定のレベルの信号を出力
し、上記制御信号が第２のレベルで入力されると当該第
２の出力用トランジスタへのバイアス電流の供給が停止
状態となる第２の回路とを有する出力回路。 - 【請求項２】 上記制御信号が第１のレベルの場合に
は、上記第１の出力用トランジスタへのバイアス電流と
上記第２の出力用トランジスタへのバイアス電流とが略
等しい値に設定される請求項１記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04193696A JP3718894B2 (ja) | 1996-02-28 | 1996-02-28 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04193696A JP3718894B2 (ja) | 1996-02-28 | 1996-02-28 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09238035A true JPH09238035A (ja) | 1997-09-09 |
| JP3718894B2 JP3718894B2 (ja) | 2005-11-24 |
Family
ID=12622119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04193696A Expired - Fee Related JP3718894B2 (ja) | 1996-02-28 | 1996-02-28 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3718894B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000052384A (ko) * | 1998-11-27 | 2000-08-25 | 귄터 무스함마 | 집적 증폭기 |
| JP2002527923A (ja) * | 1998-10-05 | 2002-08-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｉｆ増幅器 |
| JP2008211535A (ja) * | 2007-02-27 | 2008-09-11 | Sony Corp | 増幅回路、受信機および受信機用ｉｃ |
-
1996
- 1996-02-28 JP JP04193696A patent/JP3718894B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527923A (ja) * | 1998-10-05 | 2002-08-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｉｆ増幅器 |
| KR20000052384A (ko) * | 1998-11-27 | 2000-08-25 | 귄터 무스함마 | 집적 증폭기 |
| JP2008211535A (ja) * | 2007-02-27 | 2008-09-11 | Sony Corp | 増幅回路、受信機および受信機用ｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3718894B2 (ja) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965528A (en) | Cross-coupled differential amplifier | |
| KR20110136743A (ko) | 클래스 ａｂ 출력 스테이지 및 클래스 ａｂ 출력 스테이지를 포함하는 증폭기 | |
| US4432097A (en) | Tone control circuit | |
| JP3718894B2 (ja) | 出力回路 | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| US3970947A (en) | Multi-stage differential amplifier circuit with means for compensating the temperature drift of a constant current source transistor | |
| JP3242422B2 (ja) | 広帯域増幅器 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US5160897A (en) | Push-pull power amplifying circuit | |
| JPS6335121B2 (ja) | ||
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JPS5921108A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPH06224692A (ja) | インピーダンスを得るための方法及び回路、並びにインピーダンス回路 | |
| JPS6123851Y2 (ja) | ||
| JP3309878B2 (ja) | アンプ | |
| KR920005061Y1 (ko) | 비디오신호 합성회로 | |
| JPH06204772A (ja) | 過大入力保護回路 | |
| JPH10178322A (ja) | 中間周波増幅回路 | |
| JPH07106860A (ja) | アンプのバイアス回路 | |
| JPS60236309A (ja) | 音響装置 | |
| JP2000050177A (ja) | 出力回路およびこれを用いたチューナ装置 | |
| JPH07183746A (ja) | エンファシス・デエンファシス回路 | |
| JPH0151083B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050816 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |