KR920005061Y1

KR920005061Y1 - 비디오신호 합성회로

Info

Publication number: KR920005061Y1
Application number: KR2019890017421U
Authority: KR
Inventors: 김동호
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1989-11-24
Filing date: 1989-11-24
Publication date: 1992-07-25

Abstract

내용 없음.

Description

비디오신호 합성회로

제 1 도는 종래의 비디오신호 합성회로.

제 2 도는 본 고안에 따른 비디오신호 합성회로.

* 도면의 주요부분에 대한 부호의 설명

10, 20, 30 : 제 1, 제 2, 제 3 레벨 조절회로 40 : 합성회로

50 : 증폭회로

본 고안은 적색, 녹색, 청색의 아나로그 영상신호 합성회로에 관한 것으로, 특히 비디오신호의 주파수 대역의 왜곡없이 비디오신호를 합성 출력하는 회로에 관한 것이다.

통상적으로, 모노크롬 모니터에서 아나로그 R, G, B 영상신호를 입력하여 디스플레이 하기 위해서는 상기 아나로그 R, G, B 신호를 합성하는 회로를 필요로 하게 된다.

종래의 모노크롬 모니터에 있어서, 아나로그 R, G, B의 영상신호를 합성하기 위한 회로는 제 1 도에 도시한 바와같이 3개의 버퍼가 구성되며, 상기의 버퍼출력이 공통접속 구성되어 있다.

이때 상기각 버퍼의 구성은 전원전압 VCC과 접지사이에 저항, 트랜지스터, 에미터 저항이 직렬 접속 구성된다.

상기 제 1 도와 같이 구성된 합성회로의 트랜지스터(Q1)(Q2)(Q3)의 각 베이스에 아나로그 R, G, B의 영상신호가 각각 입력되면, 각 영상신호 R, G, B는 트랜지스터(Q1)(Q2)(Q3)에서 증폭되어 콜렉터로 출력되어 합성 출력된다.

그러나 상기와 같이 구성된 종래의 회로는 각 영상신호 R, G, B을 입력하는 트랜지스터(Q1)(Q2)(Q3)의 증폭 작용에 의해 비디오의 대역이 감소되는 문제가 발생된다.

또 상기와 같은 회로에 있어서는 R, G, B의 영상신호를 각 트랜지스터(Q1)(Q2)(Q3)의 베이스로 입력되기전 입력버퍼가 필요로 되어 회로가 복잡하여지는 문제가 있어 왔다.

따라서 본 고안의 목적은 아나로그 R, G, B의 영상신호를 주파수대역(BAND WIDTH)의 감소없이 합성 증폭 출력하는 영상신호 합성회를 제공함에 있다.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.

제 2 도는 본 고안에 따른 회로도로써, 전원전압과 제 1 전압 사이에 접속되어 상기 전원전압을 소정의 레벨로 분압하여 소정 전압레벨을 각각 형성하고 있으며, 각각의 입력단자로 입력되는 제 1, 제 2, 제 3 영상신호를 상기 설정전압 레벨에 중첩하여 출력하는 제 1, 제 2, 제 3 신호 레벨설정부(10)(20)(30)와, 상기 제 1, 제 2, 제 3 신호 레벨 설정부 (10)(20)(30)으로 부터 소정의 레벨로 출력되는 제 1, 제 2, 제 3 영상신호를 출력하는 합성회로(40)와, 상기 합성회로(40)로 부터 합성되어 출력되는 합성영상신호를 소정 증폭 출력하는 차동 증폭회로(50)로 구성된다.

상기 제 2 도중 제 1, 제 2, 제 3 레벨설정부(10)(20)(30) 각각은 전원전압(VCC)와 제 1 전압(GND) 사이에 소정크기의 제1저항과 제2저항이 직렬 접속되어 분압 출력하는 회로이다.

합성회로(40)는 콜렉터가 공통 접속된 트랜지스터(Q10)(Q11)(Q12)의 각 에미터에 각각의 에미터 저항(R16)(R17)(R18)이 접속되어지며, 상기 각 트랜지스터(Q10)(Q11)(Q12)의 각 베이스는 상기 제 1, 제 2, 제 3 레벨설정부(10)(20)(30)의 각 출력단자에 접속 구성된다.

증폭회로(50)는 저항(R19－R24), 트랜지스터(Q13－Q15), 캐패시터(C4)로 구성된 통상의 차동증폭기 구성을 가지며, 상기 트랜지스터(Q13－Q15)의 에미터는 상기한 합성회로(40)의 출력단자에 접속된다.

미설명 참조부호 C1, C2, C3는 결합 캐패시터이다. 그리고 증폭회로(50) 내 저항(R21)(R22)는 증폭 계인 조정저항, 캐패시터(C4)는 노이즈 제거용이다.

지금 아나로그 R, G, B가 캐패시터(C1)(C2)(C3)로 각각 입력되면, 이는 교류의 영상신호만이 제 1, 제 2, 제 3 레벨설정부(10)(20)(30)을 통해 각 트랜지스터(Q10)(Q11)(Q12)의 베이스에 입력된다.

따라서 트랜지스터(Q10)(Q11)(Q12) 각각은 저항(R10－R11), 저항(R12－R13), 저항(R14－R15)에 의해 설정된 바이어스 전압레벨에 중첩되어진 신호를 입력하게 되며, 이때 상기 트랜지스터(Q10)(Q11)(Q12)들은 각 베이스로 입력되는 제 1 영상신호R, 제 2 영상신호G, 제 3 영상신호B를 반전하여 콜렉터로 출력하게 된다.

그러므로 트랜지스터(Q10)의 출력을 V_OR, 트랜지스터(Q11)의 출력을 V_OG, 트랜지스터(Q12)의 출력을 V_OB라 하면, 트랜지스터(Q10)(Q11)(Q12)의 콜렉터가 접속된 출력단자의 신호는 상기 신호들의 합이된다.

즉 상기 트랜지스터(Q10)(Q11)(Q12)의 콜렉터 공통 접속단자의 출력을 V_O라 하면 V_O= V_OR+ V_OG+ V_OB가 되며, 이는 트랜지스터(Q13)(Q14)의 에미터로 입력된다.

상기 합성회로(40)로 부터 합성된 영상신호 V_O을 에미터로 입력한 트랜지스터(Q13)(Q14)은 저항(R19)(R20)의 신호와 저항(R23)(R24)의 신호차를 증폭하여 출력한다.

이때 상기 차동증폭회로(50)의 신호입력이 에미터로 입력되게 되어 있어 상기 트랜지스터(Q13)(Q14)은 콜렉터－베이스간의 접합용량 Cob의 캐패시턴스를 줄일수 있어 입력 합성영상신호에 대하여 주파수 왜곡없이 증폭 출력된다.

상술한 바와같이 본 고안은 아나로그 R, G, B 영상신호를 간단한 회로에 의해 합성하고 대역폭 감소없이 증폭 출력함으로 양호한 영상신호를 얻을 수 있다.

Claims

비디오신호 합성회로에 있어서, 전원전압과 제 1 전압 사이에 접속되어 상기 전원전압을 소정의 레벨로 분압하여 소정 전압 레벨을 각각 형성하고 있으며, 각각의 입력단자로 입력되는 제 1, 제 2, 제 3 영상신호를 상기 설정전압 레벨에 중첩하여 출력하는 제 1, 제 2, 제 3 신호 레벨설정부 (10)(20)(30)와, 상기 제 1, 제 2, 제 3 신호 레벨 설정부(10)(20)(30)으로 부터 소정의 레벨로 되어 출력되는 제 1, 제 2, 제 3 영상신호를 합성 출력하는 합성회로(40)와, 상기 합성회로(40)로 부터 합성되어 출력되는 합성영상신호를 소정 증폭 출력하는 차종 증폭회로(50)로 구성됨을 특징으로 하는 회로.
제 1 항에 있어서, 제 1, 제 2, 제 3 레벨설정부(10)(20)(30) 각각은 전원전압(VCC)와 제 1 전압(GND) 사이에 소정크기의 제 1 저항과 제 2 저항이 직렬 접속되어 분압 출력하도록 한 것을 특징으로 하는 회로.
제 1 항에 있어서, 합성회로(40)는 콜렉터가 공통 접속된 트랜지스터(Q10)(Q11)(Q12)의 각 에미터에 각각의 에미터 저항(R16)(R17)(R18)이 접속되어지며, 상기 각 트랜지스터(Q10)(Q11)(Q12)의 각 베이스는 상기 제 1, 제 2, 제 3 레벨설정정부(10)(20)(30)의 각 출력단자에 접속 구성됨을 특징으로 하는 회로.