JPS6276804A - 集積回路の入・出力回路 - Google Patents
集積回路の入・出力回路Info
- Publication number
- JPS6276804A JPS6276804A JP60216391A JP21639185A JPS6276804A JP S6276804 A JPS6276804 A JP S6276804A JP 60216391 A JP60216391 A JP 60216391A JP 21639185 A JP21639185 A JP 21639185A JP S6276804 A JPS6276804 A JP S6276804A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- circuit
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は1つの端子を多数の信号の入・出力端として共
用する入・出力回路ににかかり、ピン数削減を可能にし
た集積回路の入・出力回路に関する。
用する入・出力回路ににかかり、ピン数削減を可能にし
た集積回路の入・出力回路に関する。
[発明の技術的背景]
近年、電子機器に使用されるIC(集積回路)では、よ
り多くの回路機能を1つのチップ上に構成する多機能高
集積化が進められている。例えばテレビジョン受像機で
は、NTSC方式、PAL方式、SECAM方式に対応
して、それぞれ別個の信号処理用ICを構成していたが
、最近ではそれら各方式のすべての信号処理を1チツプ
のICにて行えるように多機能高集積化が進められてい
る。このような高集積化を行う場合、回路のピン数は、
所定数に制限されるので、異なる信号同士を共通のピン
を介して入・出力せしめるピンの共有化が行なわれる。
り多くの回路機能を1つのチップ上に構成する多機能高
集積化が進められている。例えばテレビジョン受像機で
は、NTSC方式、PAL方式、SECAM方式に対応
して、それぞれ別個の信号処理用ICを構成していたが
、最近ではそれら各方式のすべての信号処理を1チツプ
のICにて行えるように多機能高集積化が進められてい
る。このような高集積化を行う場合、回路のピン数は、
所定数に制限されるので、異なる信号同士を共通のピン
を介して入・出力せしめるピンの共有化が行なわれる。
第4図は上記の如くピンの共有化が行なわれた従来の回
路の一例を示す回路図であり、具体的にはカラーテレビ
ジョン受像機におけるSECAM搬送色信@処理用集積
回路を示ず。
路の一例を示す回路図であり、具体的にはカラーテレビ
ジョン受像機におけるSECAM搬送色信@処理用集積
回路を示ず。
第4図において、太線上に記された端子1が信号の入・
出力を共有したピンであり、このピン1は、後述するご
とく、交流信号として例えばSECAM搬送色信号を入
力するとともに、NTSC方式かSECAM方式か等を
判別するため、IC内部で例えば垂直周波数の違い(6
0Hzが50Hzか〉を検出し、SECAM方式である
ことの判別信号(直流信号)をピン1がら出力するよう
にしている。
出力を共有したピンであり、このピン1は、後述するご
とく、交流信号として例えばSECAM搬送色信号を入
力するとともに、NTSC方式かSECAM方式か等を
判別するため、IC内部で例えば垂直周波数の違い(6
0Hzが50Hzか〉を検出し、SECAM方式である
ことの判別信号(直流信号)をピン1がら出力するよう
にしている。
即ち、SECAM複合映像信号は、ベル・フィルタ2で
搬送色信号が再生され、このフィルタ2の出力は、コン
デンサC1を介して前記ピン1に導かれ、さらにエミッ
タフォロワ形トランジスタQ1のベースに供給される。
搬送色信号が再生され、このフィルタ2の出力は、コン
デンサC1を介して前記ピン1に導かれ、さらにエミッ
タフォロワ形トランジスタQ1のベースに供給される。
トランジスタQ1は、コレクタが電圧源端子Vccに接
続され、エミッタが抵抗R1を介して基準電位点に接続
されるとともに、このエミッタからの出力を直流阻止用
コンデンサC2を介してトランジスタQ2およびトラン
ジスタQ3からなる差動増幅器に入力して直流阻止用バ
ッファ回路としての機能を果している。
続され、エミッタが抵抗R1を介して基準電位点に接続
されるとともに、このエミッタからの出力を直流阻止用
コンデンサC2を介してトランジスタQ2およびトラン
ジスタQ3からなる差動増幅器に入力して直流阻止用バ
ッファ回路としての機能を果している。
上記差動増幅器は、それぞれ抵抗R2,R3を介して固
定電圧B1によるバイアスがトランジスタQ2 、Q3
のベースに印加され、これらトランジスタQ2 、Q3
のエミッタは、それぞれ電流源I+を介して基準電位点
に接続される。また、トランジスタQ2 、Q3のコレ
クタは、それぞれ電圧源端子CCおよび負荷抵抗R斗を
介して電圧源端子Vccに接続しである。
定電圧B1によるバイアスがトランジスタQ2 、Q3
のベースに印加され、これらトランジスタQ2 、Q3
のエミッタは、それぞれ電流源I+を介して基準電位点
に接続される。また、トランジスタQ2 、Q3のコレ
クタは、それぞれ電圧源端子CCおよび負荷抵抗R斗を
介して電圧源端子Vccに接続しである。
一方、直流信号は、50H2と60Hzとでハイおよび
ロウレベルに変化する信号であって、エミッタが基準電
位点に接続されたトランジスタQ4のベースに加えられ
、このトランジスタQ4のコレクタより抵抗R5を介し
てピン1に供給される。
ロウレベルに変化する信号であって、エミッタが基準電
位点に接続されたトランジスタQ4のベースに加えられ
、このトランジスタQ4のコレクタより抵抗R5を介し
てピン1に供給される。
トランジスタQ5を主体とした回路は、バイアス回路を
構成しており、電圧源端子Vccからの電圧が印加され
る直列抵抗R6,R7の交点の電位で、トランジスタQ
5のベースをバイアスしている。トランジスタQ5は、
コレクタが電圧源端子VCCに接続され、エミッタが抵
抗R8を介してピン1に接続されるとともに、抵抗R9
を介して基準電位点に接続しである。
構成しており、電圧源端子Vccからの電圧が印加され
る直列抵抗R6,R7の交点の電位で、トランジスタQ
5のベースをバイアスしている。トランジスタQ5は、
コレクタが電圧源端子VCCに接続され、エミッタが抵
抗R8を介してピン1に接続されるとともに、抵抗R9
を介して基準電位点に接続しである。
なお、ピン1に出力された直流信号は、直列に接続され
た分割抵抗R+o、R++の交点より、エミッタが基準
電位点に接続されたトランジスタQ6のベースに入力さ
れ、このトランジスタQ6のコレクタより所定の回路へ
の例えば制御信号として供給される。
た分割抵抗R+o、R++の交点より、エミッタが基準
電位点に接続されたトランジスタQ6のベースに入力さ
れ、このトランジスタQ6のコレクタより所定の回路へ
の例えば制御信号として供給される。
この回路の動作を簡単に説明すると、トランジスタQ4
に入力される信号がロウレベルの場合、トランジスタQ
4はオフして、ピン1には(VB −R7/ (R6+
R7) ) −VBE・・・・・・(1)な る電圧か現れる。また、このときのピン1の入力インピ
ーダンスは、はぼ抵抗R8の抵抗値で決定される。した
がって、ピン1に入力される搬送色信号は、上記インピ
ーダンスに依存した所定のレベルとなってトランジスタ
Q+に入力される。
に入力される信号がロウレベルの場合、トランジスタQ
4はオフして、ピン1には(VB −R7/ (R6+
R7) ) −VBE・・・・・・(1)な る電圧か現れる。また、このときのピン1の入力インピ
ーダンスは、はぼ抵抗R8の抵抗値で決定される。した
がって、ピン1に入力される搬送色信号は、上記インピ
ーダンスに依存した所定のレベルとなってトランジスタ
Q+に入力される。
次に、直流信号がハイレベルに変化すると、トランジス
タQ4は飽和状態でオンする。このときピン1の電圧は
、 (VB −R7/ (R6+R7) −VBE)X (
Rs / (Ra +R5) ) +Vsat・・・・
・・(2) となる。また、ピン1の入力インピーダンスは、R5・
R8/(Re 十R5) ・・・・・・(3)で
ある。したがって、搬送色信号は、上記インピーダンス
でトランジスタQ+に入力される。なお、(1)、 (
2)、 (3)式において、VBは電圧源端子Vccの
供給電圧値、R6,R7,R5,R8はぞれぞれ対応す
る抵抗の抵抗値、VBFはトランジスタQ5によるベー
ス・エミッタ間電圧、V satはトランジスタQ4に
よるコレクタ飽和電圧である。
タQ4は飽和状態でオンする。このときピン1の電圧は
、 (VB −R7/ (R6+R7) −VBE)X (
Rs / (Ra +R5) ) +Vsat・・・・
・・(2) となる。また、ピン1の入力インピーダンスは、R5・
R8/(Re 十R5) ・・・・・・(3)で
ある。したがって、搬送色信号は、上記インピーダンス
でトランジスタQ+に入力される。なお、(1)、 (
2)、 (3)式において、VBは電圧源端子Vccの
供給電圧値、R6,R7,R5,R8はぞれぞれ対応す
る抵抗の抵抗値、VBFはトランジスタQ5によるベー
ス・エミッタ間電圧、V satはトランジスタQ4に
よるコレクタ飽和電圧である。
[背景技術の問題点]
従来の回路は、トランジスタQ4がピン1の入力インピ
ーダンスに関与する回路に接続されており、直流信号の
レベルが変化すると、トランジスタQ1に対する入力イ
ンピーダンスを変化させてしまい、搬送色信号の振幅が
変動するという問題があった。
ーダンスに関与する回路に接続されており、直流信号の
レベルが変化すると、トランジスタQ1に対する入力イ
ンピーダンスを変化させてしまい、搬送色信号の振幅が
変動するという問題があった。
また、ピン1から出力する直流信号のレベルが変化する
ために、トランジスタQ1のエミッタ電圧が変化し、差
動増幅トランジスタQ2.Q3のベース電圧と一致しな
くなる。このようにバッファ用トランジスタQ+のエミ
ッタ電圧と、差動増幅器のベース電圧とが不一致である
と、SFCAM搬送色信号のようなFM信号を増幅する
場合は、直流信号のレベル切換り時、画面上横縞の線が
表示されてしまうという問題もあった。
ために、トランジスタQ1のエミッタ電圧が変化し、差
動増幅トランジスタQ2.Q3のベース電圧と一致しな
くなる。このようにバッファ用トランジスタQ+のエミ
ッタ電圧と、差動増幅器のベース電圧とが不一致である
と、SFCAM搬送色信号のようなFM信号を増幅する
場合は、直流信号のレベル切換り時、画面上横縞の線が
表示されてしまうという問題もあった。
[発明の目的]
本発明は上述した点に鑑みてなされたもので、交流信号
と直流信号との入・出力を共用するピンを備えた集積回
路において、直流信号のレベルが変化しても、そのこと
によりピンの入力インピーダンスが変化しないようにし
た集積回路の入・出力回路を提供することを目的とする
。
と直流信号との入・出力を共用するピンを備えた集積回
路において、直流信号のレベルが変化しても、そのこと
によりピンの入力インピーダンスが変化しないようにし
た集積回路の入・出力回路を提供することを目的とする
。
[発明の概要]
上記目的を達成するため、本発明は交流信号処理回路お
よび直流信号発生回路を内部に備えるとともに、信号人
・出力用の第1の端子を備え、この第1の端子を介して
外部からの交流信号が前記交流信号処理回路へ供給され
、前記直流信号かこの第1の端子を介して外部の所定回
路へ供給されるようにした集積回路において、 前記第1の端子からの信号が第1の抵抗を介して入力さ
れ、その入力信号を直流カットして前記交流信号処理回
路へ導出するためのバッファ回路を設ける一方、前記直
流信号によってオン・オフ動作する第4トランジスタの
コレクタを第4.第5の抵抗を介して電圧源に接続する
とともに、これら第4.第5の抵抗の接続点を第1のト
ランジスタのベースに接続し、第1のトランジスタのコ
レクタは、電圧源に接続し、エミッタは第2の抵抗を介
して前記第1の端子に接続する。そして、前記第4.第
5の抵抗に直列に第3抵抗の一端を接続し、この第3の
抵抗の他端を、第2のトランジスタの]レクタに接続し
、この第2のトランジスタのエミッタは第6の抵抗を介
して基準電位点に接続す6゜また、前記第2のトランジ
スタとともにカレントミラー回路を構成する第3のトラ
ンジスタを、エミッタを第7の抵抗を介して基準電位点
に接続し、コレクタを前記バッファ回路の入力端に接続
したものである。
よび直流信号発生回路を内部に備えるとともに、信号人
・出力用の第1の端子を備え、この第1の端子を介して
外部からの交流信号が前記交流信号処理回路へ供給され
、前記直流信号かこの第1の端子を介して外部の所定回
路へ供給されるようにした集積回路において、 前記第1の端子からの信号が第1の抵抗を介して入力さ
れ、その入力信号を直流カットして前記交流信号処理回
路へ導出するためのバッファ回路を設ける一方、前記直
流信号によってオン・オフ動作する第4トランジスタの
コレクタを第4.第5の抵抗を介して電圧源に接続する
とともに、これら第4.第5の抵抗の接続点を第1のト
ランジスタのベースに接続し、第1のトランジスタのコ
レクタは、電圧源に接続し、エミッタは第2の抵抗を介
して前記第1の端子に接続する。そして、前記第4.第
5の抵抗に直列に第3抵抗の一端を接続し、この第3の
抵抗の他端を、第2のトランジスタの]レクタに接続し
、この第2のトランジスタのエミッタは第6の抵抗を介
して基準電位点に接続す6゜また、前記第2のトランジ
スタとともにカレントミラー回路を構成する第3のトラ
ンジスタを、エミッタを第7の抵抗を介して基準電位点
に接続し、コレクタを前記バッファ回路の入力端に接続
したものである。
[発明の実施例]
以下、本発明を図示の実施例について説明する。
第1図は本発明にかかる集積回路の入・出力回路の一実
施例を示す回路図である。
施例を示す回路図である。
第1図において、第4図と同一の機能を有する部分には
同一の符号を記し、SECAM複合映像信号から搬送色
信号を再生して出力するベルフィルタ2は、コンデンサ
CIの一端に入力され、その他端からの信号は、入・出
力共用ピン1に入力されている。このピン1は、抵抗R
]2を介してバッファ回路を構成するトランジスタQ7
のベースに接続されている。トランジスタQ7は、コレ
クタが電圧源端子VCCに接続され、エミッタは、固定
電圧B2がベースに印加されたトランジスタQ8のコレ
クタ・エミツタ路および抵抗R13を介して基準電位点
に接続されている。
同一の符号を記し、SECAM複合映像信号から搬送色
信号を再生して出力するベルフィルタ2は、コンデンサ
CIの一端に入力され、その他端からの信号は、入・出
力共用ピン1に入力されている。このピン1は、抵抗R
]2を介してバッファ回路を構成するトランジスタQ7
のベースに接続されている。トランジスタQ7は、コレ
クタが電圧源端子VCCに接続され、エミッタは、固定
電圧B2がベースに印加されたトランジスタQ8のコレ
クタ・エミツタ路および抵抗R13を介して基準電位点
に接続されている。
一方、50H2と60Hzとの切換えにより発生する直
流信号は、エミッタが基準電位点に接続されたトランジ
スタQ9のベースに印加され、このトランジスタQ9の
コレクタは、抵抗R14およびR+sを介して電圧源端
子Vccに接続されている。
流信号は、エミッタが基準電位点に接続されたトランジ
スタQ9のベースに印加され、このトランジスタQ9の
コレクタは、抵抗R14およびR+sを介して電圧源端
子Vccに接続されている。
そして、抵抗R14,R15の交点は、トランジスタQ
+oのベースに接続されている。
+oのベースに接続されている。
トランジスタQ+oは、前記抵抗R14,R15の交点
に生じる信号を、エミッタより出力し、コレクタは電圧
源端子Vccに接続されている。トランジスタQ+oの
エミッタからの信号は、抵抗R16を介して前記入・出
力共用ピン1より直流出力信号として導出される。また
、トランジスタQ+oのエミッタは、固定電圧B3がベ
ースに印加されたトランジスタQ++のコレクタに接続
されている。このトランジスタQ14は、トランジスタ
Q+oの電流源として働き、そのエミッタは抵抗R+7
を介して基準電位点に接続され、ベースにはバイアス電
圧B3が供給されている。
に生じる信号を、エミッタより出力し、コレクタは電圧
源端子Vccに接続されている。トランジスタQ+oの
エミッタからの信号は、抵抗R16を介して前記入・出
力共用ピン1より直流出力信号として導出される。また
、トランジスタQ+oのエミッタは、固定電圧B3がベ
ースに印加されたトランジスタQ++のコレクタに接続
されている。このトランジスタQ14は、トランジスタ
Q+oの電流源として働き、そのエミッタは抵抗R+7
を介して基準電位点に接続され、ベースにはバイアス電
圧B3が供給されている。
また、前記トランジスタQ9は、コレクタが抵抗R+a
の一端に接続され、この抵抗R+aの他端はベース・]
コレクタが短絡されたトランジスタQ12のコレクタに
接続され、さらにトランジスタQ12のエミッタは抵抗
R19を介して基準電位点に接続されている。
の一端に接続され、この抵抗R+aの他端はベース・]
コレクタが短絡されたトランジスタQ12のコレクタに
接続され、さらにトランジスタQ12のエミッタは抵抗
R19を介して基準電位点に接続されている。
また、前記トランジスタQ7のベースにはトランジスタ
Q13の]レクタが接続され、このトランジスタQ13
はトランジスタQ]2とカレン1〜ミラーを構成し、互
いのベース間が接続されている。そして、トランジスタ
Q13のエミッタは抵抗R2C1を介して基準電位点に
接続される。
Q13の]レクタが接続され、このトランジスタQ13
はトランジスタQ]2とカレン1〜ミラーを構成し、互
いのベース間が接続されている。そして、トランジスタ
Q13のエミッタは抵抗R2C1を介して基準電位点に
接続される。
以上の構成からなる本発明の動作を、第2図および第3
図を参照して説明する。
図を参照して説明する。
先ず、第2図は、トランジスタQ9のベースへの直流入
力信号がロウレベルの場合における第1図の回路の動作
を示す回路図であり、第1図と同一の部分には同一の符
号を記しである。
力信号がロウレベルの場合における第1図の回路の動作
を示す回路図であり、第1図と同一の部分には同一の符
号を記しである。
第2図から明らかなように、直流入力信号がロウレベル
の場合、トランジスタQ9はオフするため、カレントミ
ラー回路のトランジスタQ12およびQ13がオンする
。
の場合、トランジスタQ9はオフするため、カレントミ
ラー回路のトランジスタQ12およびQ13がオンする
。
この場合の入・出力共用ピン1に現れる電圧は、抵抗R
+sの両端電圧とトランジスタQ+oのベース・エミッ
タ間電圧VBEと抵抗RI6の両端電圧とで表わされ、 で示される。また、トランジスタQ7のエミッタにおけ
る電圧は、カレントミラーの特性より、次式にて示され
る。
+sの両端電圧とトランジスタQ+oのベース・エミッ
タ間電圧VBEと抵抗RI6の両端電圧とで表わされ、 で示される。また、トランジスタQ7のエミッタにおけ
る電圧は、カレントミラーの特性より、次式にて示され
る。
ただし、上記(4) 、 (5)式において、トランジ
スタQ+oおよびひトランジスタQ7のベース・エミッ
タ間電圧VBEは等しいものとしている。
スタQ+oおよびひトランジスタQ7のベース・エミッ
タ間電圧VBEは等しいものとしている。
また、第2図によれば、トランジスタQ7のベースに対
する入力インピーダンスは、主に抵抗R16で決定され
ることが分る。
する入力インピーダンスは、主に抵抗R16で決定され
ることが分る。
第3図は直流入力信号がハイレベルになったときの動作
図である。
図である。
この場合、トランジスタQ9は飽和状態でオンされる。
その結果、トランジスタに)12.Q13はオフされて
トランジスタQI2とQ10とは回路から切り離される
。
トランジスタQI2とQ10とは回路から切り離される
。
この第3図より入・出力共用ピン1に現れる電圧を求め
ると、 (Vce−Vsg) ” R,、+ R,5±Vsat
−Vea・・・・・・(6) となり、トランジスタQ7のエミッタに生じる電圧は、 ・・・・・・(7) となる。
ると、 (Vce−Vsg) ” R,、+ R,5±Vsat
−Vea・・・・・・(6) となり、トランジスタQ7のエミッタに生じる電圧は、 ・・・・・・(7) となる。
また、第3図によればトランジスタQ7に対する入力イ
ンピーダンスは、第2図の場合と同様にほぼ抵抗R1B
で決定される。
ンピーダンスは、第2図の場合と同様にほぼ抵抗R1B
で決定される。
ここで、(4) 、 (5)式により、抵抗R20,R
12゜R+4. RI5. R+a、 R19を所定値
に設定することで、トランジスタQ7のエミッタの電圧
を略等しくすることか可能である。そして、この電圧を
差動増幅トランジスタQ2.Q3のベース電圧に一致さ
せれば、FM信号を増幅する際の問題を解決することが
できる。しかし、このエミッタの電圧が一定であっても
、入・出力共用ピン1からは、直流入力信号に比例した
ハイレベルとロウレベルに変化する信号が出力される。
12゜R+4. RI5. R+a、 R19を所定値
に設定することで、トランジスタQ7のエミッタの電圧
を略等しくすることか可能である。そして、この電圧を
差動増幅トランジスタQ2.Q3のベース電圧に一致さ
せれば、FM信号を増幅する際の問題を解決することが
できる。しかし、このエミッタの電圧が一定であっても
、入・出力共用ピン1からは、直流入力信号に比例した
ハイレベルとロウレベルに変化する信号が出力される。
このように本発明は、バッファ用トランジスタQ7のベ
ースと、直流入力信号によりオン・オフ動作するトラン
ジスタQ9とをカレントミラー回路を介して接続するこ
とにより、バッファ用トランジスタQ7に対するピンの
入力インピーダンスを、所定値に維持てき、しかもバッ
ファ用トランジスタQ7と差動増幅器とのバイアスレベ
ルの相違による交流信号の劣化を防止することができる
。
ースと、直流入力信号によりオン・オフ動作するトラン
ジスタQ9とをカレントミラー回路を介して接続するこ
とにより、バッファ用トランジスタQ7に対するピンの
入力インピーダンスを、所定値に維持てき、しかもバッ
ファ用トランジスタQ7と差動増幅器とのバイアスレベ
ルの相違による交流信号の劣化を防止することができる
。
なお、本発明は上記実施例に限定することなく交流信号
と直流信号との入・出力共用ピンを有した一般的集積回
路に適用することができる。
と直流信号との入・出力共用ピンを有した一般的集積回
路に適用することができる。
F発明の効果]
以上説明したように本発明によれば、1つのピンで交流
信号と直流信号の入・出力を共用するために設けられる
バッファ回路の入力インピーダンスを、直流信号の変化
にかかわらず一定にすることができるという効果がある
。
信号と直流信号の入・出力を共用するために設けられる
バッファ回路の入力インピーダンスを、直流信号の変化
にかかわらず一定にすることができるという効果がある
。
第1図は本発明にがかる入・出力回路の一実施例を示す
回路図、第2図および第3図は本発明の詳細な説明する
ための説明図、第4図は従来の人・出力回路を示す回路
図である。 1・・・入・出力共用ピン、 07〜Q13・・・トランジスタ、
回路図、第2図および第3図は本発明の詳細な説明する
ための説明図、第4図は従来の人・出力回路を示す回路
図である。 1・・・入・出力共用ピン、 07〜Q13・・・トランジスタ、
Claims (1)
- 【特許請求の範囲】 交流信号処理回路および直流信号発生回路を内部に備え
るとともに、信号入・出力用の第1の端子を備え、この
第1の端子を介して外部からの交流信号が前記交流信号
処理回路へ供給され、前記直流信号がこの第1の端子を
介して外部の所定回路へ供給されるようにした集積回路
において、前記第1の端子からの信号が第1の抵抗を介
して入力され、その入力信号を直流カットして前記交流
信号処理回路へ導出するためのバッファ回路と、 エミッタが第2の抵抗を介して前記第1の端子に接続さ
れるとともに定電流源を介して基準電位点に接続され、
コレクタが電圧源に接続された第1のトランジスタと、 コレクタおよびベースが第3、第4、第5の抵抗を含む
直列接続を介して電圧源に接続され、エミッタが第6の
抵抗を介して基準電位点に接続された第2のトランジス
タと、 この第2のトランジスタとともにカレントミラー回路を
構成し、エミッタが第7の抵抗を介して基準電位点に接
続され、コレクタが前記バッファ回路の入力端に接続さ
れた第3のトランジスタと、前記第3、第4の抵抗の接
続点にコレクタが接続され、エミッタが基準電位点に接
続され、ベースに前記直流信号が供給され、この直流信
号のレベル状態に応じてスイッチング動作する第4のト
ランジスタと、 前記第4、第5の抵抗の接続点を前記第1のトランジス
タのベースに接続する手段とを具備し、前記バッファ回
路の入力インピーダンスが前記第4のトランジスタのオ
ン・オフ状態に関係なくほぼ一定になるように前記各抵
抗の値を設定してなる集積回路の入力出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60216391A JPS6276804A (ja) | 1985-09-30 | 1985-09-30 | 集積回路の入・出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60216391A JPS6276804A (ja) | 1985-09-30 | 1985-09-30 | 集積回路の入・出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6276804A true JPS6276804A (ja) | 1987-04-08 |
Family
ID=16687831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60216391A Pending JPS6276804A (ja) | 1985-09-30 | 1985-09-30 | 集積回路の入・出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6276804A (ja) |
-
1985
- 1985-09-30 JP JP60216391A patent/JPS6276804A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62287705A (ja) | Btl増幅回路 | |
US4425551A (en) | Differential amplifier stage having bias compensating means | |
JP2546004B2 (ja) | レベル変換回路 | |
US3789141A (en) | Burst amplifiers for color television receivers | |
US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
JPS6276804A (ja) | 集積回路の入・出力回路 | |
JPH04127703A (ja) | 演算増幅回路 | |
GB2135847A (en) | Amplifier arrangement | |
KR920005061Y1 (ko) | 비디오신호 합성회로 | |
US3512008A (en) | Electronic signal processing apparatus | |
JP2553676B2 (ja) | クランプ回路 | |
JP2526478Y2 (ja) | 差動対スイッチ回路 | |
JPH0514767A (ja) | クランプ回路 | |
JPH0145173Y2 (ja) | ||
JPH0540456Y2 (ja) | ||
JPH0563067B2 (ja) | ||
KR940000257Y1 (ko) | 텔레비젼 수상기의 자동주파수 제어회로 | |
JPH01279310A (ja) | ホールド装置 | |
JPH0294806A (ja) | ハイレベルスライス回路 | |
JPH0381331B2 (ja) | ||
JPH02222218A (ja) | 位相比較回路 | |
GB2245793A (en) | Controlling or deriving direct current level of video signals | |
JPH01236709A (ja) | アナログ掛算器 | |
JPH0421363B2 (ja) | ||
JPH0410767B2 (ja) |