JPH01236709A - アナログ掛算器 - Google Patents
アナログ掛算器Info
- Publication number
- JPH01236709A JPH01236709A JP6252088A JP6252088A JPH01236709A JP H01236709 A JPH01236709 A JP H01236709A JP 6252088 A JP6252088 A JP 6252088A JP 6252088 A JP6252088 A JP 6252088A JP H01236709 A JPH01236709 A JP H01236709A
- Authority
- JP
- Japan
- Prior art keywords
- current
- trs
- transistor
- analog multiplier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、低電源電圧のモノリシックバイポーラ集積回
路等で用いられるアナログ掛算器に関する。
路等で用いられるアナログ掛算器に関する。
（従来の技術）
テレビ用集積回路に於けるキラー検波回路等のバースト
振幅を検知する回路としては、アナログ掛算器が用いら
れている。このような回路の一例を第２図に示す。
振幅を検知する回路としては、アナログ掛算器が用いら
れている。このような回路の一例を第２図に示す。
この従来の回路では、アナログ掛算器の出力部はＰＮＰ
トランジスタＱ１８７、Ｑｌ、８で構成されたカレント
ミラー回路を備えている。アナログ掛算器の出力電流工
、はカレントミラー回路の電流により出力される。即ち
、トランジスタＱ１ｏａのコレクタ電流と定電流Ｉとの
差の電流として出力されて検知される。従って、ＰＮＰ
トランジスタＱ＋ｏｖ、ＱＮａｌｌ（’）ＨＦＥが充分
に大きい場合には、アナログ掛算器の入力が零であれば
、その出力電流工、も零になる。
トランジスタＱ１８７、Ｑｌ、８で構成されたカレント
ミラー回路を備えている。アナログ掛算器の出力電流工
、はカレントミラー回路の電流により出力される。即ち
、トランジスタＱ１ｏａのコレクタ電流と定電流Ｉとの
差の電流として出力されて検知される。従って、ＰＮＰ
トランジスタＱ＋ｏｖ、ＱＮａｌｌ（’）ＨＦＥが充分
に大きい場合には、アナログ掛算器の入力が零であれば
、その出力電流工、も零になる。
（発明が解決しようとする課題）
しかし、トランジスタＱ Ｆ１５７、Ｑ、６８のＨＦＥ
が充分に大きくない場合には、それらのベース電流を無
視することができず、出力電流１．にオフセットが生じ
るようになり、実用上問題がある。また、このオフセッ
トの度合はＨＦＥのばらつきやトランジスタの温度特性
によってばらつくのでオフセットの補償も困難である。
が充分に大きくない場合には、それらのベース電流を無
視することができず、出力電流１．にオフセットが生じ
るようになり、実用上問題がある。また、このオフセッ
トの度合はＨＦＥのばらつきやトランジスタの温度特性
によってばらつくのでオフセットの補償も困難である。
このような問題点を解決するものとして、トランジスタ
Ｑ、。７のダイオード接続に代えて、第３図に示すよう
に、トランジスタＱ２Ｑ９のエミッタホロワを接続する
ことが提案されている。この構成によれば、トランジス
タＱ２Ｇ？、Ｑ ２１１１１のＨＦＥが太きくない場合
であっても、電源の電圧が高い場合には、トランジスタ
Ｑ２，７、Ｑ ２ ｅ ｓのＨＦＥのばらつきによる出
力電流１１のオフセットに対する影響を小さくすること
ができる。
Ｑ、。７のダイオード接続に代えて、第３図に示すよう
に、トランジスタＱ２Ｑ９のエミッタホロワを接続する
ことが提案されている。この構成によれば、トランジス
タＱ２Ｇ？、Ｑ ２１１１１のＨＦＥが太きくない場合
であっても、電源の電圧が高い場合には、トランジスタ
Ｑ２，７、Ｑ ２ ｅ ｓのＨＦＥのばらつきによる出
力電流１１のオフセットに対する影響を小さくすること
ができる。
しかし、電源の電圧が低い場合には、第３図のようにエ
ミッタホロワにすると、トランジスタＱ２．４、Ｑ ２
９６が飽和してしまい正常に動作しなくなるという問題
が生ずる。それ故、低電源電圧のシステムに於いては、
その様な対策を採用することはできない。
ミッタホロワにすると、トランジスタＱ２．４、Ｑ ２
９６が飽和してしまい正常に動作しなくなるという問題
が生ずる。それ故、低電源電圧のシステムに於いては、
その様な対策を採用することはできない。
このように、従来のアナログ掛算器では出力電流のオフ
セットが生じないようにするためには電源電圧を高くし
なければならず、実用上問題がある。従って、出力電流
のオフセットを生ずることなく、低電源電圧で動作する
アナログ掛算器の開発が要望されている。
セットが生じないようにするためには電源電圧を高くし
なければならず、実用上問題がある。従って、出力電流
のオフセットを生ずることなく、低電源電圧で動作する
アナログ掛算器の開発が要望されている。
本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、電源の電圧が低い場合であっ
ても、出力電流のオフセットが生じないアナログ掛算器
を提供することにある。
その目的とするところは、電源の電圧が低い場合であっ
ても、出力電流のオフセットが生じないアナログ掛算器
を提供することにある。
（課題を解決するための手段）
本発明のアナログ掛算器は、出力部にカレントミラー回
路とベース接地されたＰＮＰ トランジスタとが備えら
れており、そのことにより上記目的が達成される。
路とベース接地されたＰＮＰ トランジスタとが備えら
れており、そのことにより上記目的が達成される。
（実施例）
以下に本発明の実施例について説明する。
第１図に本発明の一実施例の回路図を示す０本実施例の
アナログ掛算器は、トランジスタＱ３〜Ｑ ＋ ａによ
って構成された演算部、及びＰＮＰトランジスタＱ、１
〜Ｑ ＋ ４により構成された第１のカレントミラー回
路１を備えている。また、アナログ掛算器の出力部には
、ベース接地されたＰＮＰトランジスタＱ＋５、Ｑ＋ａ
、及びそれらのコレクタに接続されており、トランジス
タＱ＋７〜Ｑ＋ｓ＋により構成された第２のカレントミ
ラー回路２が設けられている。
アナログ掛算器は、トランジスタＱ３〜Ｑ ＋ ａによ
って構成された演算部、及びＰＮＰトランジスタＱ、１
〜Ｑ ＋ ４により構成された第１のカレントミラー回
路１を備えている。また、アナログ掛算器の出力部には
、ベース接地されたＰＮＰトランジスタＱ＋５、Ｑ＋ａ
、及びそれらのコレクタに接続されており、トランジス
タＱ＋７〜Ｑ＋ｓ＋により構成された第２のカレントミ
ラー回路２が設けられている。
トランジスタＱ＋３、Ｑ ＋ ａの各々のコレクタ電流
をＩ７、トランジスタＱ７及びトランジスタＱ９のコレ
クタ電流の和をＩ２、トランジスタＱ８及びトランジス
タＱ＋９のコレクタ電流の和をＩ３とすると、トランジ
スタＱＣｓのエミッタ電流は（Ｌ Ｉ２＞となり、ト
ランジスタＱ＋ａのエミッタ電流は（ＩＩ−Ｉ３）とな
る、従って、トランジスタＱＣｓ、Ｑ ＋ ａのベース
接地電流増幅率をαとすると、トランジスタＱＣｓのコ
レクタ電流はα（ＩＩ Ｉ２）、トランジスタＱ ｌ
ａのコレクタ電流はα（ＩＩ Ｉｔ）となる。
をＩ７、トランジスタＱ７及びトランジスタＱ９のコレ
クタ電流の和をＩ２、トランジスタＱ８及びトランジス
タＱ＋９のコレクタ電流の和をＩ３とすると、トランジ
スタＱＣｓのエミッタ電流は（Ｌ Ｉ２＞となり、ト
ランジスタＱ＋ａのエミッタ電流は（ＩＩ−Ｉ３）とな
る、従って、トランジスタＱＣｓ、Ｑ ＋ ａのベース
接地電流増幅率をαとすると、トランジスタＱＣｓのコ
レクタ電流はα（ＩＩ Ｉ２）、トランジスタＱ ｌ
ａのコレクタ電流はα（ＩＩ Ｉｔ）となる。
一方、トランジスタＱ ＋ ｓのコレクタ電流は、第２
のカレントミラー回路２によってトランジスタＱ ＋
７のコレクタ電流に現れるようになる。このため、トラ
ンジスタＱ ＋ ａのコレクタ電流とトランジスタＱ
＋ ｙのコレクタ電流との差が出力電流Ｉ８として現れ
る。即ち、 ■。＝α（Ｉ、−Ｉ。）−α（Ｉ ＋−Ｉ ３）＝α（
Ｉ３−Ｉ２） となる、換言すれば、出力電流１．は電流Ｉ３及びＩ２
によって定まり、第１のカレントミラー回路１を構成し
ているトランジスタＱ ＋ ３、Ｑ 、４のコレクタ電
流Ｉ、とは無関係になる。
のカレントミラー回路２によってトランジスタＱ ＋
７のコレクタ電流に現れるようになる。このため、トラ
ンジスタＱ ＋ ａのコレクタ電流とトランジスタＱ
＋ ｙのコレクタ電流との差が出力電流Ｉ８として現れ
る。即ち、 ■。＝α（Ｉ、−Ｉ。）−α（Ｉ ＋−Ｉ ３）＝α（
Ｉ３−Ｉ２） となる、換言すれば、出力電流１．は電流Ｉ３及びＩ２
によって定まり、第１のカレントミラー回路１を構成し
ているトランジスタＱ ＋ ３、Ｑ 、４のコレクタ電
流Ｉ、とは無関係になる。
アナログ掛算器の入力が零の時にはＩ 、＝ Ｉ 、、
であるので、その出力電流１．は零になる。即ち、出力
電流にオフセットは生じない。
であるので、その出力電流１．は零になる。即ち、出力
電流にオフセットは生じない。
次に、本実施例を動作させるのに必要な電源電圧を考察
する０本実施例は４段以下のトランジスタの接続によっ
て構成されている。従って、トランジスタのベース−エ
ミッタ間電圧を約０．７■とすると、４段のトランジス
タが動作するために必要な電圧は、０．７Ｖｘ４＝２．
８Ｖである。
する０本実施例は４段以下のトランジスタの接続によっ
て構成されている。従って、トランジスタのベース−エ
ミッタ間電圧を約０．７■とすると、４段のトランジス
タが動作するために必要な電圧は、０．７Ｖｘ４＝２．
８Ｖである。
これに信号の振幅を加えても、本実施例は約４Ｖ程度の
電源電圧で充分に動作可能である。
電源電圧で充分に動作可能である。
（発明の効果）
本発明のアナログ掛算器は、このように、出力部にカレ
ントミラー回路とベース接地されたＰＮＰトランジスタ
とが備えられているので、低い電源電圧で動作し、しか
も、出力段に於いて出力電流のオフセットを補償するこ
とができる。それ故、本発明によれば、例えば低電源電
圧のモノリシックバイポーラ集積回路に於いて用いるの
に最適のアナログ掛算器が提供される。・ 、・・ の が 日 第１図は本発明の一実施例の回路図、第２図は従来例の
回路図、第３図は他の従来例の回路図である。
ントミラー回路とベース接地されたＰＮＰトランジスタ
とが備えられているので、低い電源電圧で動作し、しか
も、出力段に於いて出力電流のオフセットを補償するこ
とができる。それ故、本発明によれば、例えば低電源電
圧のモノリシックバイポーラ集積回路に於いて用いるの
に最適のアナログ掛算器が提供される。・ 、・・ の が 日 第１図は本発明の一実施例の回路図、第２図は従来例の
回路図、第３図は他の従来例の回路図である。
１・・・第１のカレントミラー回路、２・・・第２のカ
レントミラー回路、■、・・・トランジスタＱ ｔ ３
、Ｑ ＋ａのコレクタ電流、■２・・・トランジスタＱ
７及びトランジスタＱ、のコレクタ電流の和、■、・・
・トランジスタＱ、及びトランジスタＱ ＋ ｏのコレ
クタ電流の和、■、・・・アナログ掛算器の出力電流、
Ｑ１０、Ｑ＋ｌＳ・・・ＰＮＰトランジスタ。
レントミラー回路、■、・・・トランジスタＱ ｔ ３
、Ｑ ＋ａのコレクタ電流、■２・・・トランジスタＱ
７及びトランジスタＱ、のコレクタ電流の和、■、・・
・トランジスタＱ、及びトランジスタＱ ＋ ｏのコレ
クタ電流の和、■、・・・アナログ掛算器の出力電流、
Ｑ１０、Ｑ＋ｌＳ・・・ＰＮＰトランジスタ。
以上
Claims (1)
- １、出力部にカレントミラー回路とベース接地されたＰ
ＮＰトランジスタとが備えられているアナログ掛算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6252088A JPH01236709A (ja) | 1988-03-16 | 1988-03-16 | アナログ掛算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6252088A JPH01236709A (ja) | 1988-03-16 | 1988-03-16 | アナログ掛算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01236709A true JPH01236709A (ja) | 1989-09-21 |
Family
ID=13202546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6252088A Pending JPH01236709A (ja) | 1988-03-16 | 1988-03-16 | アナログ掛算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01236709A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461342A (en) * | 1994-07-13 | 1995-10-24 | Texas Instruments Incorporated | Wide bandwidth, phase-stable amplifier circuit and method |
-
1988
- 1988-03-16 JP JP6252088A patent/JPH01236709A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461342A (en) * | 1994-07-13 | 1995-10-24 | Texas Instruments Incorporated | Wide bandwidth, phase-stable amplifier circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814724A (en) | Gain control circuit of current mirror circuit type | |
| US4636744A (en) | Front end of an operational amplifier | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| GB923173A (en) | Improvements in or relating to d.c. restoration in amplifiers | |
| US3509364A (en) | Video amplifier particularly adapted for integrated circuit fabrication | |
| CA1090892A (en) | Differential amplifier | |
| JPH01236709A (ja) | アナログ掛算器 | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4812734A (en) | Current-mirror arrangement | |
| US5705952A (en) | Operational amplifier circuit | |
| JPS624038B2 (ja) | ||
| US4763024A (en) | Gain control cell | |
| JPH0253961B2 (ja) | ||
| US5506536A (en) | Differential amplifier with exponential gain characteristic | |
| JPH04127703A (ja) | 演算増幅回路 | |
| US5606271A (en) | Extreme level circuit | |
| JPH0535613Y2 (ja) | ||
| JPH04170814A (ja) | 差動増幅回路 | |
| JP2714714B2 (ja) | 信号極性切換回路 | |
| US3492499A (en) | Differential low level comparator | |
| KR930001882Y1 (ko) | 입력 바이어스 전류 제거회로 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPS624037B2 (ja) | ||
| JPS61184077A (ja) | クランプ付き平衡変調回路 |