JPH04170814A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH04170814A JPH04170814A JP29868290A JP29868290A JPH04170814A JP H04170814 A JPH04170814 A JP H04170814A JP 29868290 A JP29868290 A JP 29868290A JP 29868290 A JP29868290 A JP 29868290A JP H04170814 A JPH04170814 A JP H04170814A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential pair
- transistors
- trs
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数の差動対トランジスタを備え、このうち
所定のものを選択的に能動化して使用する差動増幅回路
に関する。
所定のものを選択的に能動化して使用する差動増幅回路
に関する。
第２図は従来の差動増幅回路を示す回路図である。図に
おいて、Ｑ 及びＱＹｌは差動増幅器を構成する差動対
ＮＰＮ トランジスタである。トランジスタＱ 、Ｑ
のエミッタは共通接続されておＸＩ Ｙｌ す、トランジスタＱｘｌのベースは入力端子Ｘ１に、ト
ランジスタＱＹ１のベースは入力端子Ｙ１に各々接続さ
れている。以下同様に、トランジスタＱＸ２とＱ 、・
・・トランジスタＱｘｒｌとＱ、。は差動増幅器を構成
する差動対トランジスタであり、こレラ差動対トランジ
スタのエミッタは共通接続され、これらの共通接続点は
、上記トランジスタＱｘ□とＱ、１のエミッタ共通接続
点とともに選択手段１に接続されている。選択手段１は
複数の差動増幅器のうち所定のもののみを選択的に能動
化する。
おいて、Ｑ 及びＱＹｌは差動増幅器を構成する差動対
ＮＰＮ トランジスタである。トランジスタＱ 、Ｑ
のエミッタは共通接続されておＸＩ Ｙｌ す、トランジスタＱｘｌのベースは入力端子Ｘ１に、ト
ランジスタＱＹ１のベースは入力端子Ｙ１に各々接続さ
れている。以下同様に、トランジスタＱＸ２とＱ 、・
・・トランジスタＱｘｒｌとＱ、。は差動増幅器を構成
する差動対トランジスタであり、こレラ差動対トランジ
スタのエミッタは共通接続され、これらの共通接続点は
、上記トランジスタＱｘ□とＱ、１のエミッタ共通接続
点とともに選択手段１に接続されている。選択手段１は
複数の差動増幅器のうち所定のもののみを選択的に能動
化する。
Ｑ、Ｑｂは、一般に知られているように、各々トランジ
スタＱＸ１〜Ｑｘｎ及びトランジスタＱＹｌ〜ＱＹｎの
ミラー容量を低減させるＮＰＮトランジスタであり、差
動増幅器のカットオフ周波数を改善する働きがある。ト
ランジスタＱ はベースがバイアス端子２に、エミッタ
がトランジスタＱｘ１〜Ｑｘｎのコレクタに各々接続さ
れ、コレクタが出力端子３に接続されるとともに抵抗Ｒ
１を介して電源端子５にも接続されている。トランジス
タＱｂは、ベースがバイアス端子２に、エミッタがトラ
ンジスタＱＹｌ〜ＱＹｎのコレクタに各々接続され、コ
レクタが出力端子４に接続されるとともに抵抗Ｒ２を介
して電源端子５にも接続されている。トランジスタＱ、
Ｑｂはともにノ・イアス端子２からのバイアスによりＯ
Ｎ状態にある。
スタＱＸ１〜Ｑｘｎ及びトランジスタＱＹｌ〜ＱＹｎの
ミラー容量を低減させるＮＰＮトランジスタであり、差
動増幅器のカットオフ周波数を改善する働きがある。ト
ランジスタＱ はベースがバイアス端子２に、エミッタ
がトランジスタＱｘ１〜Ｑｘｎのコレクタに各々接続さ
れ、コレクタが出力端子３に接続されるとともに抵抗Ｒ
１を介して電源端子５にも接続されている。トランジス
タＱｂは、ベースがバイアス端子２に、エミッタがトラ
ンジスタＱＹｌ〜ＱＹｎのコレクタに各々接続され、コ
レクタが出力端子４に接続されるとともに抵抗Ｒ２を介
して電源端子５にも接続されている。トランジスタＱ、
Ｑｂはともにノ・イアス端子２からのバイアスによりＯ
Ｎ状態にある。
次に動作について説明する。まず、選択手段］により複
数の差動増幅器のうち所定のものを選択的に能動化する
。例えば差動対トランジスタＱＸｉ’ＱＹ工より成る差
動増幅器が能動化されると、入力端子ＸＩ、Ｙｌに入力
されている信号に応じてトランジスタＱ 、Ｑ の
電流導通度が変化する。
数の差動増幅器のうち所定のものを選択的に能動化する
。例えば差動対トランジスタＱＸｉ’ＱＹ工より成る差
動増幅器が能動化されると、入力端子ＸＩ、Ｙｌに入力
されている信号に応じてトランジスタＱ 、Ｑ の
電流導通度が変化する。
Ｘｉ Ｙｌ
抵抗ＲにはトランジスタＱ の電流導通度に応ｌ
Ｘｉ した電流が、抵抗ＲにはトランジスタＱＹｌの電流導適
度に応じた電流か各々流れる。そして、出力端子３．４
には各々抵抗Ｒ，Ｒ２の抵抗値に応した信号が出力され
る。
Ｘｉ した電流が、抵抗ＲにはトランジスタＱＹｌの電流導適
度に応じた電流か各々流れる。そして、出力端子３．４
には各々抵抗Ｒ，Ｒ２の抵抗値に応した信号が出力され
る。
従来の差動増幅回路は以上のように構成され、トランジ
スタＱＸｌ’＝ＱＸｎのコレクタ同士及びトランジスタ
ＱＹ１〜ＱＹｎのコレクタ同士か共通接続されている。
スタＱＸｌ’＝ＱＸｎのコレクタ同士及びトランジスタ
ＱＹ１〜ＱＹｎのコレクタ同士か共通接続されている。
そのため、能動化されていない差動増幅器に信号が入力
されると、能動化されている差動増幅器の入力信号が変
動した場合に、能動化されていない差動増幅器の差動対
トランジスタのベース・コレクタ間の寄生容量を介して
、能動化されている差動増幅器の出力信号が漏れ、結果
として出力端子３．４に正確な出力が得られないという
問題点があった。
されると、能動化されている差動増幅器の入力信号が変
動した場合に、能動化されていない差動増幅器の差動対
トランジスタのベース・コレクタ間の寄生容量を介して
、能動化されている差動増幅器の出力信号が漏れ、結果
として出力端子３．４に正確な出力が得られないという
問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、能動化されていない差動増幅器を構成する差
動対トランジスタのベースに信号が人力されても信号漏
れが生じない差動増幅回路を得ることを目的とする。
たもので、能動化されていない差動増幅器を構成する差
動対トランジスタのベースに信号が人力されても信号漏
れが生じない差動増幅回路を得ることを目的とする。
この発明に係る差動増幅回路は、ベースに各々入力信号
が与えられた複数の差動対トランジスタと、前記複数の
差動対トランジスタの各々の一方電極共通接続点に接続
され、前記複数の差動対トランジスタのうち所定のもの
を選択的に能動化する選択手段と、前記複数の差動対ト
ランジスタの各トランジスタごとに設けられ、ベースが
第１の所定電位に、一方電極が前記複数の差動対トラン
ジスタにおける対応のトランジスタの他方電極に各々接
続された第１のトランジスタより成るトランジスタ群と
、前記複数の差動対トランジスタの各一方トランジスタ
に対応する前記第１のトランジスタに対し共通に設けら
れ、ベースに第２の所定電位が与えられ、一方電極が対
応の前記第１のトランジスタの他方電極に、他方電極が
第１の出力端子に各々接続された第２のトランジスタと
、前記複数の差動対トランジスタの各他方トランジスタ
に対応する前記第１トランジスタに対し共通に設けられ
、ベースに前記第２の所定電位か与えられ、一方電極が
対応の前記第１のトランジスタの他方電極に、他方電極
が第２の出力端子に各々接続された第３のトランジスタ
を備えている。
が与えられた複数の差動対トランジスタと、前記複数の
差動対トランジスタの各々の一方電極共通接続点に接続
され、前記複数の差動対トランジスタのうち所定のもの
を選択的に能動化する選択手段と、前記複数の差動対ト
ランジスタの各トランジスタごとに設けられ、ベースが
第１の所定電位に、一方電極が前記複数の差動対トラン
ジスタにおける対応のトランジスタの他方電極に各々接
続された第１のトランジスタより成るトランジスタ群と
、前記複数の差動対トランジスタの各一方トランジスタ
に対応する前記第１のトランジスタに対し共通に設けら
れ、ベースに第２の所定電位が与えられ、一方電極が対
応の前記第１のトランジスタの他方電極に、他方電極が
第１の出力端子に各々接続された第２のトランジスタと
、前記複数の差動対トランジスタの各他方トランジスタ
に対応する前記第１トランジスタに対し共通に設けられ
、ベースに前記第２の所定電位か与えられ、一方電極が
対応の前記第１のトランジスタの他方電極に、他方電極
が第２の出力端子に各々接続された第３のトランジスタ
を備えている。
この発明においては、ベースが第１の所定電位に、一方
電極が差動対トランジスタにおける対応のトランジスタ
の他方電極に各々接続された第１のトランジスタを差動
対トランジスタの各トランジスタごとに設けているので
、選択手段によりある差動対トランジスタか能動化され
、その差動対トランジスタへの人力信号が変動した場合
でも、その差動対トランジスタの他方電極に接続されて
いる第１のトランジスタの他方電極の電位は変動しない
。
電極が差動対トランジスタにおける対応のトランジスタ
の他方電極に各々接続された第１のトランジスタを差動
対トランジスタの各トランジスタごとに設けているので
、選択手段によりある差動対トランジスタか能動化され
、その差動対トランジスタへの人力信号が変動した場合
でも、その差動対トランジスタの他方電極に接続されて
いる第１のトランジスタの他方電極の電位は変動しない
。
第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図である。図において、第２図に示した従来例との
相違点は、ＮＰＮ ｌ−ランジスタＱｘ１〜ＱＸｎ及び
ＮＰＮ トランジスタＱｙ１〜Ｑ、ｎを新たに設けたこ
とである。トランジスタＱｘ１〜ＱＸ２及びトランジス
タＱ、１〜Ｑ、ｎのベースはバイアス端子６に接続され
ている。トランジスタＱｘｌ”’−Ｑｘｎは、エミッタ
かトランジスタＱＸ１＝ ＱＸｎのコレクタに、コレク
タがトランジスタＱ のエミッタに各々接続されている
。トランジスタＱｙ■〜Ｑ、ｎは、エミッタがトランジ
スタＱＹ１〜ＱＹｎのコレクタに、コレクタがトランジ
スタＱｂのエミッタに各々接続されている。トランジス
タＱ８１〜ＱｘｎはトランジスタＱｘ１〜ＱＸｎのミラ
ー容量を低減し、トランジスタＱ −Ｑ はトラン
ジスタＱＹｌ−Ｑｙｔ ｙｎ Ｙｎのミラー容量を低減する役目をする。
回路図である。図において、第２図に示した従来例との
相違点は、ＮＰＮ ｌ−ランジスタＱｘ１〜ＱＸｎ及び
ＮＰＮ トランジスタＱｙ１〜Ｑ、ｎを新たに設けたこ
とである。トランジスタＱｘ１〜ＱＸ２及びトランジス
タＱ、１〜Ｑ、ｎのベースはバイアス端子６に接続され
ている。トランジスタＱｘｌ”’−Ｑｘｎは、エミッタ
かトランジスタＱＸ１＝ ＱＸｎのコレクタに、コレク
タがトランジスタＱ のエミッタに各々接続されている
。トランジスタＱｙ■〜Ｑ、ｎは、エミッタがトランジ
スタＱＹ１〜ＱＹｎのコレクタに、コレクタがトランジ
スタＱｂのエミッタに各々接続されている。トランジス
タＱ８１〜ＱｘｎはトランジスタＱｘ１〜ＱＸｎのミラ
ー容量を低減し、トランジスタＱ −Ｑ はトラン
ジスタＱＹｌ−Ｑｙｔ ｙｎ Ｙｎのミラー容量を低減する役目をする。
なお、トランジスタＱｘ１〜Ｑえ。及びトランジスタＱ
、１〜Ｑ、ｎのベースにはバイアス入力端子６からバイ
アスが与えられており、これらのトランジスタは常にＯ
Ｎ状態にある。
、１〜Ｑ、ｎのベースにはバイアス入力端子６からバイ
アスが与えられており、これらのトランジスタは常にＯ
Ｎ状態にある。
この実施例におけるトランジスタＱ はトランジスタＱ
ｘ１〜Ｑｘ２のミラー容量を低減し、トランジスタＱ
はトランジスタＱｙｌ〜Ｑ、。のミラー容す 量を低減する役目をする。その他の構成は、第２図に示
した従来回路と同様である。
ｘ１〜Ｑｘ２のミラー容量を低減し、トランジスタＱ
はトランジスタＱｙｌ〜Ｑ、。のミラー容す 量を低減する役目をする。その他の構成は、第２図に示
した従来回路と同様である。
動作は従来回路と同様である。そして、例えば差動対ト
ランジスタＱ 、Ｑ より成る差動増幅ｘｔ
ｙｔ 器のみが能動化されたとする。そして、入力端子Ｘ１へ
の入力信号か変動したとしても、トランジスタＱＸ１が
バッファとなり、トランジスタＱａのエミッタ電圧は変
動しない。そのため、入力端子Ｘ２．Ｙ２に入力信号が
与えられても、トランジスタＱｘ２のコレクタ・ベース
間の寄生容量を介して差動対トランジスタＱ 、Ｑ
より成る差動増Ｘｉ Ｙｌ 幅器の出力信号か漏れることがなくなる。トランジスタ
Ｑ もトランジスタＱｘ□と同様の働きをし、入力端子
Ｙ１への入力信号が変動した場合、トランジスタＱｂの
エミッタ電圧の変動を防止する。
ランジスタＱ 、Ｑ より成る差動増幅ｘｔ
ｙｔ 器のみが能動化されたとする。そして、入力端子Ｘ１へ
の入力信号か変動したとしても、トランジスタＱＸ１が
バッファとなり、トランジスタＱａのエミッタ電圧は変
動しない。そのため、入力端子Ｘ２．Ｙ２に入力信号が
与えられても、トランジスタＱｘ２のコレクタ・ベース
間の寄生容量を介して差動対トランジスタＱ 、Ｑ
より成る差動増Ｘｉ Ｙｌ 幅器の出力信号か漏れることがなくなる。トランジスタ
Ｑ もトランジスタＱｘ□と同様の働きをし、入力端子
Ｙ１への入力信号が変動した場合、トランジスタＱｂの
エミッタ電圧の変動を防止する。
その結果、トランジスタＱＹ２のコレクタ・ベース間の
寄生容量を介して差動対トランジスタＱＸ工。
寄生容量を介して差動対トランジスタＱＸ工。
ＱＹ□より成る差動増幅器の出力信号が漏れることがな
くなる。トランジスタＱｘ２〜Ｑｘｎ及びトランジスタ
Ｑ −Ｑ も上記トランジスタＱＱｙ２ ｙｎ
ｘｉｏ ｙｌと同様の働きをす
る。その結果、出力端子３，４に正確な出力が得られる
。
くなる。トランジスタＱｘ２〜Ｑｘｎ及びトランジスタ
Ｑ −Ｑ も上記トランジスタＱＱｙ２ ｙｎ
ｘｉｏ ｙｌと同様の働きをす
る。その結果、出力端子３，４に正確な出力が得られる
。
以上のようにこの発明によれば、ベースが第１の所定電
位に、一方電極が差動対トランジスタにおける対応のト
ランジスタの他方電極に各々接続された第１のトランジ
スタを差動対トランジスタの各トランジスタごとに設け
ているので、選択手段によりある差動対トランジスタが
能動化され、その差動対トランジスタへの入力信号が変
動した場合でも、その差動対トランジスタの他方電極に
接続されている第１のトランジスタの他方電極の電位は
変動しない。その結果、能動化されていない差動対トラ
ンジスタに入力信号か与えられても、該差動対トランジ
スタの寄生容量を介して能動化されている差動対トラン
ジスタの出力信号が漏れることがなくなり、第１．第２
の出力端子に正確な出力が得られるという効果がある。
位に、一方電極が差動対トランジスタにおける対応のト
ランジスタの他方電極に各々接続された第１のトランジ
スタを差動対トランジスタの各トランジスタごとに設け
ているので、選択手段によりある差動対トランジスタが
能動化され、その差動対トランジスタへの入力信号が変
動した場合でも、その差動対トランジスタの他方電極に
接続されている第１のトランジスタの他方電極の電位は
変動しない。その結果、能動化されていない差動対トラ
ンジスタに入力信号か与えられても、該差動対トランジ
スタの寄生容量を介して能動化されている差動対トラン
ジスタの出力信号が漏れることがなくなり、第１．第２
の出力端子に正確な出力が得られるという効果がある。
第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図、第２図は従来の差動増幅回路を示す回路図であ
る。 図において、１は選択手段、２及び６はバイアス端子、
３及び４は出力港端子、Ｑ−Ｑ、ＱＸｉ Ｘｎ 、１〜ＱＹｎ” ｘｉ〜Ｑｘｎ” ｙｌ〜Ｑ、ｎ、Ｑａ
及びＱｂはＮＰＮ トランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
回路図、第２図は従来の差動増幅回路を示す回路図であ
る。 図において、１は選択手段、２及び６はバイアス端子、
３及び４は出力港端子、Ｑ−Ｑ、ＱＸｉ Ｘｎ 、１〜ＱＹｎ” ｘｉ〜Ｑｘｎ” ｙｌ〜Ｑ、ｎ、Ｑａ
及びＱｂはＮＰＮ トランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）ベースに各々入力信号が与えられた複数の差動対
トランジスタと、 前記複数の差動対トランジスタの各々の一方電極共通接
続点に接続され、前記複数の差動対トランジスタのうち
所定のものを選択的に能動化する選択手段と、 前記複数の差動対トランジスタの各トランジスタごとに
設けられ、ベースが第１の所定電位に、一方電極が前記
複数の差動対トランジスタにおける対応のトランジスタ
の他方電極に各々接続された第１のトランジスタより成
るトランジスタ群と、前記複数の差動対トランジスタの
各一方トランジスタに対応する前記第１のトランジスタ
に対し共通に設けられ、ベースに第２の所定電位が与え
られ、一方電極が対応の前記第１のトランジスタの他方
電極に、他方電極が第１の出力端子に各々接続された第
２のトランジスタと、 前記複数の差動対トランジスタの各他方トランジスタに
対応する前記第１トランジスタに対し共通に設けられ、
ベースに前記第２の所定電位が与えられ、一方電極が対
応の前記第１のトランジスタの他方電極に、他方電極が
第２の出力端子に各々接続された第３のトランジスタを
備えた差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29868290A JP2845610B2 (ja) | 1990-11-02 | 1990-11-02 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29868290A JP2845610B2 (ja) | 1990-11-02 | 1990-11-02 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170814A true JPH04170814A (ja) | 1992-06-18 |
| JP2845610B2 JP2845610B2 (ja) | 1999-01-13 |
Family
ID=17862918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29868290A Expired - Lifetime JP2845610B2 (ja) | 1990-11-02 | 1990-11-02 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845610B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352987A (en) * | 1993-07-21 | 1994-10-04 | Elantec, Inc. | Analog multiplexer |
| US6489845B1 (en) | 2000-04-04 | 2002-12-03 | Goodrich Corporation | Multiplexing amplifier |
| WO2010041352A1 (ja) * | 2008-10-08 | 2010-04-15 | パナソニック株式会社 | 受信回路、受信システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001111402A (ja) * | 1999-03-30 | 2001-04-20 | Lucent Technol Inc | 電流分配器 |
-
1990
- 1990-11-02 JP JP29868290A patent/JP2845610B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352987A (en) * | 1993-07-21 | 1994-10-04 | Elantec, Inc. | Analog multiplexer |
| US6489845B1 (en) | 2000-04-04 | 2002-12-03 | Goodrich Corporation | Multiplexing amplifier |
| WO2010041352A1 (ja) * | 2008-10-08 | 2010-04-15 | パナソニック株式会社 | 受信回路、受信システム |
| US8063696B2 (en) | 2008-10-08 | 2011-11-22 | Panasonic Corporation | Receiving circuit and receiving system |
| JPWO2010041352A1 (ja) * | 2008-10-08 | 2012-03-01 | パナソニック株式会社 | 受信回路、受信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845610B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190399B2 (ja) | 比較回路装置 | |
| KR950002524A (ko) | 스피커 폰용 전압제어 감쇠기 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPH033961B2 (ja) | ||
| JPH04170814A (ja) | 差動増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH04127703A (ja) | 演算増幅回路 | |
| US3990017A (en) | Current amplifier | |
| JPS6215911A (ja) | 電流増幅回路 | |
| JPS63260206A (ja) | オフセツト電圧制御回路 | |
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JP3263405B2 (ja) | 電子ボリウム回路 | |
| US5204638A (en) | Intrinsic offset recovery circuit particularly for amplifiers | |
| JP3322548B2 (ja) | 差動増幅回路 | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPS5846881B2 (ja) | ケンパカイロ | |
| JPS6155805B2 (ja) | ||
| JPH035092B2 (ja) | ||
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPH01236709A (ja) | アナログ掛算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |