JP2845610B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2845610B2 JP2845610B2 JP29868290A JP29868290A JP2845610B2 JP 2845610 B2 JP2845610 B2 JP 2845610B2 JP 29868290 A JP29868290 A JP 29868290A JP 29868290 A JP29868290 A JP 29868290A JP 2845610 B2 JP2845610 B2 JP 2845610B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- differential pair
- electrode
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複数の差動対トランジスタを備え、このう
ち所定のものを選択的に能動化して使用する差動増幅回
路に関する。
ち所定のものを選択的に能動化して使用する差動増幅回
路に関する。
第２図は従来の差動増幅回路を示す回路図である。図
において、QX1及びQY1は差動増幅器を構成する差動対NP
Nトランジスタである。トランジスタQX1,QY1のエミッタ
は共通接続されており、トランジスタQX1のベースは入
力端子X1に、トランジスタQY1のベースは入力端子Y1に
各々接続されている。以下同様に、トランジスタQX2とQ
Y2,…トランジスタQXnとQYnは差動増幅器を構成する差
動対トランジスタであり、これら差動対トランジスタの
エミッタは共通接続され、これらの共通接続点は、上記
トランジスタQX1とQY1のエミッタ共通接続点とともに選
択手段１に接続されている。選択手段１は複数の差動増
幅器のうち所定のもののみを選択的に能動化する。
において、QX1及びQY1は差動増幅器を構成する差動対NP
Nトランジスタである。トランジスタQX1,QY1のエミッタ
は共通接続されており、トランジスタQX1のベースは入
力端子X1に、トランジスタQY1のベースは入力端子Y1に
各々接続されている。以下同様に、トランジスタQX2とQ
Y2,…トランジスタQXnとQYnは差動増幅器を構成する差
動対トランジスタであり、これら差動対トランジスタの
エミッタは共通接続され、これらの共通接続点は、上記
トランジスタQX1とQY1のエミッタ共通接続点とともに選
択手段１に接続されている。選択手段１は複数の差動増
幅器のうち所定のもののみを選択的に能動化する。
Qa,Qbは、一般に知られているように、各々トランジ
スタQX1〜QXn及びトランジスタQY1〜QYnのミラー容量を
低減させるNPNトランジスタであり、差動増幅器のカッ
トオフ周波数を改善する働きがある。トランジスタQaは
ベースがバイアス端子２に、エミッタがトランジスタQ
X1〜QXnのコレクタに各々接続され、コレクタが出力端
子３に接続されるとともに抵抗R1を介して電源端子５に
も接続されている。トランジスタQbは、ベースがバイア
ス端子２に、エミッタがトランジスタQY1〜QYnのコレク
タに各々接続され、コレクタが出力端子４に接続される
とともに抵抗R2を介して電源端子５にも接続されてい
る。トランジスタQa,Qbはともにバイアス端子２からの
バイアスによりON状態にある。
スタQX1〜QXn及びトランジスタQY1〜QYnのミラー容量を
低減させるNPNトランジスタであり、差動増幅器のカッ
トオフ周波数を改善する働きがある。トランジスタQaは
ベースがバイアス端子２に、エミッタがトランジスタQ
X1〜QXnのコレクタに各々接続され、コレクタが出力端
子３に接続されるとともに抵抗R1を介して電源端子５に
も接続されている。トランジスタQbは、ベースがバイア
ス端子２に、エミッタがトランジスタQY1〜QYnのコレク
タに各々接続され、コレクタが出力端子４に接続される
とともに抵抗R2を介して電源端子５にも接続されてい
る。トランジスタQa,Qbはともにバイアス端子２からの
バイアスによりON状態にある。
次に動作について説明する。まず、選択手段１により
複数の差動増幅器のうち所定のものを選択的に能動化す
る。例えば差動対トランジスタQX1,QY1より成る差動増
幅器が能動化されると、入力端子X1,Y1に入力されてい
る信号に応じてトランジスタQX1,QY1の電流導通度が変
化する。抵抗R1にはトランジスタQX1の電流導通度に応
じた電流が、抵抗R2にはトランジスタQY1の電流導通度
に応じた電流が各々流れる。そして、出力端子3,4には
各々抵抗R1,R2の抵抗値に応じた信号が出力される。
複数の差動増幅器のうち所定のものを選択的に能動化す
る。例えば差動対トランジスタQX1,QY1より成る差動増
幅器が能動化されると、入力端子X1,Y1に入力されてい
る信号に応じてトランジスタQX1,QY1の電流導通度が変
化する。抵抗R1にはトランジスタQX1の電流導通度に応
じた電流が、抵抗R2にはトランジスタQY1の電流導通度
に応じた電流が各々流れる。そして、出力端子3,4には
各々抵抗R1,R2の抵抗値に応じた信号が出力される。
従来の差動増幅回路は以上のように構成され、トラン
ジスタQX1〜QXnのコレクタ同士及びトランジスタQY1〜Q
Ynのコレクタ同士が共通接続されている。そのため、能
動化されていない差動増幅器に信号が入力されると、能
動化されている差動増幅器の入力信号が変動した場合
に、能動化されていない差動増幅器の差動対トランジス
タのベース・コレクタ間の寄生容量を介して、能動化さ
れている差動増幅器の出力信号が漏れ、結果として出力
端子3,4に正確な出力が得られないという問題点があっ
た。
ジスタQX1〜QXnのコレクタ同士及びトランジスタQY1〜Q
Ynのコレクタ同士が共通接続されている。そのため、能
動化されていない差動増幅器に信号が入力されると、能
動化されている差動増幅器の入力信号が変動した場合
に、能動化されていない差動増幅器の差動対トランジス
タのベース・コレクタ間の寄生容量を介して、能動化さ
れている差動増幅器の出力信号が漏れ、結果として出力
端子3,4に正確な出力が得られないという問題点があっ
た。
この発明は上記のような問題点を解決するためになさ
れたもので、能動化されていない差動増幅器を構成する
差動対トランジスタのベースに信号が入力されても信号
漏れが生じない差動増幅回路を得ることを目的とする。
れたもので、能動化されていない差動増幅器を構成する
差動対トランジスタのベースに信号が入力されても信号
漏れが生じない差動増幅回路を得ることを目的とする。
この発明に係る差動増幅回路は、ベースに各々入力信
号が与えられた複数の差動対トランジスタと、前記複数
の差動対トランジスタの各々の一方電極共通接続点に接
続され、前記複数の差動対トランジスタのうち所定のも
のを選択的に能動化する選択手段と、前記複数の差動対
トランジスタの各トランジスタごとに設けられ、ベース
が第１の所定電位に、一方電極が前記複数の差動対トラ
ンジスタにおける対応のトランジスタの他方電極に各々
接続された第１のトランジスタより成るトランジスタ群
と、前記複数の差動対トランジスタの各一方トランジス
タに対応する前記第１のトランジスタに対し共通に設け
られ、ベースに第２の所定電位が与えられ、一方電極が
対応の前記第１のトランジスタの他方電極に、他方電極
が第１の出力端子に各々接続された第２のトランジスタ
と、前記複数の差動対トランジスタの各他方トランジス
タに対応する前記第１トランジスタに対し共通に設けら
れ、ベースに前記第２の所定電位が与えられ、一方電極
が対応の前記第１のトランジスタの他方電極に、他方電
極が第２の出力端子に各々接続された第３のトランジス
タを備えている。
号が与えられた複数の差動対トランジスタと、前記複数
の差動対トランジスタの各々の一方電極共通接続点に接
続され、前記複数の差動対トランジスタのうち所定のも
のを選択的に能動化する選択手段と、前記複数の差動対
トランジスタの各トランジスタごとに設けられ、ベース
が第１の所定電位に、一方電極が前記複数の差動対トラ
ンジスタにおける対応のトランジスタの他方電極に各々
接続された第１のトランジスタより成るトランジスタ群
と、前記複数の差動対トランジスタの各一方トランジス
タに対応する前記第１のトランジスタに対し共通に設け
られ、ベースに第２の所定電位が与えられ、一方電極が
対応の前記第１のトランジスタの他方電極に、他方電極
が第１の出力端子に各々接続された第２のトランジスタ
と、前記複数の差動対トランジスタの各他方トランジス
タに対応する前記第１トランジスタに対し共通に設けら
れ、ベースに前記第２の所定電位が与えられ、一方電極
が対応の前記第１のトランジスタの他方電極に、他方電
極が第２の出力端子に各々接続された第３のトランジス
タを備えている。
この発明においては、ベースが第１の所定電位に、一
方電極が差動対トランジスタにおける対応のトランジス
タの他方電極に各々接続された第１のトランジスタを差
動対トランジスタの各トランジスタごとに設けているの
で、選択手段によりある差動対トランジスタが能動化さ
れ、その差動対トランジスタへの入力信号が変動した場
合でも、その差動対トランジスタの他方電極に接続され
ている第１のトランジスタの他方電極の電位は変動しな
い。
方電極が差動対トランジスタにおける対応のトランジス
タの他方電極に各々接続された第１のトランジスタを差
動対トランジスタの各トランジスタごとに設けているの
で、選択手段によりある差動対トランジスタが能動化さ
れ、その差動対トランジスタへの入力信号が変動した場
合でも、その差動対トランジスタの他方電極に接続され
ている第１のトランジスタの他方電極の電位は変動しな
い。
第１図はこの発明に係る差動増幅回路の一実施例を示
す回路図である。図において、第２図に示した従来例と
の相違点は、NPNトランジスタQx1〜Qxn及びNPNトランジ
スタQy1〜Qynを新たに設けたことである。トランジスタ
Qx1〜Qx2及びトランジスタQy1〜Qynのベースはバイアス
端子６に接続されている。トランジスタQx1〜Qxnは、エ
ミッタがトランジスタQX1〜QXnのコレクタに、コレクタ
がトランジスタQaのエミッタに各々接続されている。ト
ランジスタQy1〜Qynは、エミッタがトランジスタQY1〜Q
Ynのコレクタに、コレクタがトランジスタQbのエミッタ
に各々接続されている。トランジスタQx1〜Qxnはトラン
ジスタQX1〜QXnのミラー容量を低減し、トランジスタQ
y1〜QynはトランジスタQY1〜QYnのミラー容量を低減す
る役目をする。
す回路図である。図において、第２図に示した従来例と
の相違点は、NPNトランジスタQx1〜Qxn及びNPNトランジ
スタQy1〜Qynを新たに設けたことである。トランジスタ
Qx1〜Qx2及びトランジスタQy1〜Qynのベースはバイアス
端子６に接続されている。トランジスタQx1〜Qxnは、エ
ミッタがトランジスタQX1〜QXnのコレクタに、コレクタ
がトランジスタQaのエミッタに各々接続されている。ト
ランジスタQy1〜Qynは、エミッタがトランジスタQY1〜Q
Ynのコレクタに、コレクタがトランジスタQbのエミッタ
に各々接続されている。トランジスタQx1〜Qxnはトラン
ジスタQX1〜QXnのミラー容量を低減し、トランジスタQ
y1〜QynはトランジスタQY1〜QYnのミラー容量を低減す
る役目をする。
なお、トランジスタQx1〜Qxn及びトランジスタQy1〜Q
ynのベースにはバイアス入力端子６からバイアスが与え
られており、これらのトランジスタは常にON状態にあ
る。
ynのベースにはバイアス入力端子６からバイアスが与え
られており、これらのトランジスタは常にON状態にあ
る。
この実施例におけるトランジスタQaはトランジスタQ
x1〜Qx2のミラー容量を低減し、トランジスタQbはトラ
ンジスタQy1〜Qynのミラー容量を低減する役目をする。
その他の構成は、第２図に示した従来回路と同様であ
る。
x1〜Qx2のミラー容量を低減し、トランジスタQbはトラ
ンジスタQy1〜Qynのミラー容量を低減する役目をする。
その他の構成は、第２図に示した従来回路と同様であ
る。
動作は従来回路と同様である。そして、例えば差動対
トランジスタQX1,QY1より成る差動増幅器のみが能動化
されたとする。そして、入力端子X1への入力信号が変動
したとしても、トランジスタQx1がバッファとなり、ト
ランジスタQaのエミッタ電圧は変動しない。そのため、
入力端子X2,Y2に入力信号が与えられても、トランジス
タQx2のコレクタ・ベース間の寄生容量を介して差動対
トランジスタQX1,QY1より成る差動増幅器の出力信号が
漏れることがなくなる。トランジスタQy1もトランジス
タQx1と同様の働きをし、入力端子Y1への入力信号が変
動した場合、トランジスタQbのエミッタ電圧の変動を防
止する。その結果、トランジスタQY2のコレクタ・ベー
ス間の寄生容量を介して差動対トランジスタQX1,QY1よ
り成る差動増幅器の出力信号が漏れることがなくなる。
トランジスタQx2〜Qxn及びトランジスタQy2〜Qynも上記
トランジスタQx1,Qy1と同様の働きをする。その結果、
出力端子3,4に正確な出力が得られる。
トランジスタQX1,QY1より成る差動増幅器のみが能動化
されたとする。そして、入力端子X1への入力信号が変動
したとしても、トランジスタQx1がバッファとなり、ト
ランジスタQaのエミッタ電圧は変動しない。そのため、
入力端子X2,Y2に入力信号が与えられても、トランジス
タQx2のコレクタ・ベース間の寄生容量を介して差動対
トランジスタQX1,QY1より成る差動増幅器の出力信号が
漏れることがなくなる。トランジスタQy1もトランジス
タQx1と同様の働きをし、入力端子Y1への入力信号が変
動した場合、トランジスタQbのエミッタ電圧の変動を防
止する。その結果、トランジスタQY2のコレクタ・ベー
ス間の寄生容量を介して差動対トランジスタQX1,QY1よ
り成る差動増幅器の出力信号が漏れることがなくなる。
トランジスタQx2〜Qxn及びトランジスタQy2〜Qynも上記
トランジスタQx1,Qy1と同様の働きをする。その結果、
出力端子3,4に正確な出力が得られる。
〔発明の効果〕 以上のようにこの発明によれば、ベースが第１の所定
電位に、一方電極が差動対トランジスタにおける対応の
トランジスタの他方電極に各々接続された第１のトラン
ジスタを差動対トランジスタの各トランジスタごとに設
けているので、選択手段によりある差動対トランジスタ
が能動化され、その差動対トランジスタへの入力信号が
変動した場合でも、その差動対トランジスタの他方電極
に接続されている第１のトランジスタの他方電極の電位
は変動しない。その結果、能動化されていない差動対ト
ランジスタに入力信号が与えられても、該差動対トラン
ジスタの寄生容量を介して能動化されている差動対トラ
ンジスタの出力信号が漏れることがなくなり、第1,第２
の出力端子に正確な出力が得られるという効果がある。
電位に、一方電極が差動対トランジスタにおける対応の
トランジスタの他方電極に各々接続された第１のトラン
ジスタを差動対トランジスタの各トランジスタごとに設
けているので、選択手段によりある差動対トランジスタ
が能動化され、その差動対トランジスタへの入力信号が
変動した場合でも、その差動対トランジスタの他方電極
に接続されている第１のトランジスタの他方電極の電位
は変動しない。その結果、能動化されていない差動対ト
ランジスタに入力信号が与えられても、該差動対トラン
ジスタの寄生容量を介して能動化されている差動対トラ
ンジスタの出力信号が漏れることがなくなり、第1,第２
の出力端子に正確な出力が得られるという効果がある。
第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図、第２図は従来の差動増幅回路を示す回路図であ
る。 図において、１は選択手段、２及び６はバイアス端子、
３及び４は出力端子、QX1〜QXn,QY1〜QYn,Qx1〜Qxn,Qy1
〜Qyn,Qa及びQbはNPNトランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
回路図、第２図は従来の差動増幅回路を示す回路図であ
る。 図において、１は選択手段、２及び６はバイアス端子、
３及び４は出力端子、QX1〜QXn,QY1〜QYn,Qx1〜Qxn,Qy1
〜Qyn,Qa及びQbはNPNトランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】ベースに各々入力信号が与えられた複数の
差動対トランジスタと、 前記複数の差動対トランジスタの各々の一方電極共通接
続点に接続され、前記複数の差動対トランジスタのうち
所定のものを選択的に能動化する選択手段と、 前記複数の差動対トランジスタの各トランジスタごとに
設けられ、ベースが第１の所定電位に、一方電極が前記
複数の差動対トランジスタにおける対応のトランジスタ
の他方電極に各々接続された第１のトランジスタより成
るトランジスタ群と、 前記複数の差動対トランジスタの各一方トランジスタに
対応する前記第１のトランジスタに対し共通に設けら
れ、ベースに第２の所定電位が与えられ、一方電極が対
応の前記第１のトランジスタの他方電極に、他方電極が
第１の出力端子に各々接続された第２のトランジスタ
と、 前記複数の差動対トランジスタの各他方トランジスタに
対応する前記第１トランジスタに対し共通に設けられ、
ベースに前記第２の所定電位が与えられ、一方電極が対
応の前記第１のトランジスタの他方電極に、他方電極が
第２の出力端子に各々接続された第３のトランジスタを
備えた差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29868290A JP2845610B2 (ja) | 1990-11-02 | 1990-11-02 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29868290A JP2845610B2 (ja) | 1990-11-02 | 1990-11-02 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170814A JPH04170814A (ja) | 1992-06-18 |
| JP2845610B2 true JP2845610B2 (ja) | 1999-01-13 |
Family
ID=17862918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29868290A Expired - Lifetime JP2845610B2 (ja) | 1990-11-02 | 1990-11-02 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845610B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059115A1 (fr) * | 1999-03-30 | 2000-10-05 | Lucent Technologies Inc. | Diviseur de courant electrique |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352987A (en) * | 1993-07-21 | 1994-10-04 | Elantec, Inc. | Analog multiplexer |
| US6489845B1 (en) | 2000-04-04 | 2002-12-03 | Goodrich Corporation | Multiplexing amplifier |
| CN101828367B (zh) * | 2008-10-08 | 2014-07-02 | 松下电器产业株式会社 | 接收电路、接收系统 |
-
1990
- 1990-11-02 JP JP29868290A patent/JP2845610B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059115A1 (fr) * | 1999-03-30 | 2000-10-05 | Lucent Technologies Inc. | Diviseur de courant electrique |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170814A (ja) | 1992-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845610B2 (ja) | 差動増幅回路 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH0287810A (ja) | 差動増幅回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0115225Y2 (ja) | ||
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS60119110A (ja) | オペアンプ回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH0326670Y2 (ja) | ||
| JPH01305609A (ja) | 出力回路 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPH018027Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6155805B2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH06152257A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081030 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |