JPH01168104A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH01168104A JPH01168104A JP62327914A JP32791487A JPH01168104A JP H01168104 A JPH01168104 A JP H01168104A JP 62327914 A JP62327914 A JP 62327914A JP 32791487 A JP32791487 A JP 32791487A JP H01168104 A JPH01168104 A JP H01168104A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- capacitance
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、カレントミラー回路の改良に関し、特に差
動増幅器などに用いて好適なカレントミラー回路に関す
るものである。
動増幅器などに用いて好適なカレントミラー回路に関す
るものである。
〈従来技術〉
カレントミラー回路は差動増幅器の初段のトランジスタ
の駆動電流を供給する手段として広く用いられている。
の駆動電流を供給する手段として広く用いられている。
この様なカレントミラー回路を第３図に示す、第３図（
Ａ）に示すカレントミラー回路はＰＮＰ）ランジスタＱ
、Ｑ２及び抵抗Ｒ１、Ｒ２から構成され、これらのト
ランジスタのエミッタは抵抗Ｒ１、Ｒ２を介して正電源
Ｖ。
Ａ）に示すカレントミラー回路はＰＮＰ）ランジスタＱ
、Ｑ２及び抵抗Ｒ１、Ｒ２から構成され、これらのト
ランジスタのエミッタは抵抗Ｒ１、Ｒ２を介して正電源
Ｖ。
に接続され、これらのベース及びトランジスタＱ１のコ
レクタは共通接続される。また、トランジスタＱ 、
Ｑ２のコレクタはそれぞれ入力端子１、出力端子２に接
続される。この様な構成では、出力端子２の出力電流は
入力端子１に印加される電圧によって規制される。（Ｂ
）に示すカレントミラー回路はトランジスタＱ１、抵抗
Ｒ１の代わりにダイオードＤ と抵抗Ｒ１を用いたもの
であり、電流源が１つで構成される。なお、トランジス
タＱ２がＰＮＰトランジスタになっているが、基本的な
動作は同じである。
レクタは共通接続される。また、トランジスタＱ 、
Ｑ２のコレクタはそれぞれ入力端子１、出力端子２に接
続される。この様な構成では、出力端子２の出力電流は
入力端子１に印加される電圧によって規制される。（Ｂ
）に示すカレントミラー回路はトランジスタＱ１、抵抗
Ｒ１の代わりにダイオードＤ と抵抗Ｒ１を用いたもの
であり、電流源が１つで構成される。なお、トランジス
タＱ２がＰＮＰトランジスタになっているが、基本的な
動作は同じである。
第４図にこのカレントミラー回路を有する差動増幅器を
示す、第４図において、３は第３図（Ａ）で示したカレ
ントミラー回路であり、その入力端子１はトランジスタ
Ｑ３のコレクタに、出力端子２はトランジスタＱ４のコ
レクタに接続される。
示す、第４図において、３は第３図（Ａ）で示したカレ
ントミラー回路であり、その入力端子１はトランジスタ
Ｑ３のコレクタに、出力端子２はトランジスタＱ４のコ
レクタに接続される。
入力信号はＮＰＮ）ランジスタＱ 、Ｑ のべ一ス
に入力され、それらのエミッタは抵抗７を介して接続さ
れると共に定電流源４．５に接続される。
に入力され、それらのエミッタは抵抗７を介して接続さ
れると共に定電流源４．５に接続される。
６は負荷抵抗であり、トランジスタＱ と′Ｑ４の接続
点及び共通電位点間に接続される。この様な増幅器では
、負荷抵抗６に流れる電流はトランジスタＱ とＱ４の
ベースに印加される電圧差はよって決定されるので、Ｑ
３のベースを非反転入力側Ｑ４のベースを反転入力とす
る差動増幅器が構成される。
点及び共通電位点間に接続される。この様な増幅器では
、負荷抵抗６に流れる電流はトランジスタＱ とＱ４の
ベースに印加される電圧差はよって決定されるので、Ｑ
３のベースを非反転入力側Ｑ４のベースを反転入力とす
る差動増幅器が構成される。
〈発明が解決すべき問題点〉
しかしながら、この様なカレントミラー回路はそれを構
成するトランジスタのコレクタ容量がミラー効果により
増倍されてその入力容量が大きくなるので、これを用い
た増幅器の周波数特性が悪化するという欠点があった。
成するトランジスタのコレクタ容量がミラー効果により
増倍されてその入力容量が大きくなるので、これを用い
た増幅器の周波数特性が悪化するという欠点があった。
すなわち、第４図に示すように、トランジスタＱ２のコ
レクタ容量をＣトランジスタＱ３、Ｑ４のコレクタ容量
をＯｐゝ Ｃ、抵抗Ｒ，Ｒ２の抵抗値をＲｃ、抵抗７のｏｎ
１ 抵抗値をＲｅ、負荷抵抗６の抵抗値をＲ４とすると、こ
れらの容量に対する等価回路は第５図のようになる。す
なわち、トランジスタＱ３のコレクタと共通電位点の間
にＣ＋（１＋２Ｒ４／ＲＣ）Ｏｎ ・Ｃの容量が、ベースと共通電位点との間にｐ （１＋Ｒ／Ｒ，）Ｃｏｏの容量が、トランジスタＱ の
ベースと共通電位点との間に＜１＋２Ｒ。
レクタ容量をＣトランジスタＱ３、Ｑ４のコレクタ容量
をＯｐゝ Ｃ、抵抗Ｒ，Ｒ２の抵抗値をＲｃ、抵抗７のｏｎ
１ 抵抗値をＲｅ、負荷抵抗６の抵抗値をＲ４とすると、こ
れらの容量に対する等価回路は第５図のようになる。す
なわち、トランジスタＱ３のコレクタと共通電位点の間
にＣ＋（１＋２Ｒ４／ＲＣ）Ｏｎ ・Ｃの容量が、ベースと共通電位点との間にｐ （１＋Ｒ／Ｒ，）Ｃｏｏの容量が、トランジスタＱ の
ベースと共通電位点との間に＜１＋２Ｒ。
／Ｒ）Ｃの容量が、負荷抵抗６と並列にＣ８０ｅ
Ｏｎ ＋Ｃｏ−容量が付加されたものと同等になる。特にＰＮ
Ｐトランジスタのコレクタ容量は数ｐＦ以上あるので、
トランジスタＱ３のコレクタに付加される容量の為に非
反転入力側の周波数特性が高周波域で急激に悪化し、差
動増幅器の周波数特性が制限されるという欠点があった
。
Ｏｎ ＋Ｃｏ−容量が付加されたものと同等になる。特にＰＮ
Ｐトランジスタのコレクタ容量は数ｐＦ以上あるので、
トランジスタＱ３のコレクタに付加される容量の為に非
反転入力側の周波数特性が高周波域で急激に悪化し、差
動増幅器の周波数特性が制限されるという欠点があった
。
〈発明の目的〉
この発明の目的は、ミラー効果を軽減して入力容量を減
らすことが出来るカレントミラー回路を提供する事にあ
る。
らすことが出来るカレントミラー回路を提供する事にあ
る。
く問題点を解決する為の手段〉
前記問題点を解決する為に本発明では、入力信号により
その出力電流が決定される電流源を有し、この電流源の
出力電流をトランジスタのエミッタに入力し、かつこの
トランジスタのベースに前記入力信号に比例する電圧を
電圧供給手段により供給するようにしたものである。
その出力電流が決定される電流源を有し、この電流源の
出力電流をトランジスタのエミッタに入力し、かつこの
トランジスタのベースに前記入力信号に比例する電圧を
電圧供給手段により供給するようにしたものである。
〈実施例〉
第１図に本発明に係るカレントミラー回路の一実施例を
示す、第１図において、１０は電流源であり、ＰＮＰト
ランジスタ１０１及び抵抗１０２から構成されている。
示す、第１図において、１０は電流源であり、ＰＮＰト
ランジスタ１０１及び抵抗１０２から構成されている。
抵抗１０２の一端は正電源ＶＣに接続され、他端はトラ
ンジスタ１０１のエミッタに接続される。また、そのベ
ースとコレクタは共通接続され、入力端子１１に接続さ
れる。
ンジスタ１０１のエミッタに接続される。また、そのベ
ースとコレクタは共通接続され、入力端子１１に接続さ
れる。
この入力端子１１は例えば第４図のトランジスタＱ３の
コレクタに接続される。１２は電流源であり、ＰＮＰト
ランジスタ１２１と抵抗１２２から構成されている。抵
抗１２２の一端は正電源ＶＣに、他端はトランジスタ１
２１のエミッタに接続される。また、そのベースはトラ
ンジスタ１０１のベースに接続される。１３はトランジ
スタであり、そのエミッタはトランジスタ１２１のコレ
クタに接続される。またそのコレクタは出力端子１４に
接続される。この出力端子１４は例えば第４図のトラン
ジスタＱ４のコレクタに接続される。
コレクタに接続される。１２は電流源であり、ＰＮＰト
ランジスタ１２１と抵抗１２２から構成されている。抵
抗１２２の一端は正電源ＶＣに、他端はトランジスタ１
２１のエミッタに接続される。また、そのベースはトラ
ンジスタ１０１のベースに接続される。１３はトランジ
スタであり、そのエミッタはトランジスタ１２１のコレ
クタに接続される。またそのコレクタは出力端子１４に
接続される。この出力端子１４は例えば第４図のトラン
ジスタＱ４のコレクタに接続される。
１５は電圧供給手段であり、ＮＰＮトランジスタ１５１
と抵抗１５２から構成されている。トランジスタ１５１
のコレクタは正電源Ｖ、に接続され、またそのエミッタ
は抵抗１５２を介して負電源−ｖ８に接続されている。
と抵抗１５２から構成されている。トランジスタ１５１
のコレクタは正電源Ｖ、に接続され、またそのエミッタ
は抵抗１５２を介して負電源−ｖ８に接続されている。
さらに、そのベースは入か端子１１に接続される。
次に、この実施例の動作を説明する。入力端子１１に印
加された電圧はトランジスタ１２１のベース及び電圧供
給手段１５に供給される。抵抗１５２に流れる電流はト
ランジスタ１５１によって制御され、かつトランジスタ
１５１は入力端子１１に印加される電圧によって制御さ
れるので、電圧供給手段１５の出力は入力端子１１に印
加される電圧に比例する。この電圧供給手段１５の出力
はトランジスタ１３のベースに印加され、かつトランジ
スタ１３のエミッタはトランジスタ１２１のコレクタに
接続されているので、入力端子１１に印加される電圧が
変化してもトランジスタ１２１のベースとコレクタに印
加される電圧の相互関係は変化しない、その為、トラン
ジスタ１２１のコレクタとベース間のコレクタ容量Ｃ２
によるミラー効果はなくなる。この為、このカレントミ
ラー回路の入力容量はトランジスタ１５１のコレクタ容
量Ｃ３に、出力容量はトランジスタ１３のコレクタ容量
Ｃ４に等しくなる。従って、コレクタ容量の大きいＰＮ
Ｐ）−ランジスタであるトランジスタ１２１のコレクタ
容量Ｃ２による影響がなくなるので、入力容量及び出力
容量を小さくする事が出来る。なお、入力容量はトラン
ジスタ１５１のコレクタ容量Ｃ３になるが、トランジス
タ１５１はＮＰＮＩ−ランジスタなので、コレクタ容量
が小さいトランジスタを選択出来る。また、この実施例
ではトランジスタ１０１と１２１のコレクターエミッタ
間電圧が等しくなるので、コレクタの出力抵抗による誤
差も小さくする事が出来る。
加された電圧はトランジスタ１２１のベース及び電圧供
給手段１５に供給される。抵抗１５２に流れる電流はト
ランジスタ１５１によって制御され、かつトランジスタ
１５１は入力端子１１に印加される電圧によって制御さ
れるので、電圧供給手段１５の出力は入力端子１１に印
加される電圧に比例する。この電圧供給手段１５の出力
はトランジスタ１３のベースに印加され、かつトランジ
スタ１３のエミッタはトランジスタ１２１のコレクタに
接続されているので、入力端子１１に印加される電圧が
変化してもトランジスタ１２１のベースとコレクタに印
加される電圧の相互関係は変化しない、その為、トラン
ジスタ１２１のコレクタとベース間のコレクタ容量Ｃ２
によるミラー効果はなくなる。この為、このカレントミ
ラー回路の入力容量はトランジスタ１５１のコレクタ容
量Ｃ３に、出力容量はトランジスタ１３のコレクタ容量
Ｃ４に等しくなる。従って、コレクタ容量の大きいＰＮ
Ｐ）−ランジスタであるトランジスタ１２１のコレクタ
容量Ｃ２による影響がなくなるので、入力容量及び出力
容量を小さくする事が出来る。なお、入力容量はトラン
ジスタ１５１のコレクタ容量Ｃ３になるが、トランジス
タ１５１はＮＰＮＩ−ランジスタなので、コレクタ容量
が小さいトランジスタを選択出来る。また、この実施例
ではトランジスタ１０１と１２１のコレクターエミッタ
間電圧が等しくなるので、コレクタの出力抵抗による誤
差も小さくする事が出来る。
第２図に本発明の他の実施例を示す、この実施例は２つ
の＠流源を構成するトランジスタとしてＮＰＮトランジ
スタを用いた例である。第２図において、２０は電流源
であり、ＮＰＮトランジスタ２０１及び抵抗２０２から
構成されている。トランジスタ２０１のエミッタは抵抗
２０２を介して負電源−Ｖｏに接続され、そのベースと
コレクタは共通接続される。また、そのコレクタはダイ
オードとコンデンサからなるバイアス回路２０３を介し
て入力端子１１に接続される。２１は電流源であり、Ｎ
ＰＮ）ランジスタ２１１及び抵抗２１２から構成される
。トランジスタ２１１のエミッタは抵抗２１２を介して
負電源−Ｖｏに接続され、そのベースはトランジスタ２
０１のベースと共通接続される。２２は電圧供給手段で
あり、ＮＰＮ）ランジスタ２２１と抵抗２２２から構成
される。トランジスタ２２１のエミッタは抵抗２２２を
介して負電源−Ｖ。に接続され、そのベースは入力端子
１１に接続される。また、そのコレクタは正電源■ に
接続される。２３はＮＰＮトランジスタであり、そのエ
ミ・ｙりはトランジスタ２１１のコレクタに、ベースは
トランジスタ２２１のエミッタに、コレクタは出力端子
１４に接続される。この実施例でも、電圧供給手段２２
によってトランジスタ２１１のコレクタにはそのベース
に印加される電圧と略同じ電圧が印加されるために、そ
のコレクタ容量によるミラー効果がなくなるので、出力
容量を小さくする事ができる。
の＠流源を構成するトランジスタとしてＮＰＮトランジ
スタを用いた例である。第２図において、２０は電流源
であり、ＮＰＮトランジスタ２０１及び抵抗２０２から
構成されている。トランジスタ２０１のエミッタは抵抗
２０２を介して負電源−Ｖｏに接続され、そのベースと
コレクタは共通接続される。また、そのコレクタはダイ
オードとコンデンサからなるバイアス回路２０３を介し
て入力端子１１に接続される。２１は電流源であり、Ｎ
ＰＮ）ランジスタ２１１及び抵抗２１２から構成される
。トランジスタ２１１のエミッタは抵抗２１２を介して
負電源−Ｖｏに接続され、そのベースはトランジスタ２
０１のベースと共通接続される。２２は電圧供給手段で
あり、ＮＰＮ）ランジスタ２２１と抵抗２２２から構成
される。トランジスタ２２１のエミッタは抵抗２２２を
介して負電源−Ｖ。に接続され、そのベースは入力端子
１１に接続される。また、そのコレクタは正電源■ に
接続される。２３はＮＰＮトランジスタであり、そのエ
ミ・ｙりはトランジスタ２１１のコレクタに、ベースは
トランジスタ２２１のエミッタに、コレクタは出力端子
１４に接続される。この実施例でも、電圧供給手段２２
によってトランジスタ２１１のコレクタにはそのベース
に印加される電圧と略同じ電圧が印加されるために、そ
のコレクタ容量によるミラー効果がなくなるので、出力
容量を小さくする事ができる。
なお、これらの実施例では２つの電流源でカレントミラ
ー回路を構成したが、第３図（Ｂ）のように入力端子１
１側の’Ｘ Ｋ源１０．２０の代わりにダイオードと抵
抗を用いて構成してもよい。
ー回路を構成したが、第３図（Ｂ）のように入力端子１
１側の’Ｘ Ｋ源１０．２０の代わりにダイオードと抵
抗を用いて構成してもよい。
〈発明の効果〉
以上、実施例に基づいて具体的に説明したように、この
発明では入力信号によって出力電流が決定される電流源
の出力電流をトランジスタのエミッタに供給し、またこ
のトランジスタのベースに前記入力信号に比例する電圧
を電圧供給手段により供給するようにした。その為、電
流源を構成する１〜ランジスタのコレクタ容ｌによるミ
ラー効果がなくなり、出力容量を小さくできる。従って
、このカレントミラー回路を差動増幅器に使用すると寄
生容量が小さくなり、周波数特性をよくする事ができる
という効果がある。
発明では入力信号によって出力電流が決定される電流源
の出力電流をトランジスタのエミッタに供給し、またこ
のトランジスタのベースに前記入力信号に比例する電圧
を電圧供給手段により供給するようにした。その為、電
流源を構成する１〜ランジスタのコレクタ容ｌによるミ
ラー効果がなくなり、出力容量を小さくできる。従って
、このカレントミラー回路を差動増幅器に使用すると寄
生容量が小さくなり、周波数特性をよくする事ができる
という効果がある。
第１図は本発明に係るカレントミラー回路の一実施例を
示す構成図、第２図は本発明の他の実施例を示す構成図
、第３図は従来のカレントミラー回路の構成図、第４図
は差動増幅器に応用した例を示す構成図、第５図はその
等価回路である。 １０．１２．２０．２１・・・電流源、１１・・・入力
端子、１３．２３・・・トランジスタ、１４・・・出力
端子、１５．２２・・・電圧供給手段。 沫
示す構成図、第２図は本発明の他の実施例を示す構成図
、第３図は従来のカレントミラー回路の構成図、第４図
は差動増幅器に応用した例を示す構成図、第５図はその
等価回路である。 １０．１２．２０．２１・・・電流源、１１・・・入力
端子、１３．２３・・・トランジスタ、１４・・・出力
端子、１５．２２・・・電圧供給手段。 沫
Claims (1)
- 入力信号によりその出力電流が決定される電流源と、こ
の電流源の出力電流がそのエミッタに入力されるトラン
ジスタと、このトランジスタのベースに前記入力信号に
比例する電圧を供給する電圧供給手段とを有する事を特
徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327914A JPH01168104A (ja) | 1987-12-24 | 1987-12-24 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327914A JPH01168104A (ja) | 1987-12-24 | 1987-12-24 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01168104A true JPH01168104A (ja) | 1989-07-03 |
Family
ID=18204407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62327914A Pending JPH01168104A (ja) | 1987-12-24 | 1987-12-24 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01168104A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630103A2 (en) * | 1993-06-17 | 1994-12-21 | Sony Corporation | Emitterfollower circuit and analog to digital converter using such circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541067A (en) * | 1978-09-19 | 1980-03-22 | Toshiba Corp | Transistor circuit |
| JPS55107312A (en) * | 1979-02-13 | 1980-08-18 | Toshiba Corp | Current mirror circuit |
-
1987
- 1987-12-24 JP JP62327914A patent/JPH01168104A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541067A (en) * | 1978-09-19 | 1980-03-22 | Toshiba Corp | Transistor circuit |
| JPS55107312A (en) * | 1979-02-13 | 1980-08-18 | Toshiba Corp | Current mirror circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630103A2 (en) * | 1993-06-17 | 1994-12-21 | Sony Corporation | Emitterfollower circuit and analog to digital converter using such circuit |
| EP0630103A3 (en) * | 1993-06-17 | 1996-03-20 | Sony Corp | Transmitter-follower circuit and analog-digital converter using such a circuit. |
| US5548287A (en) * | 1993-06-17 | 1996-08-20 | Sony Corporation | Analog to digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0365715A (ja) | 定電流回路 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| KR0161364B1 (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| JPH0720960A (ja) | 電流発生装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPS63117504A (ja) | トランジスタ差動増幅回路 | |
| JPH0328580Y2 (ja) | ||
| JPH0474007A (ja) | バッファ増幅器 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JPH0449701Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6155805B2 (ja) | ||
| JPS6133007A (ja) | 利得制御回路 | |
| JPS604613B2 (ja) | 差動増幅器 |