RU94029890A

RU94029890A - Комбинация детектора и частотноизбирательного фильтра

Info

Publication number: RU94029890A
Application number: RU94029890/09A
Authority: RU
Inventors: Рудольф Харфорд Джек
Original assignee: Самсунг Электроникс Ко., Лтд.
Priority date: 1993-06-24
Filing date: 1993-10-30
Publication date: 1997-12-20

Claims

1. Комбинация (первого) детектора и частотно-избирательного фильтра принимающего входной сигнал от первого детектора, в сочетании с монолитной интегральной схемой, отличающаяся тем, что монолитная интегральная схема включает второй детектор для приема уравновешенных напряжений входного сигнала, наложенных на соответствующие потенциалы смещения цепи непосредственной связи; непосредственно связанное покаскадное соединение каскадов усилителя для усиления входного сигнала от частотно-избирательного фильтра, тем самым обеспечивая второй детектор уравновешенными напряжениями входного сигнала, наложенными на соответствующие потенциалы смещения цепи непосредственной связи; первый, второй и третий дифференциальные усилители с эмиттерными связями, включенные по порядку их нумерации в непосредственно связанное покаскадное соединение усилительных каскадов, каждый из каскадов которого имеет соответствующую пару входных клемм и соответствующую пару выходных клемм, причем выходной сигнал частотно-избирательного фильтра появляется между входными клеммами первого транзистора усилителя с общим коллектором; схемы автоматического регулирования усиления для управления соответственно коэффициентами усиления первого и второго дифференциальных усилителей со связанными эмиттерными связями транзисторов; дифференциальную низкочастотную схему фильтра для уравновешенных напряжений входного сигнала, наложенных на соответствующие потенциалы смещения цепи непосредственной связи, поступаемых от соответствующей пары выходных клемм третьего дифференциального усилителя на транзисторах со связанными эмиттерами для формирования сигнала обратной связи по постоянному току, и устройство, объединяющее уравновешенные сигналы обратной связи по постоянному току с уравновешенными выходными сигналами от соответствующей пары выходных клемм первого дифференциального усилителя со связанными эмиттерами транзисторов для соединения с соответствующей парой входных клемм второго дифференциального усилителя со связанными эмиттерами транзисторов.

2. Комбинация по п. 1, отличающаяся тем, что вторым детектором является видеодетектор.

3. Комбинация по п. 1, отличающаяся тем, что вторым детектором является преобразователь с понижением частоты, за которым следует полосовой фильтр для пропуска необходимого результата преобразования с понижением из числа составляющих телевизионное изображение.

4. Комбинация по п. 3, отличающаяся тем, что включает устройство для детектирования информационного сигнала, заключенного в необходимом результате преобразования с понижением.

5. Комбинация по п. 4, отличающаяся тем, что устройство для детектирования информации, заключенной в необходимом результате преобразования с понижением включает схему для детектирования изменения по частоте необходимого результата преобразования с понижением.

6. Комбинация по п. 1, отличающаяся тем, что устройство, объединяющее уравновешенные сигналы обратной связи по постоянному току с уравновешенными входными сигналами от соответствующей пары входных клемм первого дифференциального усилителя со связанными эмиттерами транзисторов, для соединения с соответствующей парой входных клемм второго дифференциального усилителя со связанными эмиттерами транзисторов включает четвертый дифференциальный усилитель со связанными эмиттерами транзисторов, имеющий соответствующую пару выходных клемм, соответственно соединенных с соответствующей парой входных клемм второго дифференциального усилителя со связанными эмиттерами транзисторов, и имеющий соответствующую пару входных клемм; четырехполюсный низкочастотный фильтр, имеющий соответствующую пару входных клемм, к которым подсоединена соответствующая пара выходных клемм третьего дифференциального усилителя со связанными эмиттерами транзисторов, и имеющий соответствующую пару выходных клемм, и цепь для подачи разности потенциалов, действующих на выходных клеммах низкочастотного фильтра, на входные клеммы четвертого дифференциального усилителя со связанными эмиттерами транзисторов.

7. Комбинация по п. 6, отличающаяся тем, что четырехполюсный низкочастотный фильтр включает первое и второе сопротивление одинакового номинала, причем каждое из них имеет соответственно один вывод, к которому подсоединена соответственно одна из пары выходных клемм третьего дифференциального усилителя со связанными эмиттерами транзисторов, и соответственно второй вывод, подсоединенный соответственно к одной из выходных клемм низкочастотного фильтра, и емкости, имеющие первую и вторую обкладки соответственно, соединенные с соответствующими выходными клеммами низкочастотного фильтра.

8. Комбинация по п. 7, отличающаяся тем, что цепи для подачи разности потенциалов, действующих на выходных клеммах низкочастотного фильтра, на входные клеммы второго дифференциального усилителя со связанными эмиттерами транзисторов, включают первый и второй транзисторы, включенные по схеме усилителя с общим коллектором, имеющие соответственно базовые электроды, к которым подсоединена соответственно пара выходных клемм низкочастотного фильтра, и имеющие соответственно эмиттерные электроды, подсоединенные соответственно к паре входных клемм четвертого дифференциального усилителя со связанными эмиттерами транзисторов.

9. Комбинация по п. 6, отличающаяся тем, что цепи для подачи разности потенциалов, действующих на выходных клеммах низкочастотного фильтра, на входные клеммы второго дифференциального усилителя со связанными эмиттерами транзисторов, включают первый и второй транзисторы, включенные по схеме усилителя с общим коллектором, имеющие соответственно базовые электроды, к которым подсоединена соответственно пара выходных клемм низкочастотного фильтра, и имеющие соответственно эмиттерные электроды, подсоединенные соответственно к паре входных клемм четвертого дифференциального усилителя со связанными эмиттерами транзисторов.

10. Комбинация первого детектора и частотно-избирательного фильтра, принимающего входной сигнал от первого детектора, в сочетании с монолитной интегральной схемой, отличающаяся тем, что монолитная интегральная схема включает: второй детектор для приема уравновешенных напряжений входного сигнала, наложенных на соответствующие потенциалы смещения цепи непосредственной связи; непосредственно связанное покаскадное соединение каскадов усилителя для усиления входного сигнала от частотно-избирательного фильтра, тем самым обеспечивая второй детектор уравновешенными напряжениями входного сигнала, наложенными на соответствующие потенциалы смещения цепи непосредственной связи; первый, второй и третий дифференциальные усилители с эмиттерными связями, включенные по порядку их нумерации в непосредственно связанное покаскадное соединение усилительных каскадов, каждый из каскадов которого имеет соответствующую пару входных клемм и соответствующую пару выходных клемм, причем выходной сигнал частотно-избирательного фильтра появляется между входными клеммами первого транзистора усилителя с общим коллектором; первый и второй транзисторы, включенные по схеме усилителя по схеме усилителя с общим коллектором, включенные в непосредственно связанное покаскадное соединение каскадов усилителя, имеющие соответственно базовые электроды, к которым соответственно подсоединены пары выходных клемм первого дифференциального усилителя со связанными эмиттерами транзисторов, и имеющие соответственно эмиттерные электроды, подсоединенные соответственно к паре входных клемм второго дифференциального усилителя со связанными эмиттерами транзисторов; схемы автоматического регулирования усиления для управления соответственно коэффициентами усиления первого и второго дифференциальных усилителей со связанными эмиттерными связями транзисторов и дифференциальную низкочастотную схему фильтрации уравновешенных напряжений входного сигнала, наложенных на соответствующие потенциалы смещения цепи непосредственной связи, поступаемых от соответствующей пары выходных клемм третьего дифференциального усилителя на транзисторах со связанными эмиттерами для формирования уравновешенных сигналов обратной связи тока цепи непосредственной связи, приложенных к эмиттерным электродам первого и второго транзисторов усилителей по схеме с общим коллектором.

11. Комбинация по п. 9, отличающаяся тем, что вторым детектором является видеодетектор.

12. Комбинация по п. 10, отличающаяся тем, что вторым детектором является преобразователь с понижением частоты, за которым следует полосовой фильтр для пропуска необходимого результата преобразования с понижением из числа составляющих телевизионное изображение.

13. Комбинация по п. 12, отличающаяся тем, что включает устройство для детектирования информационного сигнала, заключенного в необходимом результате преобразования с понижением.

14. Комбинация по п. 13, отличающаяся тем, что устройство для детектирования информации, заключенной в необходимом результате преобразования с понижением включает схему для детектирования изменения по частоте необходимого результата преобразования с понижением.

15. Комбинация по п. 10, отличающаяся тем, что дифференциальная низкочастотная фильтрация уравновешенных напряжений входного сигнала, наложенных на соответствующие потенциалы смещения цепи непосредственной связи, поступаемые от соответствующей пары выходных клемм третьего дифференциального усилителя со связанными эмиттерами транзисторов, включает четвертый дифференциальный усилитель со связанными эмиттерами транзисторов, имеющий соответствующую пару входных клемм и имеющий соответствующую пару выходных клемм, соответственно подсоединенных к эмиттерному электроду первого транзистора усилителя с общим коллектором и эмиттерным электродом второго транзистора усилителя с общим коллектором, для передачи уравновешенных сигналов тока обратной связи цепи непосредственной связи к эмиттерным электродам первого и второго транзисторов усилителей с общим коллектором; четырехполюсный низкочастотный фильтр, имеющий соответствующую пару входных клемм, к которым подсоединена соответствующая пара выходных клемм третьего дифференциального усилителя со связанными эмиттерами транзисторов, и имеющий соответствующую пару выходных клемм и цепь для подачи разности потенциалов, действующих на выходных клеммах низкочастотного фильтра, на входные клеммы четвертого дифференциального усилителя со связанными эмиттерами транзисторов.

16. Комбинация по п. 10, отличающаяся тем, что четырехполюсный низкочастотный фильтр включает первое и второе сопротивления одинакового номинала, причем каждое из них имеет соответственно один вывод, к которому подсоединена соответственно одна из пары выходных клемм третьего дифференциального усилителя со связанными эмиттерами транзисторов, и соответственно второй вывод, подсоединенный соответственно к одной из выходных клемм низкочастотного фильтра, и емкости, имеющие первую и вторую обкладки соответственно, соединенные с соответствующими выходными клеммами низкочастотного фильтра.

17. Комбинация по п. 16, отличающаяся тем, что цепь для подачи разности потенциалов, действующих на выходных клеммах низкочастотного фильтра, на входные клеммы второго дифференциального усилителя со связанными эмиттерами транзисторов охватывает третий и четвертый транзисторы, включенные по схеме усилителя с общим коллектором, имеющие соответственно базовые электроды, к которым подсоединена соответственно пара входных клемм низкочастотного фильтра, и имеющие соответственно эмиттерные электроды, подсоединенные соответственно к паре входных клемм четвертого дифференциального усилителя со связанными эмиттерами транзисторов.

18. Комбинация по п. 15, отличающаяся тем, что цепь для подачи разности потенциалов, действующих на выходных клеммах низкочастотного фильтра, на входные клеммы второго дифференциального усилителя со связанными эмиттерами транзисторов охватывает третий и четвертый транзисторы, включенные по схеме усилителя с общим коллектором, имеющие соответственно базовые электроды, к которым подсоединена соответственно пара входных клемм низкочастотного фильтра, и имеющие соответственно эмиттерные электроды, подсоединенные соответственно к паре входных клемм четвертого дифференциального усилителя со связанными эмиттерами транзисторов.