JP2006511179A - スイッチおよびスイッチ制御方法 - Google Patents
スイッチおよびスイッチ制御方法 Download PDFInfo
- Publication number
- JP2006511179A JP2006511179A JP2005509960A JP2005509960A JP2006511179A JP 2006511179 A JP2006511179 A JP 2006511179A JP 2005509960 A JP2005509960 A JP 2005509960A JP 2005509960 A JP2005509960 A JP 2005509960A JP 2006511179 A JP2006511179 A JP 2006511179A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- series
- port
- shunt
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
Abstract
互いに逆の論理状態を必要とするシリーズFETおよびシャントFETを含み、1つの制御信号で駆動可能であるスイッチおよびその制御方法を提供する。
【解決手段】
少なくとも1つのシリーズFET42のチャネルを含む1つの信号経路51によって相互に結合される、少なくとも2つの信号ポート12,14と、シャントFET46のチャネルを含み、グラウンドに結合される1つのシャント経路とを備えるスイッチにおいて、前記シリーズFET42のゲートおよびシャントFET46のドレイン−ソース間に、1つの制御電圧Vを印加する。
Description
このようなFETスイッチの利点は、ゲートへの制御電圧の印加に伴う電流が非常に小さく、スイッチ動作のための電力消費が少ないことである。また、例えば、2つ(またはそれ以上)のポート間に用いられるスイッチのように、ポート間の分離度(アイソレーション)を高めるため、シャント(分流)経路を介して複数のスイッチが組み合わされることもある。
このスイッチ10は、第1信号ポート12がシリーズFET16を介して第2信号ポートに結合されるように構成されている。すなわち、FET16は、2つのポート(RF1,RF2)間に、シリーズ(直列)経路を形成する。シリーズFET16は、ソース、ドレインおよびゲートを備えている。シリーズFET16は、ソースがシリーズキャパシタ18を介して第1ポート12に結合され、ドレインがシリーズキャパシタ20を介して第2ポート14に結合される。シリーズFET16のゲートには、抵抗22を介して制御電圧Vが印加される。
シャントFET24は、ソース、ドレインおよびゲートを備えている。シャントFET24のソースは、キャパシタ26を介して接地基準電位(以下、単にグラウンドまたは接地ともいう。)に結合される。シャントFET24のドレインは、シリーズFET16のドレインに接続される。シャントFET24のゲートには、抵抗28を介して制御電圧V’ が印加される。このシャントFET24は、スイッチ10がオフ状態にあるときに、2つのポート間の分離度を高めるための、シャント経路を形成する。シリーズFET16のVgsがVp以下にバイアスされてチャネルがオフ状態にあるとき、2つの信号ポート間に作り出される高インピーダンス状態は、シリーズFET16の接合容量に支配される。ここで、シャントFET24のVgsがV’から|Vp|を超える電圧にされると、シャントFET24は、グラウンドへの低インピーダンス経路を形成する。すなわち、シリーズFET16だけでも2つの信号ポート間を分離できるが、シャントFET24によって形成されるグラウンドへの低インピーダンス経路は分離度をさらに高めるのである。
このスイッチ10’は、基本構成が図1に示したものと同様であるが、シリーズFETが多段に接続された、いわゆるマルチゲート構成にされている点が異なる。すなわち、第2のシリーズFET30をさらに備えている点が異なっている。第2のシリーズFET30は、ドレイン、ソースおよびゲートを備えている。このFET30のゲートにも、抵抗32を介して制御電圧Vが印加される。
本発明は、このような問題を解決しようとするものであり、一つの制御(バイアス)電圧によって駆動することができるスイッチ素子、および、一つの制御電圧によってスイッチ素子を制御する方法を提供することを目的とする。
請求項1に係るスイッチは、集積回路に形成された、少なくとも1つのシリーズFETのチャネルを含む1つの信号経路によって相互に結合される、少なくとも2つの信号ポートと、シャントFETのチャネルを含み、グラウンドに結合される1つのシャント経路とを備え、前記シリーズFETのゲートおよび前記シャントFETのドレイン−ソース間に、1つの制御電圧が印加されることを特徴とする。
図3は、本発明に係るスイッチの第1の実施形態を示す。このスイッチ40は、電流経路と制御電極を有するスイッチングトランジスタ42を含んで構成されている。ここでは、スイッチングトランジスタ42が、ソース、ドレインおよびゲートを備えるシリーズFET42とされている。シリーズFET42のソースは、信号経路51およびシリーズキャパシタ13を介して第1信号ポート12(RF1)に結合される。シリーズFET42のドレインは、阻止(ブロッキング)キャパシタ21を介して第2信号ポート14(RF2)に結合される。シリーズFET42のゲート(制御電極)には、抵抗44を介して制御(バイアス)電圧Vが印加される。
シャントトランジスタ46は、シリーズFET42のゲート(制御電極)をグラウンドに接続する、スイッチング可能な経路を形成する。ここではシャントトランジスタ46が、ドレイン、ソースおよびゲートを備えるシャントFET46とされている。シャントFET46のドレインは、シリーズFET42のゲートに結合される。シャントFET46のソースは、キャパシタ48を介してグラウンドに結合される。シャントFET46のゲートは、抵抗50を介してグラウンドに接続される。
また、バイアス電圧V(V>|Vp|)が、Vhi以下にされると(例えば、Vhiにされると)、シリーズFET42はオンになる。これと同時に、シャントFET46は、バイアス電圧Vが|Vp|を超えていればオフになる(Vgs =0−V<Vp ならばシャントFETがオフになる)。
このような構成によれば、同じ制御信号によって、スイッチのシリーズ素子およびシャント素子の両方を同時に駆動することができる。すなわち、共通の論理信号によって、各素子に互いに反対のスイッチング動作を行わせることができるのである。
図6は、正帰還キャパシタ60(Cff/Csh)がシャント経路に接続された、本発明に係るスイッチの第4の実施形態を示す。この実施形態は、集積回路として具体化する場合にダイや周辺装置を大きくすることなく、相対的に低い制御電圧を用いることができるようにするために、シリーズFET59が追加されたものである。
図7は、図6に示したスイッチの構成を、複数のシリーズFETのオフ状態におけるゲート−ソース間およびゲート−ドレイン間の接合容量をキャパシタによって表示したものである。この図7から、正帰還キャパシタ(Cff/Csh)60が、シャント経路への直流阻止、高分離度のための低インピーダンス経路形成,および許容電力向上のための等価正帰還キャパシタといった多くの役割を同時に果たしていることが分かる。なお、他の実施形態において、これらの役割のいずれかが要求されない場合には、適宜修正されることは当然である。
12 第1の(RF)信号ポート
14 第2の(RF)信号ポート
16 シリーズFET
18,20,26,48 キャパシタ
22,28,32,50 抵抗
24,46 シャントFET
30 第2のシリーズFET
51 信号経路
Claims (23)
- 集積回路に形成された、
少なくとも1つのシリーズFETのチャネルを含む1つの信号経路によって相互に結合される、少なくとも2つの信号ポートと、
シャントFETのチャネルを含み、グラウンドに結合される1つのシャント経路と
を備え、
前記シリーズFETのゲートおよび前記シャントFETのドレイン−ソース間に、1つの制御電圧が印加される
ことを特徴とするスイッチ。 - 集積回路スイッチにおいて、第1ポートおよび第2ポートの間の信号経路に設けられたシリーズスイッチ、および、グラウンドに結合するシャント経路に設けられたシャントスイッチの両方を、共通の論理信号を用いて駆動することにより、前記第1ポートを前記第2ポートに選択的に接続する
ことを特徴とするスイッチ制御方法。 - 第1ポートを第2ポートに結合するためのスイッチであって、
制御信号入力部と、
前記第1ポートと前記第2ポートの間にシリーズに接続され、前記制御信号入力部に接続されるゲートを有する、少なくとも1つのシリーズFETと、
1つのシャントFETを含む前記シャント経路と
を備え、
前記シャントFETが、前記制御信号入力部および前記少なくとも1つのシリーズFETのゲートに結合される、ドレインおよびソースを有し、
前記少なくとも1つのシリーズFETおよび前記シャントFETの両方に、1つの制御信号が、前記制御信号入力部を介して印加され、
前記少なくとも1つのシリーズFETをオンにすると共に前記シャントFETをオフにし、またはこれと逆に、前記シリーズFETをオフにすると共に前記シャントFETをオンにする
ことを特徴とするスイッチ。 - 前記シャントFETが、前記シリーズFETのゲートに直接に結合されたドレインと、グラウンドに容量結合されたソースと、前記シャントFETのゲートが制御信号に対するグラウンドに抵抗結合されたゲートとを有することを特徴とする請求項3記載のスイッチ。
- 前記信号経路に、少なくとも1つまたは複数の、第2のシリーズFETをさらに備え、
全ての前記シリーズFETのゲートが前記制御信号入力部に結合されることを特徴とする請求項3記載のスイッチ。 - 第1ポートを第2ポートに結合するためのスイッチであって、
制御信号入力部と、
第1ポートと第2ポートの間にシリーズに接続され、前記制御信号入力部に接続されるゲートを有する、1つのシリーズFETと、
前記制御信号入力部および前記シリーズFETのゲートに結合され、前記第1ポートおよび前記第2ポート間の分離度を高め、および、前記スイッチの高調波を阻止する、分離・高調波阻止手段と
を備え、
前記制御信号入力部を介して前記シリーズFETおよび前記分離・高調波阻止手段の両方に入力される1つの制御信号が、前記シリーズFETをオンにすると共に前記分離・高調波阻止手段をオフにし、またはこれと逆に、前記シリーズFETをオフにすると共に前記分離・高調波阻止手段をオンにする
ことを特徴とするスイッチ。 - 前記分離・高調波阻止手段は、1つのシャントFETを有する1つのシャント経路を含み、
前記1つのシャントFETは、前記制御信号入力部および前記シリーズFETのゲートの両方に結合されるドレインを有し、
前記制御信号入力部を介して前記シリーズFETおよび前記シャントFETに印加される、1つの制御信号が、前記シリーズFETをオンにすると共に前記シャントFETをオフにし、またはこれと逆に、前記シリーズFETをオフにすると共に前記シャントFETをオンにし、
前記高調波阻止手段が別に正帰還キャパシタを有しないことを特徴とする請求項6記載のスイッチ。 - シリーズFETおよびシャントFETを含むスイッチを介して、第1ポートを第2のポートに結合し、および、前記第1ポートを前記第2ポートから分離する、スイッチ制御方法であって、
前記シリーズFETのゲート−ソース間にそのピンチオフ電圧より低いバイアス電圧を印加してオフ状態にし、かつ、シャントFETのゲート−ソース間にそのピンチオフ電圧より高いバイアス電圧を印加してオン状態にすることにより、1つの制御信号を用いて前記第1ポートを前記第2ポートから分離するステップと、
前記シリーズFETのゲート−ソース間にそのピンチオフ電圧より高いバイアス電圧を印加してオン状態にし、かつ、シャントFETのゲート−ソース間にそのピンチオフ電圧より低いバイアス電圧を印加してオフ状態にすることにより、1つの制御信号を用いて前記第1ポートを前記第2ポートに結合するステップと
を有することを特徴とするスイッチ制御方法。 - 第1RFポートを第2RFポートに選択的に接続し、または、前記第1RFポートを前記第2RFポートから分離する、集積回路であって、
前記第1RFポートと前記第のRFポートを接続する1つの信号経路と、
1つの信号経路および1つの制御電極を有し、前記制御電極への、第1の制御電圧の印加によって信号の通過を許し、第2の制御電圧の印加によって前記信号経路を高インピーダンスにする、少なくとも1つのスイッチングトランジスタと、
第1端が前記の少なくとも1つのシリーズスイッチングトランジスタの電極(ゲート)に結合され、第2端が低信号インピーダンスを通してグラウンドに結合される、1つの分岐信号経路を有する、1つのシャントトランジスタと
を備え
前記シリーズトランジスタ信号経路が導通状態であるときに、前記第1の制御電圧を、前記シリーズトランジスタの制御電極(ゲート)と、前記シャントトランジスタのドレインおよび/またはソースとに、同時に印加することによって、前記シャントトランジスタを有する分岐信号経路を実質的に非導通にし、および、
前記シリーズトランジスタ経路が同時に非導電性状態であるときに、前記第2の制御電圧を、前記シャントトランジスタと、前記シリーズトランジスタの制御電極(ゲート)にも印加して、シャントトランジスタの信号経路を導電性にするインピーダンス制御により、前記第1のRFポートと前記第2のRFポートとの分離を強化する
ことを特徴とする集積回路。 - 前記少なくとも1つのスイッチングトランジスタがFETであることを特徴とする請求項9記載の集積回路。
- 前記少なくとも1つのスイッチングトランジスタが、絶縁ゲート型FETであることを特徴とする請求項9記載の集積回路。
- 前記少なくとも1つのスイッチングトランジスタの信号経路が、第1RFポートに結合する第1端から前記第2RFポートに結合する第2端まで延び、前記少なくとも1つのスイッチングトランジスタの制御電極がゲートであり、前記正帰還キャパシタが前記第1端から前記ゲートに結合されることを特徴とする請求項10記載の集積回路。
- 前記シャントトランジスタが、FETであることを特徴とする請求項9記載の集積回路。
- 前記シャントトランジスタが、絶縁ゲート型FETであることを特徴とする請求項13記載の集積回路。
- 前記シャントトランジスタのドレインは、前記少なくとも1つのスイッチングトランジスタの制御電極に結合し、前記第1の制御電圧および第2の制御電圧が前記ドレインに印加されることを特徴とする請求項14記載の集積回路。
- 前記シャントトランジスタのソースが、前記シリーズトランジスタのゲートに抵抗を介して結合されることを特徴とする請求項14記載の集積回路。
- 前記シャントトランジスタのソースが、前記第1の制御電圧および第2の制御電圧が入力される1つの制御電圧入力部に結合することを特徴とする請求項14記載の集積回路
- 前記シャントトランジスタの信号経路は、シャントキャパシタを通して信号グラウンドに結合されることを特徴とする請求項9記載の集積回路。
- 動作電圧入力部が、前記信号経路に結合され、前記シリーズトランジスタと前記制御入力部との電位差を与えることを特徴とする請求項9記載の集積回路。
- 前記複数のスイッチングトランジスタの電流経路を含む信号経路、前記第1の制御電圧または第2の制御信号が共通に入力される、前記各スイッチングトランジスタの制御電極をさらに備えることを特徴とする請求項9記載の集積回路。
- 前記複数のスイッチングトランジスタは、
いずれもゲートに前記第1の制御電圧および第2の制御電圧が入力される、一端が第1RFポートに結合する1つの信号経路を有する第1のシリーズFET、および、一端が第2RFポートに結合する信号経路を有する第2のシリーズFETと、
前記信号経路端および前記第1のシリーズ電界効果トランジスタの間に結合される、前記正帰還キャパシタと を含み、
前記シャントトランジスタは、
第1端が前記第2のシリーズFETのゲートに結合され、第2端がシャントキャパシタを通してグラウンドに結合される、信号経路を有するFETから構成され、
前記第2のシリーズ電界効果トランジスタと共に第2の正帰還キャパシタとして作用する
ことを特徴とする請求項9記載の集積回路。 - 前記第1のシリーズFETと、前記第2のまたは複数のシリーズFETとが、同じ制御電圧を用いることを特徴とする請求項21記載の集積回路。
- 前記第1FRポートと前記シリーズスイッチングトランジスタの間に、多段のシリーズFETが、シリーズに配置されることを特徴とする請求項9記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US43436502P | 2002-12-17 | 2002-12-17 | |
US10/648,022 US7250804B2 (en) | 2002-12-17 | 2003-08-26 | Series/shunt switch and method of control |
PCT/US2003/039955 WO2004059842A1 (en) | 2002-12-17 | 2003-12-16 | Series/shunt switch and method of operation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006511179A true JP2006511179A (ja) | 2006-03-30 |
Family
ID=32511748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005509960A Ceased JP2006511179A (ja) | 2002-12-17 | 2003-12-16 | スイッチおよびスイッチ制御方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7250804B2 (ja) |
EP (1) | EP1573918A1 (ja) |
JP (1) | JP2006511179A (ja) |
AU (1) | AU2003299635A1 (ja) |
WO (1) | WO2004059842A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129583A1 (ja) * | 2006-05-10 | 2007-11-15 | Advantest Corporation | スイッチ回路、フィルタ回路及び試験装置 |
WO2017083596A1 (en) * | 2015-11-13 | 2017-05-18 | Skyworks Solutions, Inc. | Integrated switch-filter network |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9026070B2 (en) | 2003-12-18 | 2015-05-05 | Qualcomm Incorporated | Low-power wireless diversity receiver with multiple receive paths |
US20050184407A1 (en) * | 2004-02-20 | 2005-08-25 | Takahiro Korenari | Transistor circuit, thin film transistor circuit and display device |
US7528728B2 (en) * | 2004-03-29 | 2009-05-05 | Impinj Inc. | Circuits for RFID tags with multiple non-independently driven RF ports |
US7667589B2 (en) * | 2004-03-29 | 2010-02-23 | Impinj, Inc. | RFID tag uncoupling one of its antenna ports and methods |
US7423539B2 (en) | 2004-03-31 | 2008-09-09 | Impinj, Inc. | RFID tags combining signals received from multiple RF ports |
US9172404B1 (en) | 2005-02-07 | 2015-10-27 | Rf Micro Devices, Inc. | Switch architecture for TDMA and FDD multiplexing |
US9450665B2 (en) | 2005-10-19 | 2016-09-20 | Qualcomm Incorporated | Diversity receiver for wireless communication |
US7408396B2 (en) * | 2006-05-18 | 2008-08-05 | Continental Teves, Inc. | High voltage protection circuit |
US20090108911A1 (en) * | 2007-10-30 | 2009-04-30 | Rohm Co., Ltd. | Analog switch |
KR20090049183A (ko) * | 2007-11-13 | 2009-05-18 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
US8299835B2 (en) * | 2008-02-01 | 2012-10-30 | Sensor Electronic Technology, Inc. | Radio-frequency switch circuit with separately controlled shunt switching device |
US7646231B2 (en) * | 2008-02-11 | 2010-01-12 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | System and method for controlling attenuator |
US8008988B1 (en) | 2008-02-20 | 2011-08-30 | Triquint Semiconductor, Inc. | Radio frequency switch with improved intermodulation distortion through use of feed forward capacitor |
US7679417B2 (en) * | 2008-07-10 | 2010-03-16 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Attenuator with bias control circuit |
US7948315B2 (en) * | 2008-11-19 | 2011-05-24 | Supertex, Inc. | Low noise binary-coded gain amplifier and method for time-gain compensation in medical ultrasound imaging |
US8498576B2 (en) * | 2010-04-08 | 2013-07-30 | Georgia Tech Research Corporation | Inverse-mode bipolar transistor radio-frequency switches and methods of using same |
US9209784B2 (en) | 2010-04-27 | 2015-12-08 | Rf Micro Devices, Inc. | Switchable capacitive elements for programmable capacitor arrays |
US8970278B2 (en) | 2010-04-27 | 2015-03-03 | Rf Micro Devices, Inc. | High power FET switch |
US8330519B2 (en) | 2010-07-09 | 2012-12-11 | Sige Semiconductor Inc. | System and method of transistor switch biasing in a high power semiconductor switch |
TWI446714B (zh) * | 2011-01-06 | 2014-07-21 | Anpec Electronics Corp | 可防止電源電壓突波之開關電路及其控制方法 |
US9178669B2 (en) | 2011-05-17 | 2015-11-03 | Qualcomm Incorporated | Non-adjacent carrier aggregation architecture |
US9252827B2 (en) | 2011-06-27 | 2016-02-02 | Qualcomm Incorporated | Signal splitting carrier aggregation receiver architecture |
US9154179B2 (en) | 2011-06-29 | 2015-10-06 | Qualcomm Incorporated | Receiver with bypass mode for improved sensitivity |
US8774334B2 (en) | 2011-11-09 | 2014-07-08 | Qualcomm Incorporated | Dynamic receiver switching |
US9172402B2 (en) | 2012-03-02 | 2015-10-27 | Qualcomm Incorporated | Multiple-input and multiple-output carrier aggregation receiver reuse architecture |
US9362958B2 (en) | 2012-03-02 | 2016-06-07 | Qualcomm Incorporated | Single chip signal splitting carrier aggregation receiver architecture |
US9118439B2 (en) | 2012-04-06 | 2015-08-25 | Qualcomm Incorporated | Receiver for imbalanced carriers |
US9154356B2 (en) | 2012-05-25 | 2015-10-06 | Qualcomm Incorporated | Low noise amplifiers for carrier aggregation |
US9867194B2 (en) | 2012-06-12 | 2018-01-09 | Qualcomm Incorporated | Dynamic UE scheduling with shared antenna and carrier aggregation |
US9300420B2 (en) | 2012-09-11 | 2016-03-29 | Qualcomm Incorporated | Carrier aggregation receiver architecture |
US9543903B2 (en) | 2012-10-22 | 2017-01-10 | Qualcomm Incorporated | Amplifiers with noise splitting |
US8995591B2 (en) | 2013-03-14 | 2015-03-31 | Qualcomm, Incorporated | Reusing a single-chip carrier aggregation receiver to support non-cellular diversity |
US20140374766A1 (en) * | 2013-06-20 | 2014-12-25 | Texas Instruments Incorporated | Bi-directional gallium nitride switch with self-managed substrate bias |
WO2016061748A1 (en) * | 2014-10-22 | 2016-04-28 | Source Photonics (Chengdu) Co., Ltd. | Transimpedance amplifier (tia) having an enlarged dynamic range and optical devices using the same |
CN106026976B (zh) * | 2015-03-26 | 2020-09-18 | 松下电器产业株式会社 | 开关控制电路 |
US10177722B2 (en) | 2016-01-12 | 2019-01-08 | Qualcomm Incorporated | Carrier aggregation low-noise amplifier with tunable integrated power splitter |
US11257811B2 (en) | 2017-07-14 | 2022-02-22 | Cambridge Enterprise Limited | Power semiconductor device with an auxiliary gate structure |
US11336279B2 (en) | 2017-07-14 | 2022-05-17 | Cambridge Enterprise Limited | Power semiconductor device with a series connection of two devices |
GB2564482B (en) * | 2017-07-14 | 2021-02-10 | Cambridge Entpr Ltd | A power semiconductor device with a double gate structure |
US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
US11955478B2 (en) * | 2019-05-07 | 2024-04-09 | Cambridge Gan Devices Limited | Power semiconductor device with an auxiliary gate structure |
US11677392B2 (en) | 2021-04-16 | 2023-06-13 | Analog Devices International Unlimited Company | Bias networks for DC or extended low frequency capable fast stacked switches |
CN114374379A (zh) * | 2021-12-29 | 2022-04-19 | 西安博瑞集信电子科技有限公司 | 单片正压控制的低控制电压高功率容量单刀双掷开关 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872325A (en) * | 1973-10-17 | 1975-03-18 | Rca Corp | R-F switching circuit |
JPS5980974A (ja) * | 1982-11-01 | 1984-05-10 | Nippon Telegr & Teleph Corp <Ntt> | 高周波スイツチ |
JPS6097720A (ja) * | 1983-11-02 | 1985-05-31 | Nec Corp | 高周波スイツチ回路 |
JPH08204528A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | スイツチ回路及び複合スイツチ回路 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US233206A (en) * | 1880-10-12 | Carding-machine | ||
US3731116A (en) | 1972-03-02 | 1973-05-01 | Us Navy | High frequency field effect transistor switch |
JPS53140962A (en) | 1977-05-16 | 1978-12-08 | Hitachi Denshi Ltd | Electronic switch circuit |
US4678929A (en) | 1985-09-30 | 1987-07-07 | Rca Corporation | Radio frequency switch |
US4742249A (en) | 1986-11-25 | 1988-05-03 | Rca Licensing Corporation | RF switch with diode network and control latch sharing common element |
US5107152A (en) | 1989-09-08 | 1992-04-21 | Mia-Com, Inc. | Control component for a three-electrode device |
US5705940A (en) | 1990-07-16 | 1998-01-06 | Raytheon Company | Logic family for digitally controlled analog monolithic microwave integrated circuits |
US5301081A (en) | 1992-07-16 | 1994-04-05 | Pacific Monolithics | Input protection circuit |
JP3284015B2 (ja) * | 1995-02-02 | 2002-05-20 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
JPH0927736A (ja) | 1995-07-13 | 1997-01-28 | Japan Radio Co Ltd | Fetスイッチ |
US5767721A (en) * | 1996-06-06 | 1998-06-16 | Itt Industries, Inc. | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only |
US5818099A (en) | 1996-10-03 | 1998-10-06 | International Business Machines Corporation | MOS high frequency switch circuit using a variable well bias |
DE69939359D1 (de) * | 1998-04-24 | 2008-10-02 | Matsushita Electric Ind Co Ltd | Verstärker |
US6518823B1 (en) * | 1999-08-31 | 2003-02-11 | Sony Computer Entertainment Inc. | One-time programmable logic device |
KR100415118B1 (ko) * | 1999-12-29 | 2004-01-13 | 삼성전자주식회사 | 이동단말기 수신단의 증폭 장치 및 제어방법 |
US6504449B2 (en) | 2000-02-07 | 2003-01-07 | Anritsu Company | Phase compensated switched attenuation pad |
WO2001067602A2 (en) * | 2000-03-03 | 2001-09-13 | Alpha Industries, Inc. | Electronic switch |
JP2002246942A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | スイッチ装置および携帯通信端末装置 |
JP2002314373A (ja) * | 2001-04-10 | 2002-10-25 | Murata Mfg Co Ltd | 可変減衰器 |
US6426525B1 (en) * | 2001-04-18 | 2002-07-30 | Tyco Electronics Corporation | FET structures having symmetric and/or distributed feedforward capacitor connections |
-
2003
- 2003-08-26 US US10/648,022 patent/US7250804B2/en not_active Expired - Lifetime
- 2003-12-16 EP EP03799919A patent/EP1573918A1/en not_active Withdrawn
- 2003-12-16 AU AU2003299635A patent/AU2003299635A1/en not_active Abandoned
- 2003-12-16 WO PCT/US2003/039955 patent/WO2004059842A1/en active Application Filing
- 2003-12-16 JP JP2005509960A patent/JP2006511179A/ja not_active Ceased
-
2007
- 2007-06-22 US US11/821,204 patent/US7786787B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872325A (en) * | 1973-10-17 | 1975-03-18 | Rca Corp | R-F switching circuit |
JPS5068213A (ja) * | 1973-10-17 | 1975-06-07 | ||
JPS5980974A (ja) * | 1982-11-01 | 1984-05-10 | Nippon Telegr & Teleph Corp <Ntt> | 高周波スイツチ |
JPS6097720A (ja) * | 1983-11-02 | 1985-05-31 | Nec Corp | 高周波スイツチ回路 |
JPH08204528A (ja) * | 1995-01-23 | 1996-08-09 | Sony Corp | スイツチ回路及び複合スイツチ回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129583A1 (ja) * | 2006-05-10 | 2007-11-15 | Advantest Corporation | スイッチ回路、フィルタ回路及び試験装置 |
JP5011282B2 (ja) * | 2006-05-10 | 2012-08-29 | 株式会社アドバンテスト | スイッチ回路、フィルタ回路及び試験装置 |
WO2017083596A1 (en) * | 2015-11-13 | 2017-05-18 | Skyworks Solutions, Inc. | Integrated switch-filter network |
US10256794B2 (en) | 2015-11-13 | 2019-04-09 | Skyworks Solutions, Inc. | Integrated switch-filter network |
Also Published As
Publication number | Publication date |
---|---|
US20070247211A1 (en) | 2007-10-25 |
EP1573918A1 (en) | 2005-09-14 |
WO2004059842A1 (en) | 2004-07-15 |
US7786787B2 (en) | 2010-08-31 |
AU2003299635A1 (en) | 2004-07-22 |
US7250804B2 (en) | 2007-07-31 |
US20040113746A1 (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006511179A (ja) | スイッチおよびスイッチ制御方法 | |
JP3736356B2 (ja) | 高周波スイッチ回路 | |
US11290087B2 (en) | Positive logic digitally tunable capacitor | |
US6693498B1 (en) | SPDT switch and communication unit using the same | |
JP3790227B2 (ja) | 高周波スイッチ回路 | |
EP0903855B1 (en) | High frequency switching device | |
KR101409122B1 (ko) | 고조파가 감소된 고주파 스위칭 장치 | |
JPH0927736A (ja) | Fetスイッチ | |
US7095266B2 (en) | Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches | |
JP2002314373A (ja) | 可変減衰器 | |
JP2008011503A (ja) | 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置 | |
JPH06334506A (ja) | 信号切り替え用スイッチ | |
JPH09181588A (ja) | 半導体スイッチ | |
KR20020067531A (ko) | 부트스트랩형 이중 게이트 클래스 e 증폭기 회로 | |
CN100405739C (zh) | 串联/分路开关及操作方法 | |
JP2002135095A (ja) | Icスイッチ | |
WO2005092026A2 (en) | Low quiescent current radio frequency switch decoder | |
US6900711B2 (en) | Switching system | |
JP2009522943A (ja) | 高電力スイッチングのための方法及びシステム | |
JP4945215B2 (ja) | 半導体スイッチ集積回路 | |
JP2007258766A (ja) | 半導体スイッチ回路 | |
KR20000052384A (ko) | 집적 증폭기 | |
JP6373543B2 (ja) | 高周波スイッチ | |
JP3989916B2 (ja) | スイッチマトリックス | |
JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100119 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20101124 |