TWI446714B - 可防止電源電壓突波之開關電路及其控制方法 - Google Patents

可防止電源電壓突波之開關電路及其控制方法 Download PDF

Info

Publication number
TWI446714B
TWI446714B TW100100492A TW100100492A TWI446714B TW I446714 B TWI446714 B TW I446714B TW 100100492 A TW100100492 A TW 100100492A TW 100100492 A TW100100492 A TW 100100492A TW I446714 B TWI446714 B TW I446714B
Authority
TW
Taiwan
Prior art keywords
input
coupled
control signal
parasitic transistor
terminal
Prior art date
Application number
TW100100492A
Other languages
English (en)
Other versions
TW201230683A (en
Inventor
Tse Lung Yang
Hsiang Chung Chang
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Priority to TW100100492A priority Critical patent/TWI446714B/zh
Priority to US13/177,503 priority patent/US20120176178A1/en
Publication of TW201230683A publication Critical patent/TW201230683A/zh
Application granted granted Critical
Publication of TWI446714B publication Critical patent/TWI446714B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Description

可防止電源電壓突波之開關電路及其控制方法
本發明係指一種開關電路及其控制方法與佈局結構，尤指一種可防止電源電壓突波之開關電路及其控制方法與佈局結構。
一般來說，電子產品皆需經由電源供應器來提供其操作所需之電源。請參考第1圖，第1圖為習知一電源系統10之示意圖。在電源系統10中，電源供應器102用來提供一輸入電壓VIN，開關電路104透過一接收端IN接收輸入電壓VIN，並控制是否輸出一輸出電壓VO至一電子產品100。然而，當開關電路104發生電路短路時，將會瞬間產生非常大的短路電流，也就是說，輸入電流IIN會變得非常大，如此一來，可能會造成電子產品100或電源系統10之元件受到損毀。
為了防止瞬間所產生大電流破壞電路內部元件或負載，通常會利用過電流保護機制來防止電路中存在過大的電流。請參考第2圖，一般來說，習知技術通常會利用電流限制方法，來將輸入電流IIN限制在某一特定值之下，以達到過電流保護的功能。然而，實際上，若於過電流的情況發生時，立即啟動過電流保護機制來進行電流限制，仍須等待一段電路反應時間，才能確實達到電流限制的目的。換言之，在T1期間，輸入電流IIN仍舊會繼續攀高，而可能超過電路元件可承受的電流強度。通常要等到T2期間之後，輸入電流IIN才確實被限制在某一特定值之下。
因此，習知技術提出一快速過電流保護方法來解決前述問題。快速過電流保護方法主要係於T1期間中，只要發生輸入電流IIN大於某一特定臨限值之情況，便將開關電路104關閉，以中止輸入電流IIN，來強制避免發生過電流的情況。然而，每當開關電路104被關閉之後，輸入電流IIN與輸入電壓VIN將會瞬間降低，例如輸入電流IIN通常會瞬間由極大的電流值降為零，也就是說，輸入電流IIN瞬間產生非常大幅度的電流值變化。在此情況下，由於電源供應器102與輸入端IN之間之線路係等效於由一線電感Lwire、一線電阻Rwire及一電源電容CVCC所組成之等效電路。因此，為了維持線電感電流連續的物理性質，輸入電壓VIN會因而被瞬間抬升，如此一來，將產生嚴重的電壓突波效應，進而損毀電子產品100或是電源系統10之內部元件。
因此，本發明之主要目的即在於提供一種可防止電源電壓突波之開關電路及其控制方法與佈局結構。
本發明揭露一種可防止電源電壓突波之開關電路，包含有一輸入端，用來接收一輸入電壓；一輸出端，用來輸出一輸出電壓；一開關單元，耦接於該輸入端與該輸出端，用來根據一控制訊號，控制該輸入端至該輸出端之間的電連接；一保護單元，耦接於該輸入端，用來根據流經該輸入端之一輸入電流，產生該控制訊號；以及一第一寄生電晶體，包含有一第一端，耦接於該保護單元，以接收該控制訊號，一第二端，耦接於該輸入端，及一第三端，耦接於一參考電位端，用來根據該控制訊號，控制該第二端至該第三端之間的導通狀態；其中，當該輸入電流大於一臨限值時，該開關單元根據該控制訊號中斷該輸入端至該輸出端之間的電連接，且該第一寄生電晶體根據該控制訊號，導通該第二端與該第三端之連結，以降低該輸入電流之變化情況。
本發明另揭露一種防止電源電壓突波之控制方法，用於一開關電路中，該開關電路經由一輸入端接收一輸入電壓，並經由一輸出端輸出一輸出電壓，該控制方法包含有於流經該輸入端之一輸入電流大於一臨限值時，中斷該輸入端至該輸出端之間的電連接；以及導通一第一寄生電晶體，使該輸入電流流經該第一寄生電晶體，以取得一電流路徑，來降低該輸入電流之變化情況。
本發明另揭露一種佈局結構，包含有一P型半導體基底；一埋藏層，設於該P型半導體基底之上；一P型井，設於該埋藏層之上；一N型汲極摻雜區，設於該P型井中；以及一N型源極摻雜區，設於該P型井中；其中該N型汲極摻雜區、該埋藏層與該P型井形成一第一寄生電晶體。
請參考第3圖，第3圖為本發明實施例一開關電路30之示意圖。開關電路30可用來接收一輸入電壓VIN，並輸出一輸出電壓VO，以提供至一負載LOAD。開關電路30包含有一輸入端IN、一輸出端OUT、一開關單元302，一保護單元304、一第一寄生電晶體306、一第二寄生電晶體308及一輸出電容CO。輸入端IN用來接收輸入電壓VIN，而輸出端OUT用來輸出電壓VO。開關單元302耦接於輸入端IN與輸出端OUT，用來根據一控制訊號SC，控制輸入端IN至輸出端OUT之間的電連接。換言之，開關單元302除了於一般正常運作時，依據電路系統之需求，來控制輸入端IN至輸出端OUT之間的電連接狀態之外，更可透過控制訊號SC之控制機制，進一步決定輸入端IN至輸出端OUT之間的電連接，以避免電源電壓突波的發生。如第3圖所示，開關單元302較佳地係為一金屬氧化半導體電晶體，但不以此為限。保護單元304耦接於輸入端IN，用來根據流經輸入端IN之輸入電流IIN，產生控制訊號SC。第一寄生電晶體306之基極耦接於保護單元304，以接收控制訊號SC，第一寄生電晶體306之集極耦接於輸入端IN，且其射極耦接於一參考電位端VSS。第一寄生電晶體306用來根據控制訊號SC，控制其集極至射極之間的導通狀態。第二寄生電晶體308之基極耦接於保護單元304，以接收控制訊號SC，第二寄生電晶體308之集極耦接於輸入端IN，且其射極耦接於輸出端OUT。第二寄生電晶體308用來根據控制訊號SC，控制其集極至射極之間的導通狀態。
因此，當輸入電流IIN大於臨限值TH時，開關單元302根據控制訊號SC來中斷輸入端IN與輸出端OUT之間的電連接。並且，第一寄生電晶體306可根據控制訊號SC，導通第一寄生電晶體306之第二端與第三端之間的連結，如此一來，當開關單元302中斷輸入端IN與輸出端OUT之間的電連接之後，輸入電流IIN將不會瞬間發生過大的變化，進而得以防止電源電壓突波的發生。
進一步說明，為了避免大電流損壞電路元件或電子產品，於輸入電流IIN大於臨限值TH時，保護單元304會產生控制訊號SC，使開關單元302據以切斷輸入端IN與輸出端OUT之間的電連接狀態。同時，保護單元304會將控制訊號SC傳遞至第一寄生電晶體306之基極，來使第一寄生電晶體306導通，使得電流可流過第一寄生電晶體306，而形成另一電流路徑。在此情況下，開關單元302雖已關閉輸入端IN與輸出端OUT之間的電連接，藉由第一寄生電晶體306仍可取得電流流通路徑，如此一來，輸入電流IIN將不會完全瞬間消失，而能維持在正常電流量。簡言之，當電路發生大電流的情況時，保護單元304透過控制訊號SC來控制開關單元302切斷輸入端IN與輸出端OUT之間的電連接。同時，保護單元304亦透過控制訊號SC來控制導通第一寄生電晶體306，以構成一電流迴路，使輸入電流IIN不會完全消失，而能降低輸入電流IIN的變化，確實避免電壓突波的發生。
另一方面，於輸入電流IIN大於臨限值TH時，保護單元304亦透過控制訊號SC來導通第二寄生電晶體308，使得電流可流過第二寄生電晶體308，如此一來，輸入電流IIN的變化量將會更小，因此更能避免電壓突波的發生。此外，由於之前開關單元302被導通時，會對輸出電容CO進行充電，因此，當開關單元302被關閉時，輸出電容CO仍具有特定的電荷量，輸出電壓VO的電壓值仍會高於參考電位端VSS之電壓值。換句話說，流經第二寄生電晶體308之電流會小於流經當第二寄生電晶體308之電流，因此，不會造成損壞開關單元302的情況。
請參考第4圖，第4圖為本發明之一變化實施例之開關電路40之示意圖。開關電路40包含有一輸入端IN、一輸出端OUT、一開關單元302，一保護單元304、一電晶體402、一電荷泵404、一延遲單元406、一反相器408、一CMOS反相器410、一第一寄生電晶體306、一第二寄生電晶體308及一輸出電容CO。其中，開關單元302可以一n型金屬氧化半導體電晶體來實現，但不以此為限。若發生短路情況時，輸入電流IIN會發生瞬間驟升的情況。此時，若保護單元304偵測到輸入電流IIN已大於臨限值TH，保護單元304會產生控制訊號SC，以導通電晶體402。當電晶體402被導通之後，開關單元302之閘極將會被拉到零電位，而使開關單元302轉換至關閉狀態。此時，輸入電流IIN與輸入電壓VIN將會瞬間開始降低。此外，如第4圖所示，控制訊號SC被傳遞至電晶體402的同時，也會被傳遞至延遲單元406。此時，控制訊號SC經由延遲單元406作延遲處理後，再經反相器408與CMOS反相器410之緩衝處理後，會傳遞至第一寄生電晶體306與第二寄生電晶體308之基極，使第一寄生電晶體306與第二寄生電晶體308轉換至導通狀態，而使輸入電流IIN可透過第一寄生電晶體306與第二寄生電晶體308取得新的電流路徑，而能適時降低電流的變化，以防止電源電壓突波的發生。
請參考第5A與5B圖，第5A與5B圖分別為本發明之開關電路40於操作時之輸入電壓VIN與輸入電流IIN之波形圖。其中虛線表示習知技術之訊號波形，實線表示本發明實施例之訊號波形。如第5A與5B圖所示，當開關電路40發生短路後(T1期間)，輸入電壓VIN與輸入電流IIN便開始下降，而在T2期間可以看出本發明實施例之輸入電壓VIN與輸入電流IIN彈升的幅度皆低於習知技術，也就是說，本發明實施例確可降低電流與電壓的變化，來防範電壓突波的發生。
此外，亦須注意的是，第3至4圖之實施例係以n型金屬氧化半導體電晶體來實現開關單元302為例來說明。然而，於其他實施例中，開關單元302亦可為一p型金屬氧化半導體電晶體、多個金屬氧化半導體電晶體之組合電路或是其他開關電路裝置，而其細節可由第3圖與第4圖之細節類推，在此不再多作贅述。
開關電路30與開關電路40之操作可歸納為一流程60，如第6圖所示。流程60包含有下列步驟：
步驟600：開始。
步驟602：流經輸入端IN之輸入電流IIN大於臨限值TH時，中斷輸入端IN至輸出端OUT之間的電連接。
步驟604：導通第一寄生電晶體306，使輸入電流IIN流經第一寄生電晶體306，以取得一電流路徑，來降低輸入電流IIN之變化情況
步驟606：結束。
流程60之細節可參考前述說明，在此不贅述。
除此之外，請參考第7圖，第7圖為第3圖之開關單元302之一佈局結構70之剖面圖。假設開關單元302為一n型金屬氧化半導體電晶體。如第7圖所示，佈局結構70包括一P型半導體基底702、一埋藏層704、一P型井706、一N型井708、N型汲極摻雜區710、N型源極摻雜區712、P型基底接觸摻雜區714、第一隔離區716、一N型摻雜區718、一第二隔離區720、一接地電極GND、閘極電極G、汲極電極D、源極電極S、控制電極PW。
埋藏層704設於P型半導體基底702之上。P型井706與N型井708設於埋藏層704之上，N型汲極摻雜區710與N型源極摻雜區712皆設於P型井706中。P型基底接觸摻雜區714設於P型井706中，第一隔離區716用以隔離P型基底接觸摻雜區714與N型汲極摻雜區710。N型摻雜區718設於N型井708中，第二隔離區720用以隔離N型摻雜區718與P型基底接觸摻雜區714。接地電極GND設於N型摻雜區718之上。控制電極PW設於P型基底接觸摻雜區714之上。汲極電極D設於N型汲極摻雜區710之上，源極電極S設於N型源極摻雜區712之上。每一N型汲極摻雜區710、埋藏層704與P型井706會形成一第一寄生電晶體306。每一N型汲極摻雜區710、N型源極摻雜區712與P型井706會形成一第二寄生電晶體308。在此情況下，如第7圖所示，第一寄生電晶體306與第二寄生電晶體308之基極會連接在一起。因此當控制電極PW被連接至保護單元304之後，即可透過控制訊號SC來控制第一寄生電晶體306與第二寄生電晶體308之導通，以導引電流流過第一寄生電晶體306或第二寄生電晶體308。
綜上所述，本發明於開關單元進行切換時，適時地利用在半導體元件中所寄生的雙載子電晶體，來取得電流流通路徑，以避免電壓突波效應的發生，如此一來，將能有效降低電子產品或元件遭受毀損。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．電源系統
100．．．電子產品
102．．．電源供應器
104、30、40．．．開關電路
302．．．開關單元
304．．．保護單元
306．．．第一寄生電晶體
308．．．第二寄生電晶體
402．．．電晶體
404．．．電荷泵
406．．．延遲單元
408．．．反相器
410．．．CMOS反相器
60．．．流程
600、602、604、606．．．步驟
70．．．佈局結構
702．．．P型半導體基底
704．．．埋藏層
706．．．P型井
708．．．N型井
710．．．N型汲極摻雜區
712．．．N型源極摻雜區
714．．．P型基底接觸摻雜區
716．．．第一隔離區
718．．．N型摻雜區
720．．．第二隔離區
CO．．．輸出電容
CVCC．．．電源電容
D．．．汲極電極
G．．．閘極電極
GND．．．接地電極
IN．．．接收端
IIN．．．輸入電流
LOAD．．．負載
Lwire．．．線電感
OUT．．．輸出端
PW．．．控制電極
Rwire．．．線電阻
S．．．源極電極
SC‧‧‧控制訊號
VIN‧‧‧輸入電壓
VO‧‧‧輸出電壓
VSS‧‧‧參考電位端
第1圖為習知一電源系統之示意圖。
第2圖為第3圖中之輸入電流之訊號波形圖。
第3圖為本發明實施例一開關電路之示意圖。
第4圖為本發明之一變化實施例之開關電路之示意圖。
第5A與5B圖分別為本發明之開關電路於操作時之輸入電壓與輸入電流之訊號波形圖。
第6圖為本發明實施例一流程之示意圖。
第7圖為第3圖輸入電流之開關單元之一佈局結構之剖面圖。
30．．．開關電路
302．．．開關單元
304．．．保護單元
306．．．第一寄生電晶體
308．．．第二寄生電晶體
CO．．．輸出電容
IN．．．接收端
IIN．．．輸入電流
LOAD．．．負載
OUT．．．輸出端
SC．．．控制訊號
VIN．．．輸入電壓
VO．．．輸出電壓
VSS．．．參考電位端

Claims (9)

  1. 一種可防止電源電壓突波之開關電路，包含有：一輸入端，用來接收一輸入電壓；一輸出端，用來輸出一輸出電壓；一開關單元，耦接於該輸入端與該輸出端，用來根據一控制訊號，控制該輸入端至該輸出端之間的電連接；一保護單元，耦接於該輸入端，用來根據流經該輸入端之一輸入電流，產生該控制訊號；以及一第一寄生電晶體，包含有一第一端，耦接於該保護單元，以接收該控制訊號，一第二端，耦接於該輸入端，及一第三端，耦接於一參考電位端，用來根據該控制訊號，控制該第二端至該第三端之間的導通狀態；其中，當該輸入電流大於一臨限值時，該開關單元根據該控制訊號中斷該輸入端至該輸出端之間的電連接，且該第一寄生電晶體根據該控制訊號，導通該第二端與該第三端之連結，使該輸入電流流經該第一寄生電晶體，以取得一電流路徑，來降低該輸入電流之變化情況。
  2. 如請求項1所述之開關電路，其另包含一第二寄生電晶體，包含有一第一端，耦接於該第一寄生電晶體之該第一端，以接收該控制訊號，一第二端，耦接於該輸入端，及一第三端，耦接於該輸出端，用來根據該控制訊號，控制該第二端至該第三端之間的導通狀態。
  3. 如請求項1所述之開關電路，其另包含有：一第一電晶體，包含有一第一端，耦接於該保護單元，以接收該控制訊號，一第二端，及一第三端，該第三端耦接於該參考電位端，用來根據該控制訊號，控制該第二端至該第三端之間的導通狀態；一延遲單元，耦接該第一電晶體之該第一端；一反相器，耦接該延遲單元；一互補式金氧半反相器，耦接該反相器與該第一寄生電晶體之該第一端；以及一輸出電容，其一端耦接於該輸出端，另一端耦接於該參考電位端。
  4. 如請求項1所述之開關電路，其中該開關單元為一金屬氧化半導體電晶體，包含有一第一端，一第二端，該第二端耦接於該輸入端，及一第三端，該第三端耦接於該輸出端。
  5. 如請求項1所述之開關電路，其中該參考電位端係為一地端。
  6. 一種防止電源電壓突波之控制方法，用於一開關電路中，該開關電路經由一輸入端接收一輸入電壓，並經由一輸出端輸出一輸出電壓，該控制方法包含有：於流經該輸入端之一輸入電流大於一臨限值時，中斷該輸入端至 該輸出端之間的電連接；以及導通一第一寄生電晶體，使該輸入電流流經該第一寄生電晶體，以取得一電流路徑，來降低該輸入電流之變化情況。
  7. 如請求項6所述之控制方法，其另包含有：偵測流經該輸入端之該輸入電流之大小。
  8. 如請求項6所述之控制方法，其中於流經該輸入端之該輸入電流大於該臨限值時，中斷該輸入端至該輸出端之間的電連接之步驟包含有：於該輸入電流大於該臨限值時，產生一控制訊號；以及根據該控制訊號，中斷該輸入端至該輸出端之間的電連接。
  9. 如請求項8所述之控制方法，其中導通該第一寄生電晶體，使該輸入電流流經該第一寄生電晶體，以取得該電流路徑，來降低該輸入電流之變化情況之步驟包含有：根據該控制訊號，導通該第一寄生電晶體，使該輸入電流流經該第一寄生電晶體所形成之該電流路徑，以降低該輸入電流之變化情況。
TW100100492A 2011-01-06 2011-01-06 可防止電源電壓突波之開關電路及其控制方法 TWI446714B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100100492A TWI446714B (zh) 2011-01-06 2011-01-06 可防止電源電壓突波之開關電路及其控制方法
US13/177,503 US20120176178A1 (en) 2011-01-06 2011-07-06 Switch circuit capable of preventing voltage spike, and control method and layout structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100100492A TWI446714B (zh) 2011-01-06 2011-01-06 可防止電源電壓突波之開關電路及其控制方法

Publications (2)

Publication Number Publication Date
TW201230683A TW201230683A (en) 2012-07-16
TWI446714B true TWI446714B (zh) 2014-07-21

Family

ID=46454815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100492A TWI446714B (zh) 2011-01-06 2011-01-06 可防止電源電壓突波之開關電路及其控制方法

Country Status (2)

Country Link
US (1) US20120176178A1 (zh)
TW (1) TWI446714B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502836B (zh) * 2013-08-05 2015-10-01 Ind Tech Res Inst 電壓保護傳輸裝置及包括該裝置的電壓保護裝置
EP3041128A4 (en) * 2013-08-29 2016-08-24 Panasonic Ip Man Co Ltd DEVICE FOR GENERATING ECOLOGICAL ENERGY
US9523722B2 (en) 2014-06-02 2016-12-20 Winbond Electronics Corporation Method and apparatus for supply voltage glitch detection in a monolithic integrated circuit device
TWI565954B (zh) * 2014-10-16 2017-01-11 華邦電子股份有限公司 偵測電源電壓突波方法以及單晶片積體電路裝置
CN104300946B (zh) * 2014-10-23 2019-01-04 厦门福信光电集成有限公司 一种低压设备的快速掉电模块
CN105629028B (zh) * 2014-11-04 2019-03-01 华邦电子股份有限公司 检测电源电压突波方法以及单芯片集成电路装置
TWI647909B (zh) * 2018-01-19 2019-01-11 立積電子股份有限公司 開關裝置
TWM581332U (zh) 2019-03-29 2019-07-21 力智電子股份有限公司 電源開關電路
CN113394960A (zh) 2020-03-11 2021-09-14 力智电子股份有限公司 电源开关电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075546A (en) * 1976-08-18 1978-02-21 Alfred William Barber Regulated power supply with combined series and shunt regulating transistors
US4438473A (en) * 1981-07-21 1984-03-20 The United States Of America As Represented By The Secretary Of The Interior Power supply for an intrinsically safe circuit
US20020075043A1 (en) * 2000-12-14 2002-06-20 Ibm Corporation Push-pull amplifier for use in generating a reference voltage
US7250804B2 (en) * 2002-12-17 2007-07-31 M/A -Com, Inc. Series/shunt switch and method of control

Also Published As

Publication number Publication date
US20120176178A1 (en) 2012-07-12
TW201230683A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI446714B (zh) 可防止電源電壓突波之開關電路及其控制方法
JP5955924B2 (ja) 静電放電保護回路
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
JP5032378B2 (ja) 充放電制御回路及びバッテリ装置
US8760828B2 (en) Electro-static discharge clamp (ESD) for NxVDD power rail
US7394631B2 (en) Electrostatic protection circuit
US10020299B2 (en) Electrostatic discharge protection using a guard region
JP5376641B2 (ja) 電池装置
US9172244B1 (en) Self biased electro-static discharge clamp (ESD) for power rail
US9461466B2 (en) Overvoltage protection device
US8355228B2 (en) Semiconductor integrated circuit having protection circuit capable of protecting against ESD and EOS
US20170170165A1 (en) Electrostatic discharge (esd) protection circuit
CN102857083A (zh) 一种适用于pfc变换器的输入浪涌电流抑制电路
TWI409938B (zh) 靜電放電保護電路
TWI332739B (zh)
JP2012034079A (ja) 絶縁ゲート型デバイスの駆動回路
TW201526441A (zh) 靜電保護電路
JP6268485B2 (ja) 漏電遮断器
US20120250195A1 (en) Electrostatic discharge power clamp with a jfet based rc trigger circuit
JP2014112925A (ja) 絶縁ゲート型デバイスの駆動回路
US10498135B2 (en) Switch protection device
JP2005150321A (ja) 半導体装置
TW201729527A (zh) Dc-dc轉換器
CN111525533A (zh) 具有过冲及下冲电压保护及esd保护功能的驱动器电路
US9019672B2 (en) Chip with electrostatic discharge protection function

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees