CN105629028B - 检测电源电压突波方法以及单芯片集成电路装置 - Google Patents

Abstract

本发明提供了一种检测电源电压突波方法以及单芯片集成电路装置，其中，单芯片集成电路装置，包括电源电压突波检测器，其中电源电压突波检测器用以检测不适当的电源电压状况。更有利地，根据装置的操作模式或者根据装置所接收的特定输入所得知的装置的特定部分自适应地设定电源电压突波检测器的检测阈值，其中特定输入包括指令、中断、控制信号等等。本发明能够降低突波检测器假触发以及无响应的风险。

Description

检测电源电压突波方法以及单芯片集成电路装置

技术领域

本发明有关于检测单芯片集成电路装置的错误操作，以及特别有关于检测单芯片集成电路装置中的电源电压突波。

背景技术

某些类型的单芯片集成电路装置包括一个或多个用以监控装置的操作状况的模拟检测电路，以检测装置是否操作于特定界限外。其中，操作状况包括电源电压或者内部电压、温度以及时钟速率。当检测到错误状况时，模拟检测电路将单芯片硅装置设置为关机或者重置的状态以避免装置的不正确操作或者对使用中的装置或者系统造成损害。

由于界限太窄可能会使检测电路产生假触发(false trigger)，以及界限太宽可能会使检测电路过于无响应(overly nonresponsive)，因此建立操作状况界限为具有挑战性的。

改善监测装置检测电路的操作状况的目的是为降低假触发以及无响应的风险。

发明内容

本发明提供了一种检测电源电压突波方法以及单芯片集成电路装置，解决现有技术中界限太窄可能会使检测电路产生假触发(false trigger)，以及界限太宽可能会使检测电路过于无响应(overly nonresponsive)的问题。

本发明一实施例提出一种检测提供至单芯片集成电路的电源电压的突波的方法，其中单芯片集成电路具有各种操作模式，检测电源电压突波方法包括：一第一操作模式步骤，于操作模式中选择第一操作模式以操作所述单芯片集成电路装置；一配置可配置检测阈值步骤，响应于第一模式操作步骤，根据第一操作模式配置一可配置检测阈值以作为分别对应于一个或多个操作模式的多个检测阈值的一者；以及一监测电源电压步骤，监测电源电压，当电源电压不符合于可配置检测阈值时，监测为一突波。

本发明另一实施例提供一种检测提供至单芯片集成电路的电源电压的突波的方法，其中单芯片集成电路具有多个操作模式，检测电源电压突波方法包括：于一读取、抹除或者编程操作模式中操作所述单芯片集成电路装置；响应于上述操作模式，配置一可配置低检测阈值以作为对应于读取操作模式的第一低检测阈值，配置另一可配置低检测阈值作为对应于抹除或者编程操作模式的一第二低检测阈值；响应于上述操作模式，配置一可配置高检测阈值以作为对应于读取操作模式的第一高检测阈值，配置另一可配置高检测阈值作为对应于抹除或者编程操作模式的一第二高检测阈值；以及监测电源电压，当电源电压不符合于可配置低检测阈值或者不符合于可配置高检测阈值时，则监测为一突波。

本发明另一实施例提供一种具有多个操作模式的单芯片集成电路装置，包括：多个功能电路，用以分别操作于多个操作模式中；控制逻辑，用以提供控制信号以指示目前所致能的多个操作模式的一者；以及一电源电压阈值检测电路，用以配置分别对应于一个或多个操作模式的任意一个或多个检测阈值，电源电压监测电路耦接至控制逻辑，用以响应控制信号，当目前所致能的多个操作模式的一有电源电压不符合检测阈值的一者时，提供一输出警示。

本发明提供了一种检测电源电压突波方法以及单芯片集成电路装置，改善监测装置检测电路的操作状况，降低假触发以及无响应的风险。

附图说明

图1为一示例性自适应电源电压突波检测器的各种信号的示意图。

图2显示图1所示的突波检测器的各种操作的波形图。

图3显示利用自适应电源电压突波检测所设定以及重设图1所示的自适应突波检测器的低电源电压以及高电源电压警示的理想时序波形图。

图4为图1所示的自适应突波检测器的示例性范例的电路图。

图5显示图1所示的自适应突波检测器的一示例性操作步骤的流程图。

图6为示例性安全单芯片集成电路装置的示意图。

图7为示例性非安全单芯片集成电路装置的示意图。

符号说明：

10、50、103～自适应突波检测器；

100～安全单芯片集成电路装置；

101～电压调节器；

102～内部参考值；

104～模拟检测器；

105～重置以及中断；

106～处理单元和/或控制逻辑；

107～时序产生器；

108～破坏检测器；

109～输入/输出控制器；

110～服务模块；

111～存储器阵列；

112～安全功能；

12～或门；

200～单芯片集成电路装置；

30、42～高电压突波；

31-32、34-37～行；

33～波形；

38、39、41～低电压突波；

40～理想时序波形；

43-48～时间点；

60～低阈值检测器；

61、63～电阻；

62～MOSFET；

64、65、71、72～串联电阻；

66、74～差动放大器；

67、75～闩锁；

68、78～延迟电路；

69、79、84～与门；

70～高阈值检测器；

73～参考电压；

80～开机不稳定校正电路；

82～反相器；

90-96～步骤；

CMOS REF、V_REF(BGR)～参考电压；

DET_READY～就绪输出信号；

GD_EN～突波检测器致能信号；

GD_RESET～重置信号；

HV_CC_ALARM～高电压警示；

HV_CC_THRESHOLD～高阈值信号；

HV_CC～最高阈值；

LV_CC_ALARM～低电压警示；

LV_CC_THRESHOLD～低阈值信号；

LV_CC～最低阈值；

POR～重开机信号；

V_CC～电源电压。

具体实施方式

单芯片集成电路装置可包括一个或多个各种类型的非易失数字存储器阵列(例如EEPROM、快闪以及SRAM)，以及相关电路(例如缓冲器、暂存器、控制逻辑、定址电路以及电荷泵)。根据功能需求，装置还可包括其他电路，例如处理器、输入/输出控制器、模拟/数字以及数字/模拟转换器、重置以及中断电路、现场可编程逻辑门阵列、和/或其他电路。集成电路装置还可包括电源电压突波检测器，用以检测不正确的瞬态电源电压条件。有利地，根据装置的操作模式或者根据装置所接收的特定输入所得知的装置的特定部分自适应地配置电源电压突波检测器的检测阈值。其中特定输入包括指令、中断、控制信号等等。举例来说，电源电压突波检测器具有自适应低电压阈值，上述自适应低电压阈值根据集成电路装置中快闪存储器阵列的操作模式的功能不同而改变。上述装置的最小电源电压可设定为1.62伏特，以及电源电压监测器具有适用于许多常见操作(包括存储器读取操作)的一预设最低电压阈值1.4伏特(0.22的电压界限)。然而，对某些可能造成低于1.4伏特的电压突波的操作而言(例如存储器编程或者抹除操作)，若最低阈值并未自适应地调整，则可能错误地触发保护状态，因此最低电压阈值将会暂时降低至1.3伏特(0.32的电压界限)。1.3伏特以及1.4伏特的阈值电平仅用以作为一范例，而实际上阈值根据不同的因素(例如过程、电压以及温度(PVT)的变化影响以及内部电流的消耗影响)而设定。

图1为一示例性自适应电源电压突波检测器的各种信号的示意图。根据一范例，自适应突波检测器10用以检测低电压突波以及高电压突波，并提供输出信号LVcc_ALARM以及HVcc_ALARM以分别指示低阈值警示状况以及高阈值警示状况。根据一范例，当不符合阈值时(特别是当电源电压分别低于低阈值或者超过高阈值时)，LVcc_ALARM以及HVcc_ALARM作为闩锁警示状态中的闩锁信号。信号LVcc_THRESHOLD以及HVcc_THRESHOLD用以根据装置的操作模式或者装置的特定部分自适应地设定电源电压突波检测器的检测阈值。额外的输入信号可包括参考电压CMOS REF或者V_REF(BGR)、重置信号GD_RESET、突波检测器致能信号GD_EN以及重开机信号POR。突波检测器致能信号GD_EN以及重开机信号POR可通过或门12或者同等元件提供至致能输入EN。此外，也可提供检测器就绪输出信号DET_READY。可于制作期间建立某些预设的操作状况，例如低阈值电压电平、低阈值脉波宽度以及高阈值电压电平、高阈值脉波宽度。

表1

阈值参数	预设值	自适应值
			LV电平	1.4V	1.3V
HV电平	2.05V	2.15V
			LV脉波宽度	10nS	20nS
HV脉波宽度	10nS	20nS

表1显示图1所示的自适应突波检测器10的各种示例性低阈值以及高阈值参数的预设值以及自适应值的图表。根据一范例，低阈值电压电平分别设定为预设值为1.4伏特以及自适应值为1.3伏特，以及高阈值电压电平分别设定为预设值为2.05伏特以及自适应值为2.15伏特。根据一范例，低阈值最小突波持续时间可分别设定为预设值为10毫微秒以及自适应值为20毫微秒，以及高阈值最小突波持续时间可设定为分别设定为预设值为10毫微秒以及自适应值为20毫微秒。

通过考虑操作中合理的最坏情况以建立低阈值电压、低阈值脉波宽度以及高阈值电压、高阈值脉波宽度，包括最坏情况的过程、电压以及温度(PVT)的变化影响以及内部电流的消耗影响。装置的特定操作模式的操作视窗的低阈值端可能符合下列标准，举例来说，在逻辑功能正常的情况下刚好超过重开机信号POR电平以及电源电压电平。当电源电压低于上述电平时，装置的正常性能可能已经受损且装置可能表现异常。突波检测的电源电压的既定操作视窗可宽于规范的电源电压范围，举例来说，规范的V_CC范围可能为1.62伏特至1.98伏特(1.8伏特+/-10％)，其中对应于装置操作模式的特定设定的突波检测操作视窗可设定为1.4伏特至2.05伏特，以及对应于另一装置操作模式的特定设定的突波检测操作视窗可设定为1.3伏特至2.15伏特，以于考虑过程、电压以及温度(PVT)的变化影响以及内部电流的消耗影响(包括因阻抗效应所产生的电压变化以及因装置运作所产生的电流下降以及突波)的情况下提供足够的界限或者保护频宽给V_CC范围。

相较于一标准操作视窗，提供自适应设定操作视窗给突波检测为有利的。相较于其它操作，于某些最坏情况操作下(例如嵌入快闪存储器的编程或者抹除操作)可能产生一些较大的与阻抗有关的电压波动以及杂讯。举例来说，快闪单元的编程以及抹除操作，可通过致能芯片上的电荷泵以产生较大的电流突波。举例来说，通道热电子注入的每个快闪单元的漏极编程电流大约可为100uA(当漏极电压约为4伏特时)，以及在编程八个单元(即1位)的情况下可能累积约800uA的电流。举例来说，当电压自Vcc电平(通常为1.8伏特)升至较高的泵电平(约4伏特)时，电荷泵的电压电源电流(I_CC)可轻易地达到许多毫安培。于抹除操作(穿隧)期间，尽管单元电流为次微安培，但于致能正电荷以及负电荷泵时仍可能为几毫安培的电流。于编程或者抹除操作期间因致能电荷泵所产生的电流突波可能会使电源电压产生升压或者降压，使得具有标准操作视窗的突波检测器可能会误认为超规范事件，导致错误的警示而触发不必要且具有破坏性的保护动作，例如关闭或者重置装置。

突波检测器的自适应设定操作视窗也考虑突波期间。对不同装置操作模式建立不同的最小突波期间设定可在不牺牲其它操作模式的突波检测精确度的状况下避免某些操作模式的各种问题的影响。由于内部固有的芯片阻抗，因此在芯片突波检测电路于一特定操作模式下成功地检测突波前，会有一通常为几毫微秒的固定最小突波期间。除此之外，设计一固定最小突波期间为有利的(例如10nS)，因此当产生3nS至4nS的较短突波时，将不会对特定操作模式产生有害影响。

图2显示包括一快闪存储器阵列且操作于前述操作设定下的一示范单芯片集成电路装置突波检测器的前述行为。根据一范例，如行32所示，V_CC设定为1.8伏特，并不会超过行31所示的最大V_CC1.98伏特，以及并不会低于行34所示的最小V_CC1.62伏特。根据过程、电压以及温度(PVT)的变化影响以及内部电流的消耗影响的分析，包括由于阻抗效应所产生的电压变化以及由于装置运作所产生的电流下降以及突波，建立了行35所示的对应于一般操作模式的值为1.4伏特的自适应低阈值，以及建立行36所示的对应于快闪存储器的特定操作模式(例如编程或者抹除操作模式)的值为1.3伏特的自适应低阈值。自适应低阈值电压超过行37所示的1.0伏特的重开机电压电平，以及示例性单芯片集成电路装置可于一般操作模式下瞬态电压不低于1.4伏特以及于快闪存储器编程以及抹除操作模式下瞬态电压不低于1.3伏特时正常地操作不产生警示。

波形33表示于实际一般装置操作期间可能的V_CC情形。高电压突波30发生于特定V_CC范围内以及并不需要特别处理。低电压突波38、39低于最小特定V_CC1.62伏特。突波38发生于一般操作模式的一者期间且并不影响单芯片集成电路的正常操作，也没有超过对应于一般操作模式的低阈值自适应设定1.4伏特，因此并不会触发警示。突波39发生于编程或者抹除操作模式的一者期间且并不影响单芯片集成电路的正常操作，也没有超过对应于编程以及抹除操作模式的低阈值自适应设定1.3伏特，因此并不会触发警示。当突波39发生于低阈值自适应设定为1.4伏特的一般操作模式的一者期间时，突波39则被视为不正常状态并触发警示。

尽管图2提供低电压瞬态的自适应阈值的范例，但高电压瞬态的自适应阈值也通过类似的方法建立。除此之外，虽然仅叙述对应于编程以及抹除操作模式以及除此之外一般操作模式的自适应阈值，但阈值也可以各种方式自适应于其它操作模式或者其它操作模式的组合(包括多于两种操作模式的组合)。

图3显示利用自适应电源电压突波检测所设定以及重设图1所示的自适应突波检测器10的低电源电压以及高电源电压警示的理想时序波形40的波形图。电源电压V_CC为特定电平但包括两个示例性突波事件，一低电压突波41起始于时间点45且低于最低阈值LV_CC(为了清楚起见仅显示一单一电压设定)，以及高电压突波42起始于时间点46且超过最高阈值HV_CC(为了清楚起见仅显示一单一电压设定)。于时间点43，自适应突波检测器10致能于突波检测器致能信号GD_EN的前缘，于时间点44，自适应突波检测器10的信号通过检测器就绪输出信号DET_READY而准备就绪，示例性地较致能信号GD_EN慢约大于200nS后。当自适应突波检测器10检测到发生于时间点45的低电压突波41持续时间超过对应于LV_CC的最小脉波宽度时，自适应突波检测器10输出低电压警示LV_CC_ALARM。通过类似的方法，当自适应突波检测器10检测到发生于时间点46的高电压突波42持续时间超过对应于HV_CC的最小脉波宽度时，突波检测器10输出高电压警示HV_CC_ALARM。警示可通过大于时间点47至时间点48之间约1nS期间的示例性重设脉波宽度的重置信号GD_RESET进行重设。如波形LV_CC_ALARM以及HV_CC_ALARM所示，警示重设于重设脉波波形下降边缘的一短时间后。

图4为图1所示的自适应突波检测器10的示例性范例50(自适应突波检测器)的电路图。自适应突波检测器10包括低阈值检测器60、高阈值检测器70以及开机不稳定校正电路80。

低阈值检测器60包括差动放大器66，差动放大器66的反相输入端耦接至连接于V_CC以及接地之间的串联电阻64以及65以提供适当的偏压至差动放大器66。串联电阻64以及65可于制作期间中进行适当的微调以建立所需的偏压。非反相输入端耦接至建立选取低阈值的参考电压。根据一范例，参考电压可为由V_CC以及接地之间串联的电阻61、MOSFET 62以及电阻63所构成的电路所提供的CMOS参考电压。可利用任意期望的技术改变电阻61以及63。本领域中常见的技术为利用不同的MOSFET晶体管(未显示)切换不同的电阻值以建立两个或多个不同的CMOS参考电平。低阈值信号LV_CC_THRESHOLD可为提供至上述MOSFET晶体管的栅极的可变电压信号以控制MOSFET晶体管的开/关状态。于低阈值检测器60的预设操作期间，差动放大器66的反相输入端的电压大于非反相输入端的电压，使得差动放大器66的输出端输出由闩锁67所闩锁的低电压。然而，当突波使V_CC低于选取的低阈值时，差动放大器66的反相输入端的电压低于非反相输入端的电压，使得差动放大器66的输出端输出由闩锁67所闩锁的正转换以产生低阈值警示LV_CC_ALARM。

高阈值检测器70包括差动放大器74，差动放大器74的非反相输入端耦接至连接于V_CC以及接地之间的串联电阻71以及72以提供适当的偏压至差动放大器74。串联电阻71以及72可于制作期间中进行适当的微调以建立所需的偏压。差动放大器74的反相输入端耦接至建立选取高阈值的参考电压。根据一范例，参考电压73可为根据期望高阈值改变参考电压V_REF的可变能带间隙参考(BGR)电路。于高阈值检测器70的预设操作期间，差动放大器74的非反相输入端的电压小于反相输入端的电压，使得差动放大器74的输出端输出低信号使与门84的输出维持为低，并通过闩锁75闩锁。然而，当突波使V_CC高于选取的高阈值时，差动放大器74的非反相输入端的电压大于反相输入端的电压，使得差动放大器74的输出端输出由闩锁75所闩锁的正转换以产生高阈值警示HV_CC_ALARM，其中正转换将使与门84的输出为高(假设为开机不稳定校正电路80的高电平)。

值得注意的是，低阈值检测器60通常并不会响应高突波，以及高阈值检测器70通常并不会响应于低突波。当发生高突波时，差动放大器66的反相输入端仅上升为更高，因此维持差动放大器66的输出为低。当发生低突波时，差动放大器74的非反相输入端仅下降为更低，因此维持差动放大器74的输出为低。

开机不稳定校正电路80用以校正发生于许多类型的能带间隙参考电路的问题，换言之，上述电路将持续不稳定直到V_CC达到既定最小电平为止。特别是上述电路于V_CC为非常低(例如V_CC介于0.8伏特至1.3伏特的范围内)的供电期间并不稳定。由于V_CC于此期间内低于低阈值，低阈值检测器60提供高信号至反相器82以及进而提供低信号至与门84，通过阻隔由高阈值电路70的差动放大器74所产生的任何可能的错误信号触发闩锁75。

适当的可变能带间隙参考电路为现有技术。于适当的能带间隙电路中，利用MOSFET晶体管(未显示)切换各种电阻值以建立两个或者更多不同的能带间隙参考V_REF电平。高阈值信号HV_CC_THRESHOLD可为提供至上述MOSFET晶体管的栅极的可变的电压信号以控制MOSFET晶体管的开/关状态。适当的带间隙参考电路的范例已描述于”Dominik Gruberet al.,A Voltage Reference with On-Chip Trimmable Temperature Coefficient andOffset Voltage,MIXDES 2011,18th International Conference“Mixed Design ofIntegrated Circuits and Systems,”June 16-18,2011,PP.231-236”中，于本文中引用其内容。

低阈值最小突波期间以及高阈值最小突波期间可为固定或者可变的，或者一者为固定而另一者为可变的。若上述突波期间为可变的，低(或高)突波检测期间可为相同或者独立于低(或高)阈值电压电平。图4显示用以执行可变突波检测期间分支电路的示例性技术，其中低阈值检测器60中的差动放大器66的输出提供至与门69以及延迟电路68，仅在触发信号必须持续维持一段时间直到相同的触发信号延迟通过延迟电路68的情况下触发信号才会通过与门69。若欲将低突波检测期间与低阈值电平调整为相同，可将信号LV_CC_THRESHOLD作为延迟电路68的控制信号。反之，则利用不同的信号。通过类似的方法，高阈值检测器70中的差动放大器74的输出提供至与门79以及延迟电路78，仅在触发信号持续维持一段时间直到相同的触发信号延迟通过延迟电路78的情况下触发信号才会通过与门79。若欲将高突波检测期间与高阈值电平调整为相同，可将信号HV_CC_THRESHOLD作为延迟电路78的控制信号。反之，则利用不同的信号。适当的可变延迟电路为现有技术，请参阅”Jung-LinYang et al.,Tunable Delay Element for Low Power VLSI Circuit Design,IEEENo.1-4244-0549-1/06,2006,PP.1-4”，本文中引用其内容。

图4所示的实施例为适当的自适应突波检测器的范例。其他电压比较电路可根据本发明的内容作适当地调整以提供自适应突波检测。

图5显示图1所示的自适应突波检测器10的一示例性操作步骤的流程图。可通过任何期望的方法致能突波检测(区块91)，无论是部分通过开机或者重开机过程或者部分通过命令。若有需要，预设低和/或高阈值可于致能时建立。当单芯片集成电路装置于操作时，突波检测器可根据操作模式自适应地配置低阈值、高阈值或者低以及高阈值两者(区块92)。当执行操作模式时，若V_CC皆未超过高阈值以及低阈值(方块93–“NO”)，则步骤90重新根据操作模式自适应地设定低阈值、高阈值或者低以及高阈值两者(方块92)。然而，当执行操作模式时，若V_CC超过高阈值以及低阈值(方块93–“YES”)，则输出低阈值警示LV_CC_ALARM或者高阈值警示HV_CC_ALARM(方块94)，使得单芯片集成电路装置可采取适当的动作(方块95)，例如关闭装置、重置装置、设定暂存位以指示可能的错误、或者其他预期动作。于突波检测后继续运作的装置重置低阈值警示LV_CC_ALARM或者高阈值警示HV_CC_ALARM(方块96)，以及步骤90重新根据操作模式自适应地设定低阈值、高阈值或者低以及高阈值两者(方块92)。

示范实施例：安全装置的突波检测

单芯片集成电路装置利用非挥发性数字存储器存储敏感信息。举例来说，快闪存储器广泛地应用于安全存储器装置、系统单芯片(SOC)以及现场可编程逻辑阵列(FPGA)中，用以存储指令指标、敏感数据、密码、加密金钥等或者上述的任意结合。快闪存储器的非易失性、可重新编程、一次性编程以及低功耗等特性则有利于上述的应用。

然而，许多类型的安全集成电路装置容易受到V_CC突波的破坏，攻击者可通过改变V_CC以于装置设计中利用上述弱点。举例来说，于V_CC下冲突波攻击中，装置逻辑中的正反器将改变其状态。除此之外，于此范例中，上述的状况将可能导致确认命令是否合法的加密逻辑发生故障，并允许执行不合法的命令。上述的状况将使得安全性受到影响。因此检测标准操作示窗外的V_CC以及设定警示或者采取适当的动作对安全芯片的安全性而言为有效的。

为了解决V_CC突波攻击的威胁，提供一种具有自适应突波检测器(如图1所示的自适应突波检测器10)的集成电路。自适应V_CC突波检测器可监测集成电路装置中任何位置的V_CC，虽然实际监测靠近集成电路装置的外部V_CC接脚对一些集成电路装置而言为有利的，以避免内部电路阻抗影响内部V_CC波形。另外，监测靠近感应电路的V_CC对一些集成电路而言为有利的。

图6为示例性安全单芯片集成电路装置100的示意图。安全单芯片集成电路装置100包括电压调节器101、内部参考值102、自适应突波检测器103、模拟检测器104、重置以及中断105、处理单元和/或控制逻辑106、时序产生器107、破坏检测器108、输入/输出控制器109、服务模块110、存储器阵列111以及安全功能(例如密码)112。自适应突波检测器103提供低阈值警示信号LV_CC_ALARM和/或高阈值警示信号HV_CC_ALARM至破坏检测器108，破坏检测器108根据阈值的不符合情形以及操作模式的影响决定适当的反应。

示范实施例：非安全装置的突波检测

图7为类似于图6所示的安全单芯片集成电路装置100的示例性单芯片集成电路装置200的示意图，其中单芯片集成电路装置200缺少破坏检测器108以及安全功能112。自适应突波检测器103提供低阈值警示信号LV_CC_ALARM和/或高阈值警示信号HV_CC_ALARM至任意功能元件。举例来说，提供低阈值警示信号LV_CC_ALARM和/或高阈值警示信号HV_CC_ALARM至重置以及中断元件105以重置装置或者装置的特定功能元件，或者提供至处理单元和/或控制逻辑106以通过输入/输出控制器109通知外部装置或者电路事件的发生。

本文所描述的本发明的各种实施例用以示例本发明。可根据本发明所揭露的实施例进行变化或修改，以及所属技术领域具有通常知识者可藉由阅读本文理解实际的替代方案以及实施例的各种元件。任何在本领域技术人员，在不脱离本发明的精神和范围内，可以广义的方式作适当的更动和替换。

Claims (15)

1.一种检测电源电压突波方法，其特征在于，所述电源电压提供至具有多个操作模式的一单芯片集成电路装置，该检测电源电压突波方法包括：

一第一操作模式步骤，以一第一操作模式操作所述单芯片集成电路装置，其中所述第一操作模式选取自所述多个操作模式中；

一配置可配置检测阈值步骤，根据所述第一操作模式配置一可配置检测阈值作为分别对应于一个或多个所述操作模式的多个检测阈值的一者以响应所述第一操作模式步骤，其中所述可配置检测阈值具有多个低检测阈值以及多个高检测阈值；以及

一监测电源电压步骤，监测所述电源电压，当所述电源电压低于所述可配置检测阈值所对应的所述低检测阈值或者超过所述可配置检测阈值所对应的所述高检测阈值时，则监测为一突波。

2.如权利要求1所述的检测电源电压突波方法，其特征在于，

所述配置可配置检测阈值步骤包括配置对应于所述低检测阈值的一既定最小期间；以及

所述突波具有小于所述低检测阈值的一最小电压振幅或者持续一持续时间且小于所述低检测阈值的所述最小电压振幅，其中所述持续时间大于所述既定最小期间。

3.如权利要求1所述的检测电源电压突波方法，其特征在于，

所述配置可配置检测阈值步骤包括配置对应于所述高检测阈值的一既定最小期间；以及

所述突波具有大于所述高检测阈值的一最大电压振幅或者持续一持续时间且大于所述高检测阈值的所述最大电压振幅，其中所述持续时间大于所述既定最小期间。

4.如权利要求1所述的检测电源电压突波方法，其特征在于，该检测电源电压突波方法还包括：

根据所述第一操作模式配置一额外可配置检测阈值作为分别对应于一个或多个所述操作模式的多个检测阈值的一者以响应所述第一操作模式步骤，其中所述可配置检测阈值为所述低检测阈值，所述额外可配置检测阈值为所述高检测阈值；以及

于所述监测电源电压步骤中，当所述电源电压超过所述额外可配置检测阈值时，则监测为所述突波。

5.如权利要求4所述的检测电源电压突波方法，其特征在于，该检测电源电压突波方法还包括：

于所述监测电源电压步骤中检测一第一突波；以及

设定一警示以响应所述第一突波。

6.如权利要求1所述的检测电源电压突波方法，其特征在于，该检测电源电压突波方法还包括：

一第二操作模式步骤，以一第二操作模式操作所述单芯片集成电路装置，其中所述第二操作模式接续于所述第一操作模式且不同于所述第一操作模式；

根据所述第二操作模式配置一接续可配置检测阈值作为对应于一个或多个所述操作模式的多个检测阈值的一者以响应所述第二操作模式步骤，其中所述接续可配置检测阈值具有多个接续低检测阈值以及多个接续高检测阈值；以及

一接续监测电源电压步骤，监测所述电源电压，当所述电源电压低于所述接续可配置检测阈值所对应的所述接续低检测阈值或者超过所述接续可配置检测阈值所对应的所述接续高检测阈值时，则监测为一突波。

7.一种检测电源电压突波方法，其特征在于，所述电源电压提供至具有多个操作模式的一单芯片集成电路装置，该检测电源电压突波方法包括：

以一读取操作模式、一抹除操作模式、或者一编程操作模式的一者操作所述单芯片集成电路装置；

根据所述读取操作模式配置一第一低检测阈值，根据所述抹除操作模式或者所述编程操作模式配置一第二低检测阈值以响应操作步骤；

根据所述读取操作模式配置一第一高检测阈值，根据所述抹除操作模式或者所述编程操作模式配置一第二高检测阈值以响应操作步骤；以及

监测所述电源电压，当所述单芯片集成电路装置为所述读取操作模式、且所述电源电压低于所述第一低检测阈值或者超过所述第一高检测阈值，或者所述单芯片集成电路装置为所述抹除操作模式或者所述编程操作模式、且所述电源电压低于所述第二低检测阈值或者超过所述第二高检测阈值时，则监测为一突波。

8.如权利要求7所述的检测电源电压突波方法，其特征在于，

所述第一低检测阈值为1.4伏特；

所述第二低检测阈值为1.3伏特；

所述第一高检测阈值为2.05伏特；以及

所述第二高检测阈值为2.15伏特。

9.一种单芯片集成电路装置，其特征在于，所述单芯片集成电路装置具有多个操作模式，该单芯片集成电路装置包括：

多个功能电路，用以分别于所述操作模式中进行操作；

一控制逻辑，用以提供一控制信号以指示目前所致能的多个操作模式的一者；以及

一电源电压阈值检测电路，用以分别对所述多个操作模式中一个或多个操作模式配置一可配置检测阈值，所述可配置检测阈值具有多个低检测阈值以及多个高检测阈值，其中所述电源电压阈值检测电路耦接至所述控制逻辑，用以响应所述控制信号，当目前所致能的所述多个操作模式的一者有电源电压低于所述可配置检测阈值所对应的所述低检测阈值或者超过所述可配置检测阈值所对应的所述高检测阈值时，提供一输出警示。

10.如权利要求9所述的单芯片集成电路装置，其特征在于，

所述电源电压阈值检测电路用以配置所述低检测阈值的一者以及所述高检测阈值的一者给当前的所述目前所致能的所述多个操作模式之一。

11.如权利要求10所述的单芯片集成电路装置，其特征在于，所述电源电压阈值检测电路包括：

一低阈值检测器，具有由所述控制信号所控制的一CMOS参考电路；以及

一高阈值检测器，具有由所述控制信号所控制的一能带间隙参考电路。

12.如权利要求11所述的单芯片集成电路装置，其特征在于，所述电源电压阈值检测电路还包括一开机不稳定校正电路，具有耦接至所述低阈值检测器的一输出的一输入，以及具有耦接至所述高阈值检测器的一输出以于所述单芯片集成电路的开机期间阻隔自所述高阈值检测器的一警示信号。

13.如权利要求9所述的单芯片集成电路装置，其特征在于，所述电源电压阈值检测电路包括：

一差动放大器，具有响应于所述控制信号的一输出、一偏压输入以及一可变参考电压输入；以及

一闩锁，耦接至所述差动放大器的所述输出。

14.如权利要求13所述的单芯片集成电路装置，其特征在于，该电源电压阈值检测电路还包括：

一CMOS参考电路，响应于所述控制信号，以及具有耦接至所述差动放大器的所述可变参考电压输入的一输出。

15.如权利要求13所述的单芯片集成电路装置，其特征在于，该电源电压阈值检测电路还包括：

一能带间隙参考电路，响应于所述控制信号，以及具有耦接至所述差动放大器的所述可变参考电压输入的一输出。