JPH01300705A - フィルター回路 - Google Patents
フィルター回路Info
- Publication number
- JPH01300705A JPH01300705A JP13207888A JP13207888A JPH01300705A JP H01300705 A JPH01300705 A JP H01300705A JP 13207888 A JP13207888 A JP 13207888A JP 13207888 A JP13207888 A JP 13207888A JP H01300705 A JPH01300705 A JP H01300705A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- iin
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
この発明はモノリシック集積回路におけるフィルター回
路に関するものである。
路に関するものである。
(従来技術)
IC(集積回路)内に例えば、アンプA1、A2の間に
バイパスフィルターを構成する場合は第5図に示すよう
にICの端子P、、P2を2ケ使用し、これにコンデン
サCを外付けすることが一般的である。ただ端子数に制
約があるときは第6図に示すように後段のアンプA3を
差動回路とL ]端子形のバイパスフィルターを実現さ
せることもある。第7図は第6図の1端子形のバイパス
フィルターを具体化した回路例を示すものである。
バイパスフィルターを構成する場合は第5図に示すよう
にICの端子P、、P2を2ケ使用し、これにコンデン
サCを外付けすることが一般的である。ただ端子数に制
約があるときは第6図に示すように後段のアンプA3を
差動回路とL ]端子形のバイパスフィルターを実現さ
せることもある。第7図は第6図の1端子形のバイパス
フィルターを具体化した回路例を示すものである。
第7図において、トランジスタQ1〜Q5、定電流源I
は差動増幅回路A3を構成しており、トランジスタQ1
とQ2のベース間の電圧差に比例した出力電流1oを負
荷回路RLに出力する。入力信号電圧源V INの周波
数f INが十分高く抵抗Rに対しコンデンサCのイン
ピーダンスが低く無視できるとするとトランジスタQ1
のベースは交流的に接地されることになる。このときト
ランジスタQ2のベースには入力信号電圧源V INが
印加されており、トランジスタQ 1、Q 2のベース
間の電圧は入力信号電圧源V INであり、差動増幅回
路A3コンダクタンス(電圧−電流変換利得)をG、と
すると出力電流ioはV IN ’ G xとなる。
は差動増幅回路A3を構成しており、トランジスタQ1
とQ2のベース間の電圧差に比例した出力電流1oを負
荷回路RLに出力する。入力信号電圧源V INの周波
数f INが十分高く抵抗Rに対しコンデンサCのイン
ピーダンスが低く無視できるとするとトランジスタQ1
のベースは交流的に接地されることになる。このときト
ランジスタQ2のベースには入力信号電圧源V INが
印加されており、トランジスタQ 1、Q 2のベース
間の電圧は入力信号電圧源V INであり、差動増幅回
路A3コンダクタンス(電圧−電流変換利得)をG、と
すると出力電流ioはV IN ’ G xとなる。
また周波数f INが低い領域では抵抗Rに対しコンデ
ンサCのインピーダンスが高くなり等価的にオーブン状
態と考えれば、トランジスタQ1およびQ2のベース間
電圧は0となり、従って1o=0となる。つまり出力電
流ioは、ノ\イバスフィルターの特性を持つことにな
る。 差動増幅回路A3の入力インピーダンスが抵抗R
に対し十分高いとすると、出力電流ioが3dB低下す
る低域カットオフ周波数fCは、 f c、−1,/ (2yr CR) となる。
ンサCのインピーダンスが高くなり等価的にオーブン状
態と考えれば、トランジスタQ1およびQ2のベース間
電圧は0となり、従って1o=0となる。つまり出力電
流ioは、ノ\イバスフィルターの特性を持つことにな
る。 差動増幅回路A3の入力インピーダンスが抵抗R
に対し十分高いとすると、出力電流ioが3dB低下す
る低域カットオフ周波数fCは、 f c、−1,/ (2yr CR) となる。
この回路は、共通エミッタ接続を持った電圧入力の差動
増幅回路A3のため、少ない歪で動作できる範囲はトラ
ンジスタQl+ 、 Q2のベース間の電圧差が士GO
m V程度、交流で表わすと40mVr+nS程度であ
る。つまり通過帯域の許容入力が40 m■rlIls
程度しかないことになる。対策としてトランジスタQ+
、Q2のエミッタにそれぞれ抵抗素子を挿入し、電流負
帰還をかけることによって歪を低下させ許容入力を増加
させることは可能であるが、この場合帰還用の抵抗素子
の電圧降下によって最低動作電圧V が上昇してし
まうことCCM I N になる。第7図の入力信号電圧源VIN−40+nVr
mS%)7ンジスタQ3のベース・エミッタ間電圧VB
E(Q3 ) −0,7V、 トランジスタQ1、Q
sのコレクタ・エミッタ間の飽和電圧をそれぞれVcE
Sat (Q+ ) = V cEsat (Qs )
= 0.IVとすると、V ” V (Q
3 ) 十V cB(Q 1)CCMIN B
E +VcE(Qs)2aVIN −0,7+ O,l+ 0.1+ 2./’T X
O,04−1,01V となる。
増幅回路A3のため、少ない歪で動作できる範囲はトラ
ンジスタQl+ 、 Q2のベース間の電圧差が士GO
m V程度、交流で表わすと40mVr+nS程度であ
る。つまり通過帯域の許容入力が40 m■rlIls
程度しかないことになる。対策としてトランジスタQ+
、Q2のエミッタにそれぞれ抵抗素子を挿入し、電流負
帰還をかけることによって歪を低下させ許容入力を増加
させることは可能であるが、この場合帰還用の抵抗素子
の電圧降下によって最低動作電圧V が上昇してし
まうことCCM I N になる。第7図の入力信号電圧源VIN−40+nVr
mS%)7ンジスタQ3のベース・エミッタ間電圧VB
E(Q3 ) −0,7V、 トランジスタQ1、Q
sのコレクタ・エミッタ間の飽和電圧をそれぞれVcE
Sat (Q+ ) = V cEsat (Qs )
= 0.IVとすると、V ” V (Q
3 ) 十V cB(Q 1)CCMIN B
E +VcE(Qs)2aVIN −0,7+ O,l+ 0.1+ 2./’T X
O,04−1,01V となる。
従って従来回路では、
1、許容入力が大きくできない。
2 最低動作電源電圧を低くできない。
3、バイアス電流源の他のバイアス電圧源V ref’
が必要で回路構成が複雑になる。
が必要で回路構成が複雑になる。
等の問題があった。。
(発明が解決しようとする課題)
上記したフィルター回路では許容入力を大きくできず、
許容入力を大きくしたならば最低動作電源電圧が大きく
なることのほかにバイアス電流源の他にバイアス電圧源
を必要とし5、回路構成を複雑なものにしていた。
許容入力を大きくしたならば最低動作電源電圧が大きく
なることのほかにバイアス電流源の他にバイアス電圧源
を必要とし5、回路構成を複雑なものにしていた。
そこでこの発明は、入力を電圧源とせず、電流源として
構成したことにより、上記した問題点のないフィルター
回路を提供しようとするものである。
構成したことにより、上記した問題点のないフィルター
回路を提供しようとするものである。
[発明の構成コ
(課題が解決するための手段)
この発明のフィルター回路はエミッタを直接あるいは抵
抗素子を介して基準電位点に接続した第1、第2、第3
のトランジスタを有し、この第1および第2のトランジ
スタのベースには直接あるいは抵抗素子を介して入力信
号電流源の接続された該第1のトランジスタのコレクタ
に接続し、前記第3のトランジスタのベースには直列あ
るいは抵抗素子を介して前記第1のトランジスタのコレ
クタに接続し、前記第3のトランジスタのコレクタは前
記カレントミラー回路の出力に接続し、この接続点を電
流伝達の出力端子としてなるフィルター回路において、
前記第3のトランジスタのベースと前記基準電位点ある
いは交流的な基準電位点にインピーダンス変化素子を接
続したものである。
抗素子を介して基準電位点に接続した第1、第2、第3
のトランジスタを有し、この第1および第2のトランジ
スタのベースには直接あるいは抵抗素子を介して入力信
号電流源の接続された該第1のトランジスタのコレクタ
に接続し、前記第3のトランジスタのベースには直列あ
るいは抵抗素子を介して前記第1のトランジスタのコレ
クタに接続し、前記第3のトランジスタのコレクタは前
記カレントミラー回路の出力に接続し、この接続点を電
流伝達の出力端子としてなるフィルター回路において、
前記第3のトランジスタのベースと前記基準電位点ある
いは交流的な基準電位点にインピーダンス変化素子を接
続したものである。
(作 用)
上記した手段において、前記第3のトランジスタのベー
スと基準電位点間に接続したインピーダンス変化素子を
コンデンサCを挿入した例を考えて見る。前記入力信号
電流源i INが零の場合は前記出力端子には直流電流
が流れない。入力信号電流源i INが零以外のとき出
力端子に流れる出力信号電流ioは、 となる。但しi c (Q2 ) 、i c (Qs
)は前記第2、第3のトランジスタのコレクタ電流、R
は前記抵抗素子の抵抗値である。従ってω−2πf+N
(fINは入力信号電流i INの周波数)が高くてω
CR〉1のどきi o = i INとなり、ω−2π
fが低くωCR<1の場合1o=0となる。
スと基準電位点間に接続したインピーダンス変化素子を
コンデンサCを挿入した例を考えて見る。前記入力信号
電流源i INが零の場合は前記出力端子には直流電流
が流れない。入力信号電流源i INが零以外のとき出
力端子に流れる出力信号電流ioは、 となる。但しi c (Q2 ) 、i c (Qs
)は前記第2、第3のトランジスタのコレクタ電流、R
は前記抵抗素子の抵抗値である。従ってω−2πf+N
(fINは入力信号電流i INの周波数)が高くてω
CR〉1のどきi o = i INとなり、ω−2π
fが低くωCR<1の場合1o=0となる。
このようにインピーダンス変化素子をコンデンサを例に
した場合の出力信号電流は、バイパスフィルター特性と
なる。
した場合の出力信号電流は、バイパスフィルター特性と
なる。
(実施例)
以下、この発明の一実施例につき図面を参照し、詳細に
説明する。
説明する。
第1図において、それぞれのエミッタが接地されたQ1
〜Q3はNPN型のトランジスタである。
〜Q3はNPN型のトランジスタである。
トランジスタQ1、Q2のベースは人力信号1喧流源I
INの接続されたトランジスタQ1のコレツ2に接続
する。さらにトランジスタQ1のコレクタは入力直流電
流源11を介して電源V。0に接続する。PNPトラン
ジスタQ4、Qsはベースを共−過接続し、トランジス
タQ4のベースとコレクタを共通接続し“ごカレントミ
ラー回路CM侶・構成する。カレントミラー回路CMの
入力であるトランジスタQ4のコレクタはトランジスタ
Q2のコレクタに接続する。トランジスタQ3のベース
は抵抗Rを介してトランジスタQ1のコレクタに接続し
、コレクタはカレントミラー回路CMの出力に接続する
。この接続点を出力端子01lTと12、出力端子01
JTに負荷RLを接続する。トランジスタQ3のベース
および抵抗Rの接続点と接地間にはコンデンサCを接続
している。
INの接続されたトランジスタQ1のコレツ2に接続
する。さらにトランジスタQ1のコレクタは入力直流電
流源11を介して電源V。0に接続する。PNPトラン
ジスタQ4、Qsはベースを共−過接続し、トランジス
タQ4のベースとコレクタを共通接続し“ごカレントミ
ラー回路CM侶・構成する。カレントミラー回路CMの
入力であるトランジスタQ4のコレクタはトランジスタ
Q2のコレクタに接続する。トランジスタQ3のベース
は抵抗Rを介してトランジスタQ1のコレクタに接続し
、コレクタはカレントミラー回路CMの出力に接続する
。この接続点を出力端子01lTと12、出力端子01
JTに負荷RLを接続する。トランジスタQ3のベース
および抵抗Rの接続点と接地間にはコンデンサCを接続
している。
トランジスタQ1〜Q3は特性的に等しく1ミッタ接地
電流増幅率βも十分大きくベース電流が実質的に無視で
きるとし、カレントミラー回路CMの出力電流であるト
ランジスタQ5のコレクタ電流1 c (Qs )が入
力電流であるトランジスタQ2のコレクタ電流1 c
(Q2 )と等しいとして以下に作用を説明する。
電流増幅率βも十分大きくベース電流が実質的に無視で
きるとし、カレントミラー回路CMの出力電流であるト
ランジスタQ5のコレクタ電流1 c (Qs )が入
力電流であるトランジスタQ2のコレクタ電流1 c
(Q2 )と等しいとして以下に作用を説明する。
人力信号電流源I INの人力交流電流iINがi l
N−1)の場合、トランジスタQ1〜Q3、Qsのコレ
クタ電流は電流源■1の電流■1と等しくIc(Q+)
−IC(Q2)−IC(Qs)−1c(Qs)である。
N−1)の場合、トランジスタQ1〜Q3、Qsのコレ
クタ電流は電流源■1の電流■1と等しくIc(Q+)
−IC(Q2)−IC(Qs)−1c(Qs)である。
また出力端子OUTに流れる出力電流Ioはlo−1c
(Qs)−1c(Qx)であり、Ic((h) −1c
(Qs )であることからIc=0である。
(Qs)−1c(Qx)であり、Ic((h) −1c
(Qs )であることからIc=0である。
つまり出力端子OUTには直流電流は流れない。
次に入力交流信号電流i INがi IN≠0の場合を
第1図の回路構成を交流的な等価回路で現わした第2図
を用いて考えてみる。トランジスタQ2の交流コレクタ
電流i c (Q2 )はトランジスタQ1のエミッタ
等価抵抗r e ((h )がre(Q+)<Rとする
と、 el i+h0re(Q+) ic(Q2)−−=ilN re<Q2) re(Q2) (+、+ re(Q+ ) = re(Q2) )とな
り、交流コレクタ電流i e (Q2 )はコルデンサ
Cの両端?l5rEecに依存する。またトランジスタ
Q3の交流コレクタ電流i c (Qs )は、e( ic((h)=□ re(Qs) (+、+ re(Q+ ) −re(Qq ))
となる。交流出力信号電流ioは、 i o = i c (Q2 ) i (Q3 )
−i IN (1−(1/jωcR+1))となる。ω
−2πf IN (f INは入力交流信号電流の周波
数)が高くてωCR>1のときi o = i INと
なり、ω−2πf INが低くωCR< 1のとき11
N−0となる。つまり交流出力信号電流ioはバイパス
フィルター特性を有することになる。このとき−3dB
力ツトオフ周波数fCは、fc−1/2πCRで求めら
れる。
第1図の回路構成を交流的な等価回路で現わした第2図
を用いて考えてみる。トランジスタQ2の交流コレクタ
電流i c (Q2 )はトランジスタQ1のエミッタ
等価抵抗r e ((h )がre(Q+)<Rとする
と、 el i+h0re(Q+) ic(Q2)−−=ilN re<Q2) re(Q2) (+、+ re(Q+ ) = re(Q2) )とな
り、交流コレクタ電流i e (Q2 )はコルデンサ
Cの両端?l5rEecに依存する。またトランジスタ
Q3の交流コレクタ電流i c (Qs )は、e( ic((h)=□ re(Qs) (+、+ re(Q+ ) −re(Qq ))
となる。交流出力信号電流ioは、 i o = i c (Q2 ) i (Q3 )
−i IN (1−(1/jωcR+1))となる。ω
−2πf IN (f INは入力交流信号電流の周波
数)が高くてωCR>1のときi o = i INと
なり、ω−2πf INが低くωCR< 1のとき11
N−0となる。つまり交流出力信号電流ioはバイパス
フィルター特性を有することになる。このとき−3dB
力ツトオフ周波数fCは、fc−1/2πCRで求めら
れる。
この回路の入力インピーダンスはトランジスタQ1のエ
ミッタ等価抵抗re(Q+ )であり、re(Q+)
−Vv / Ic (Q+ )である。VTは電子の熱
電圧−kT/qであり、常温で約28 mVである。こ
こでI C((h ) = 100μAとするとre
(Q+ )は260Ωと非常に小さい。またこのときi
+N−toμAp−pとすると、入力電圧e 1−re
(Q+ ) i INのため、入力端子振幅は2.8
m V と非常に小さい。こ−P 、y (Q4) の回路の最低動作電源電圧■。CMIN BE十V
cEsat(Q4) −〇−7+ 0.1−0.8V
と非常に低くすることが可能である。またこの回路は大
振幅の電圧処理部分がないため、入力信号電流の大きな
変化に対しても原理的に歪を生じないものとなる。
ミッタ等価抵抗re(Q+ )であり、re(Q+)
−Vv / Ic (Q+ )である。VTは電子の熱
電圧−kT/qであり、常温で約28 mVである。こ
こでI C((h ) = 100μAとするとre
(Q+ )は260Ωと非常に小さい。またこのときi
+N−toμAp−pとすると、入力電圧e 1−re
(Q+ ) i INのため、入力端子振幅は2.8
m V と非常に小さい。こ−P 、y (Q4) の回路の最低動作電源電圧■。CMIN BE十V
cEsat(Q4) −〇−7+ 0.1−0.8V
と非常に低くすることが可能である。またこの回路は大
振幅の電圧処理部分がないため、入力信号電流の大きな
変化に対しても原理的に歪を生じないものとなる。
なお、第1図の回路ではトランジスタQ3と接地間には
コンデンサCを入れてバイパスフィルター特性としたが
、コイルし、コンデンサCの直列回路を入れるとバイパ
スフィルターが構成できる。
コンデンサCを入れてバイパスフィルター特性としたが
、コイルし、コンデンサCの直列回路を入れるとバイパ
スフィルターが構成できる。
またトランジスタQ2のベースにベース電流を補正する
抵抗(例えばR/2)を入れてもよい。
抵抗(例えばR/2)を入れてもよい。
第3図はこの発明の他の実施例を示すものである。この
実施例はトランジスタQ4、Q5のベース電流によるカ
レントミラーの入出力の電流誤差を補正するためトラン
ジスタQ6を付加したものである。この場合最低動作電
源電圧V は第CCHI N 1図に比して高くなる。
実施例はトランジスタQ4、Q5のベース電流によるカ
レントミラーの入出力の電流誤差を補正するためトラン
ジスタQ6を付加したものである。この場合最低動作電
源電圧V は第CCHI N 1図に比して高くなる。
第4図はこの発明のもう一つの他の実施例を示すもので
ある。この実施例はトランジスタQ1と電流源11間に
図示極性のダイオードQ9を接続し、ダイオードQ、と
電流電源11間にベースを接続し、ダイオードQ9によ
りバイアスされるトランジスタQ +oはエミッタをト
ランジスタQ2のコレクタに、コレクタをトランジスタ
Q4のコレクタに接続している。トランジスタQ +o
のベースはエミッタをトランジスタQ3のコレクタに、
コレクタを出力端子OUTに接続したトランジスタQ1
1のベースに接続するとともにコレクタを電源Vccに
、エミッタをトランジスタQ2と抵抗Rに接続したトラ
ンジスタQ+2のベースに共通接続している。トランジ
スタQ4、Q5のベースを共通接続し、トランジスタQ
5のベースとコレクタを共通接続してカレントミラー回
路CMのトランジスタQ5のコレクタにエミッタを出力
端子OUTにコレクタを接続したトランジスタQI3の
ベースはトランジスタQ4のコレクタに接続している。
ある。この実施例はトランジスタQ1と電流源11間に
図示極性のダイオードQ9を接続し、ダイオードQ、と
電流電源11間にベースを接続し、ダイオードQ9によ
りバイアスされるトランジスタQ +oはエミッタをト
ランジスタQ2のコレクタに、コレクタをトランジスタ
Q4のコレクタに接続している。トランジスタQ +o
のベースはエミッタをトランジスタQ3のコレクタに、
コレクタを出力端子OUTに接続したトランジスタQ1
1のベースに接続するとともにコレクタを電源Vccに
、エミッタをトランジスタQ2と抵抗Rに接続したトラ
ンジスタQ+2のベースに共通接続している。トランジ
スタQ4、Q5のベースを共通接続し、トランジスタQ
5のベースとコレクタを共通接続してカレントミラー回
路CMのトランジスタQ5のコレクタにエミッタを出力
端子OUTにコレクタを接続したトランジスタQI3の
ベースはトランジスタQ4のコレクタに接続している。
上記構成において、トランジスタQ、〜Q+3はトラン
ジスタQ1〜Q3の電源電圧の依存性を少なくするとと
もにトランジスタQ第3はカレントミラー回路CMの出
力電流の電源電圧の依存性も少なくし、電源電圧の変動
による弊害も少な(できる。この場合でも最低動作電源
電圧V。CMINは第1図に比して高くなる。
ジスタQ1〜Q3の電源電圧の依存性を少なくするとと
もにトランジスタQ第3はカレントミラー回路CMの出
力電流の電源電圧の依存性も少なくし、電源電圧の変動
による弊害も少な(できる。この場合でも最低動作電源
電圧V。CMINは第1図に比して高くなる。
[発明の効果]
以上記載したようにこの発明によるフィルター回路によ
れば、最低動作電圧を低くすることができるとともに大
きな入力変化に対しても原理的に歪を生じないものとな
る。またIC化した場合外付インピーダンス素子を1端
子で接続できるばかりかバイアス用(基準)電圧源が不
要なため極めてシンプルな構成にできるものである。
れば、最低動作電圧を低くすることができるとともに大
きな入力変化に対しても原理的に歪を生じないものとな
る。またIC化した場合外付インピーダンス素子を1端
子で接続できるばかりかバイアス用(基準)電圧源が不
要なため極めてシンプルな構成にできるものである。
第1図はこの発明の一実施例を示す回路図、第2図は第
1図の交流等価回路図、第3図はこの発明の他の実施例
を示す回路図、第4図はこの発明のもう一つの実施例を
水回路図、第5図は従来の回路図、第6図は他の従来の
回路図、第7図は第6図の具体的な回路図である。 Ql、Q2、Q3・・・トランジスタ R・・・・・・・・・抵抗 CM・・・・・・カレントミラー C・・・・・・・・・コンデンサ
1図の交流等価回路図、第3図はこの発明の他の実施例
を示す回路図、第4図はこの発明のもう一つの実施例を
水回路図、第5図は従来の回路図、第6図は他の従来の
回路図、第7図は第6図の具体的な回路図である。 Ql、Q2、Q3・・・トランジスタ R・・・・・・・・・抵抗 CM・・・・・・カレントミラー C・・・・・・・・・コンデンサ
Claims (3)
- (1)エミッタを直接あるいは抵抗素子を介して基準電
位点に接続した第1、第2、第3のトランジスタを有し
、この第1および第2のトランジスタのベースには直接
あるいは抵抗素子を介して入力信号電流源の接続された
該第1のトランジスタのコレクタに接続し、前記第3の
トランジスタのベースには直接あるいは抵抗素子を介し
て前記第1のトランジスタのコレクタに接続し、前記第
3のトランジスタのコレクタは前記カレントミラー回路
の出力に接続し、この接続点を電流伝達の出力端子とし
てなるフィルター回路において、前記第3のトランジス
タのベースと前記基準電位点あるいは交流的な基準電位
点にインピーダンス変化素子を接続したことを特徴とす
るフィルター回路。 - (2)前記カレントミラー回路の共通ベース間と入力間
に前記第1ないし第3のトランジスタの各ベースによる
各コレクタ電流の誤差を補償するための手段を追加して
なることを特徴とする請求項1記載のフィルター回路。 - (3)前記第1ないし第3のトランジスタのコレクタと
カレントミラー回路間に電源電圧の変動による該第1な
いし第3のトランジスタのコレクタ電流の誤差を補償す
るための手段を追加してなることを特徴とする請求項第
1記載のフィルター回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13207888A JP2614272B2 (ja) | 1988-05-30 | 1988-05-30 | フィルター回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13207888A JP2614272B2 (ja) | 1988-05-30 | 1988-05-30 | フィルター回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01300705A true JPH01300705A (ja) | 1989-12-05 |
JP2614272B2 JP2614272B2 (ja) | 1997-05-28 |
Family
ID=15072994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13207888A Expired - Fee Related JP2614272B2 (ja) | 1988-05-30 | 1988-05-30 | フィルター回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2614272B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04373305A (ja) * | 1991-06-24 | 1992-12-25 | Nec Kansai Ltd | ローパスフィルタ |
-
1988
- 1988-05-30 JP JP13207888A patent/JP2614272B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04373305A (ja) * | 1991-06-24 | 1992-12-25 | Nec Kansai Ltd | ローパスフィルタ |
JP2625283B2 (ja) * | 1991-06-24 | 1997-07-02 | 関西日本電気株式会社 | ローパスフィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP2614272B2 (ja) | 1997-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5142242A (en) | Precision transconductance amplifier | |
JPS5990412A (ja) | 双方向性定電流駆動回路 | |
US4057743A (en) | Current sensing circuit | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH0479166B2 (ja) | ||
JPH0247883B2 (ja) | ||
JPH01300705A (ja) | フィルター回路 | |
JPH04127703A (ja) | 演算増幅回路 | |
JPH03112214A (ja) | 電圧比較回路 | |
JP2569944B2 (ja) | カレントミラー回路 | |
JPS62234406A (ja) | 電力増幅回路 | |
JP3381100B2 (ja) | 増幅器 | |
JPS62117403A (ja) | カレントミラ−回路 | |
JPH0630424B2 (ja) | 利得可変型増幅回路 | |
JPH0421363B2 (ja) | ||
JPS593606Y2 (ja) | 相補差動増幅回路 | |
JPS63296404A (ja) | 差動増幅回路 | |
JPS62133810A (ja) | 掛算回路 | |
JPH0487407A (ja) | バッファ回路 | |
JPH0363847B2 (ja) | ||
JPS5925407A (ja) | 演算増幅回路 | |
JPS5950605A (ja) | カレントミラ−回路 | |
JPS6238009A (ja) | 差動増幅器 | |
JPH03144813A (ja) | 電圧安定化回路 | |
JPS59119910A (ja) | レベルシフト回路付増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |