JPH03144813A - 電圧安定化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、広い範囲の出力電圧が得られる電圧安定化回
路に関するものである。

〔従来の技術］ 従来の一般的な電圧安定化回路の一例を第３図に示す。

第３図に示す電圧安定化回路は、 それぞれの工箋ツタが電源端子（１０９）に、そしてベ
ースが共通接続された一対のＰＮＰ型トランジスタ（１
０１）　、　（１０２）よりなるカレント稟う−回路（
１１２）と、ＮＰＮ型トランジスタ（１０３）　、　（
１０４）のそれぞれのエミ・ン夕を等価的電流源（１０
６）に接続し、入力端子（１１０）からの入力端子を前
記トランジスタ（１０３）のベースに加える差動増幅回
路（１１３）と、コレクタを電源に接続したＮＰＮ型ト
ランジスタ（１０５）　と、ＮＰＮ型トランジスタ（１
０５）のエミッタと接地間に接続された抵抗（１０７）
　、　（１０８）を備えるとともに、トランジスタ（１
０５）のエミッタを出力端子（１１１）に接続し、差動
増幅器（１１３）のそれぞれの出力、即ちトランジスタ
（１０３）　、　（１０４）のコレクタをカレントごラ
ー回路（１１２）の入力側トランジスタ（１０１）のコ
レクタ、ベースの共通接続点および出力側トランジスタ
（１０２）のコレクタに接続し、このコレクタの共通接
続点をトランジスタ（１０５）のベースに接続し、前記
抵抗（１０７）　、　（１０８）の共通接続点に差動増
幅器（１１３）のトランジスタ（１０４）のベースを接
続した構成である。

ここで、抵抗（１０７）　、　（１０８）の抵抗値をＲ
１゜７゜Ｒ１０８とすると、出力電圧Ｖ　Ｉｌｌ　は次
のように示される。

Ｖ＋ｚ＝（Ｌ＋Ｒ＋。７／Ｒ１゜５）ＸＶ＋。。

したがって、抵抗（１０７）　、　（１０８）の抵抗値
の比だけで安定化された電圧の値を決定することができ
るのである。

また、安定化電圧の範囲の最大値Ｖ＋＋＋ｍａＸは、ト
ランジスタ（１０２）　のコレクタ、エミッタ間の飽和
電圧をＶ　Ｃｅ　（３ＡＴｌ　ｌ　ＯＲ、トランジスタ
（１０５）のベース、エミッタ間の電圧をＶＢＥ＋。、
とすると、Ｌｌｌ　ｍａ　ｘ＝ｖｃｃ　　（ＶＣＥＴＳ
ＡＴ１１０２＋■、１゜、） となる。ただし、ＶＣＣは電源電圧である。

通常、ＶｃＥ＋５Ａｔｚｏｚ”ｖｏ、２　Ｖ、■。、。

、　＃０．７　Ｖであるので、Ｖ、、、　　ｍａ　ｘ＝
Ｖｃ、−０，９となり、安定化された電圧の出力範囲が
第４図に示すように制限され、電源電圧の０．９　Ｖ以
下の出力電圧しか出力できない。

〔発明が解決しようとする課題〕

上述したように、従来の電圧安定化回路では、安定化電
圧の範囲の最大値Ｖｚ＋ｍａＸは、第４図に示すように
制限され、電源電圧の０．９ｖ以下の出力電圧しか出力
できなく、電源電圧に対して出力電圧の範囲が狭いとい
う課題を有している。

本発明は、出力電圧範囲の広い電圧安定化回路を提供す
ることを目的とするものである。

〔課題を解決するための手段］ 上記課題を解決するために、本発明にかかる電圧安定化
回路は、 エミッタが共通に接続された第１のトランジスタと第２
のトランジスタと、 前記第１および第２のトランジスタのエミッタの共通接
続点と接地間に接続された第１の等価的電流源と、 コレクタとベースとが接続されるとともにその共通接続
点が前記第１のトランジスタのコレクタに接続されたＰ
ＮＰ型の第３のトランジスタと、ベースが前記第３のト
ランジスタのベースに接続されるとともにコレクタが前
記第２のトランジスタのコレクタと接続されたＰＮＰ型
の第４のトランジスタと、 ベースが前記第２のトランジスタのコレクタと前記第４
のトランジスタのコレクタとの共通接続点に接続される
とともにエミッタが第２の等価的電流源を介して接地さ
れ、コレクタが第１の抵抗に接続された第５のトランジ
スタと、 ベースが前記第５のトランジスタのコレクタと前記第１
の抵抗との共通接続点と接続されるとともにコレクタが
第２の抵抗に接続されたＰＮＰ型の第６のトランジスタ
と、 前記第２の抵抗と接地間に直列に接続された第３の抵抗
とを備え、 前記第２の抵抗と前記第３の抵抗の共通接続点を前記第
２のトランジスタのベースに接続し、前記第３のトラン
ジスタのエミッタ１前記第４のトランジスタのエミッタ
、前記第６のトランジスタの工哉ツタ、および前記第１
の抵抗を電源に接続し、 前記第１のトランジスタのベースを入力端子に接続し、
前記第６のトランジスタのコレクタと前記第２の抵抗と
の共通接続点を出力端子に接続することにより、 前記入力端子に入力電圧を入力し、前記出力端子から安
定化された出力電圧を得るように構成したものである。

このとき、第１のトランジスタと第２のトランジスタと
第１の等価的電流源とで差動増幅回路を構威し、第３の
トランジスタと第４のトランジスタとでカレント亙う−
回路を構成している。

〔作　　用〕

上述した本発明にかかる従来の電圧安定化回路において
は、 出力電圧Ｖ、は従来の電圧安定化回路と同様に、た電圧
の値を決定することができるのである。

そして、安定化電圧の範囲の最大値Ｖ、、ｒｎ、ａｘは
、最終段のトランジスタとしてＰＮＰ型トランジスタを
使用したので、ＰＮＰ型トランジスタのコレクタ、エミ
ッタ間の飽和電圧をＶ　ＣＥ　（ＳＡＴｌ　ｌ　６　と
すると、 Ｖｚｍａ　　ｘ＝Ｖｃｃ−ｖｃＥ＋５ＡＴ）となる。た
だし、ＶＣＣは電源電圧である。

通常、Ｖ　ＣＭ　＋ＳＡＴ＋　１６　”；０．２　Ｖと
すルト、Ｖｌｌｍａ　Ｘ＝Ｖｃｃ　　Ｏ−２ となり、安定化された電圧の出力範囲が、第２図に示す
ように電源電圧の０．２Ｖ以下までとなり、従来に比し
て広くなる。

〔実施例］ 以下に本発明の一実施例を図面に基づいて詳細に説明す
る。

第１図は本発明の一実施例としての電圧安定化回路の回
路図、第２図は同電圧安定化回路の特性図である。

図面において、 Ｑ２）はカレントミラー回路、（ＩＨよ差動増幅器、（
９）は電源電圧端子、０■は入力端子、（ｌ　１）は出
力端子である。前記カレントミラー回路０２１の入力側
トランジスタ（１）のコレクタおよび出力側トランジス
タ（２）のコレクタは、それぞれ差動増幅器０３）のト
ランジスタ（３）のコレクタおよびトランジスタ（４）
のコレクタに接続され、トランジスタ（３）と（４）の
エミッタが等価的電流Ｒ（６）に接続され、さらに、ト
ランジスタ（２）のコレクタとトランジスタ（４）のコ
レクタの共通接続点は、エミッタが等価的電流源Ｑ５）
を介して接続されたＮＰＮ型トランジスタ（５）のベー
スに接続され、トランジスタ（５）のコレクタは、エミ
ッタが電源に接続されたＰＮＰ型トランジスタ０６）の
ベースに接続され、さらに抵抗０／ｌ）を介して電源端
子（９）に接続されている。

ＰＮＰ型トランジスタ００のコレクタは、出力端子（１
１）と、直列に接続されて接地された抵抗（７）、　（
８）とに接続されている。また、抵抗（７）、　（８）
の共通接読点は、差動増幅器０３）のトランジスタ（４
）のベースに接続されている。

上記構成の電圧安定化回路において、 出力電圧Ｖｌ＋は従来の電圧安定化回路と同様に、Ｖｚ
＝　（１＋Ｒ？／ＲＪＩ）ＸＶＩ。

となり、抵抗（７）、　（８）の抵抗値Ｒ７とＲｏの比
だけで安定化された電圧の値を決定することができるの
である。　そして、安定化電圧の範囲の最大値Ｖ、、ｍ
ａｘは、最終段のトランジスタとしてＰＮＰ型トランジ
スタを使用したので、ＰＮＰ型トランジスタのコレクタ
、エミッタ間の飽和電圧を■ｅ！　（ＳＡＴｌ　１６　
とすると、 Ｖ＋＋ｍａ　　ｘ＝Ｖｃｃ　　　　ＶＣＥ（ＳＡＴ）１
６となる。ただし、ＶＣＣは電源電圧である。

通常、Ｖｃｉ＋５ａｔｚｂ　’；０．２　Ｖとすると、
Ｖ、、ｍａ　Ｘ＝Ｖｃｃ−０，２ となり、安定化された電圧の出力範囲が、第２図に示す
ように電源電圧の０．２　Ｖ以下まで広がるのである。

このようにして、此の電圧安定化回路によれば、従来よ
り高い電圧まで安定化した電圧を出力することができる
のである。

このことは、換言すれば、従来と同じ安定化出力電圧を
得るのに、従来より低い電源電圧で良いということにな
るのである。

〔発明の効果〕

以上説明したように、本発明にかかる電圧安定化回路に
よれば、最終段のトランジスタとしてＰＮＰ型トランジ
スタを使用することにより、従来より高い電圧まで安定
化した電圧を出力することができるという効果が得られ
るのである。

このことは、換言すれば、従来と同じ安定化出力電圧を
得るのに、従来より低い電源電圧で良いということにな
るので、従来より効率の良い電圧安定化回路を提供でき
るという効果も得られるのである。

【図面の簡単な説明】 第１図は本発明の一実施例としての電圧安定化回路の回
路図、第２図は同電圧安定化回路の特性図、第３図は従
来の電圧安定化回路の回路図、第４図は同電圧安定化回
路の特性図である。 （１）、　（２）、　（３）、　（４）・・・トランジ
スタ、（５）・−Ｎ　Ｐ　Ｎ型トランジスタ、（６）・
・・等価的電流源、（７）、　（８）、　０４）・・・
抵抗、（９）・・・電源端子、００）・・・入力端子、
（１１）・・・出力端子、Ｑ２１・・・カレントミラー
回路、０３）−・・差動増幅器、０９・・・等価的電流
源、０６）・−Ｐ　Ｎ　Ｐ型トランジスタ。

Claims (1)

1. 【特許請求の範囲】 エミッタが共通に接続された第１のトランジスタと第２
   のトランジスタと、 前記第１および第２のトランジスタのエミッタの共通接
   続点と接地間に接続された第１の等価的電流源と、 コレクタとベースとが接続されるとともにその共通接続
   点が前記第１のトランジスタのコレクタに接続されたＰ
   ＮＰ型の第３のトランジスタと、ベースが前記第３のト
   ランジスタのベースに接続されるとともにコレクタが前
   記第２のトランジスタのコレクタと接続されたＰＮＰ型
   の第４のトランジスタと、 ベースが前記第２のトランジスタのコレクタと前記第４
   のトランジスタのコレクタとの共通接続点に接続される
   とともにエミッタが第２の等価的電流源を介して接地さ
   れ、コレクタが第１の抵抗に接続された第５のトランジ
   スタと、 ベースが前記第５のトランジスタのコレクタと前記第１
   の抵抗との共通接続点と接続されるとともにコレクタが
   第２の抵抗に接続されたＰＮＰ型の第６のトランジスタ
   と、 前記第２の抵抗と接地間に直列に接続された第３の抵抗
   とを備え、 前記第２の抵抗と前記第３の抵抗の共通接続点を前記第
   ２のトランジスタのベースに接続し、前記第３のトラン
   ジスタのエミッタ、前記第４のトランジスタのエミッタ
   、前記第６のトランジスタのエミッタ、および前記第１
   の抵抗を電源に接続し、 前記第１のトランジスタのベースを入力端子に接続し、
   前記第６のトランジスタのコレクタと前記第２の抵抗と
   の共通接続点を出力端子に接続したことを特徴とする電
   圧安定化回路。