JPH0612860B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH0612860B2 JPH0612860B2 JP11970387A JP11970387A JPH0612860B2 JP H0612860 B2 JPH0612860 B2 JP H0612860B2 JP 11970387 A JP11970387 A JP 11970387A JP 11970387 A JP11970387 A JP 11970387A JP H0612860 B2 JPH0612860 B2 JP H0612860B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- transistors
- current source
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタの差動増幅器に関し、特にAG
C(自動利得制御)増幅器に用いられる、電流や電圧に
よって利得を変えることのできる可変利得増幅器に関す
る。
C(自動利得制御)増幅器に用いられる、電流や電圧に
よって利得を変えることのできる可変利得増幅器に関す
る。
従来この種の回路としては第7図に示す様な構成がよく
知られている。信号源102ら入力された信号は、トラ
ンジスタ106,107と定電流源103とで構成された差動
増幅器で電流増幅され、トランジスタ108,109で構成さ
れた差動型のベース接地増幅器にエミッタから入力され
る。
知られている。信号源102ら入力された信号は、トラ
ンジスタ106,107と定電流源103とで構成された差動
増幅器で電流増幅され、トランジスタ108,109で構成さ
れた差動型のベース接地増幅器にエミッタから入力され
る。
この時、ベースバイアス電圧源105と104の電圧V
105とV104が等しければ、信号はトランジスタ108と
109に半分ずつ分けられる。V104を変化すること
で、負荷抵抗110を流れる電流を増減し利得を変え
る。なお、101は電源である。
105とV104が等しければ、信号はトランジスタ108と
109に半分ずつ分けられる。V104を変化すること
で、負荷抵抗110を流れる電流を増減し利得を変え
る。なお、101は電源である。
第4図は従来例の利得を上げた時の入力振幅と出力の関
係を表わした略図であり、第5図は従来例の利得を下げ
た時の入力振幅と出力の関係を表わした略図である。
係を表わした略図であり、第5図は従来例の利得を下げ
た時の入力振幅と出力の関係を表わした略図である。
前述した第7図の回路では、利得が減るにつれ、負荷と
しての抵抗110の両端に取り出せる出力信号の振幅が
小さくなることや、トランジスタ106,107の動作点はV
104に無関係だからV104を上げて回路全体の利得を下げ
ても最大許容入力は大きくならないという欠点がある。
又従来例の回路では信号成分だけでなくトラジスタ10
8のコレクタ直流電流もV104によって変化するので利
得ばかりでなく出力端子111の直流電位も変化してし
まう欠点がある。
しての抵抗110の両端に取り出せる出力信号の振幅が
小さくなることや、トランジスタ106,107の動作点はV
104に無関係だからV104を上げて回路全体の利得を下げ
ても最大許容入力は大きくならないという欠点がある。
又従来例の回路では信号成分だけでなくトラジスタ10
8のコレクタ直流電流もV104によって変化するので利
得ばかりでなく出力端子111の直流電位も変化してし
まう欠点がある。
本発明の可変利得増幅器は、差動増幅器を構成する第
1,第2のトランジスタを有し、この第1,第2のトラ
ンジスタのエミッタには、各々同じ値を有する第1,第
2の抵抗を介して第1の定電流源に接続され、第二の差
動増幅器を成すエミッタ同士が接続された第3,第4の
トランジスタを有し、前記第3のトランジスタのベース
は前記第1のトランジスタのベースに接続され、前記第
3のトランジスタのコレクタは前記第1のトランジスタ
のコレクタに接続され、前記第4のトランジスタのベー
スは前記第2のトランジスタのベースに接続され、前記
第4のトランジスタのコレクタは前記第2のトランジス
タのコレクタに接続され、前記第1,第3のトランジス
タのコレクタと第2,第4のコレクタの少なくとも一方
に出力を取り出すことを目的とした負荷あるいは負荷回
路を備え、前記第3,第4のトランジスタのエミッタ同
士の接続点と前記第1の定電流源とが第2の抵抗を介し
て接続され、前記第3,第4のエミッタの接続点に前記
第1の電流源と等しい電流の第2の電流源が接続され、
前記第1,第2の電流源の電流値を電気的に制御し変化
させる手段を有していることを特徴とする。
1,第2のトランジスタを有し、この第1,第2のトラ
ンジスタのエミッタには、各々同じ値を有する第1,第
2の抵抗を介して第1の定電流源に接続され、第二の差
動増幅器を成すエミッタ同士が接続された第3,第4の
トランジスタを有し、前記第3のトランジスタのベース
は前記第1のトランジスタのベースに接続され、前記第
3のトランジスタのコレクタは前記第1のトランジスタ
のコレクタに接続され、前記第4のトランジスタのベー
スは前記第2のトランジスタのベースに接続され、前記
第4のトランジスタのコレクタは前記第2のトランジス
タのコレクタに接続され、前記第1,第3のトランジス
タのコレクタと第2,第4のコレクタの少なくとも一方
に出力を取り出すことを目的とした負荷あるいは負荷回
路を備え、前記第3,第4のトランジスタのエミッタ同
士の接続点と前記第1の定電流源とが第2の抵抗を介し
て接続され、前記第3,第4のエミッタの接続点に前記
第1の電流源と等しい電流の第2の電流源が接続され、
前記第1,第2の電流源の電流値を電気的に制御し変化
させる手段を有していることを特徴とする。
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例の回路図である。
は本発明の一実施例の回路図である。
トランジスタ24、電源1、定電流原3、抵抗9,10は
ベース直流バイアス回路である。トランジスタ16,1
7、抵抗13,14で第1の差動増幅器を構成してい
る。トランジスタ18,19はエミッタ同士が直接結線され
ていて第1の差動増幅器より高い利得を持った第2の差
動増幅器を成す。定電流源7,8は電気的に制御可能で
制御電圧VCに対し、ともに等しい電流を発生する。電
流源7,8の電流値をI7,I8とする。抵抗13,14,1
5,20,21の抵抗値をR13,R14,R15,R20,R21と
する。I7=I8でI7=0,I8=0の時、トランジスタ16〜
19のエミッタ電流を各々IE16,IE17,IE18,IE19と
すると、 IE16・R13=ΔVBE+2R15・IE18 ……(1) IE16・R13≫ΔVBEならば IE16・R13≒2R15IE18…… (2) V1−VBE18−R15(2IE18+I7)=V1−VBE16−R13I
E16……(3) V1は電源1の電圧、VBE18,VBE16はトランジスタ1
8,16のベース、エミッタ順方向電圧である。
ベース直流バイアス回路である。トランジスタ16,1
7、抵抗13,14で第1の差動増幅器を構成してい
る。トランジスタ18,19はエミッタ同士が直接結線され
ていて第1の差動増幅器より高い利得を持った第2の差
動増幅器を成す。定電流源7,8は電気的に制御可能で
制御電圧VCに対し、ともに等しい電流を発生する。電
流源7,8の電流値をI7,I8とする。抵抗13,14,1
5,20,21の抵抗値をR13,R14,R15,R20,R21と
する。I7=I8でI7=0,I8=0の時、トランジスタ16〜
19のエミッタ電流を各々IE16,IE17,IE18,IE19と
すると、 IE16・R13=ΔVBE+2R15・IE18 ……(1) IE16・R13≫ΔVBEならば IE16・R13≒2R15IE18…… (2) V1−VBE18−R15(2IE18+I7)=V1−VBE16−R13I
E16……(3) V1は電源1の電圧、VBE18,VBE16はトランジスタ1
8,16のベース、エミッタ順方向電圧である。
kはボルツマン定数、Tは絶対温度、qは電荷素量であ
る。ここで(2)と同様の近似を行って (4)式と(5)式を比較するとR15・I7/(2R15+R13)の項
だけ増減していることがわかり、出力端子22,23の
直流電位がI7によって変動しないことが判明する。
る。ここで(2)と同様の近似を行って (4)式と(5)式を比較するとR15・I7/(2R15+R13)の項
だけ増減していることがわかり、出力端子22,23の
直流電位がI7によって変動しないことが判明する。
第2の差動増幅器の小信号電圧利得をAV2とすれば(4)
式より 同様に第一の差動増幅器1の利得AV1を求める。
式より 同様に第一の差動増幅器1の利得AV1を求める。
よって第1図の回路の総合利得AVは AV=AV1+AV2 ここで になる様に各々の回路定数を選べば、利得AVはI7の
1次単調減少関数になる。
1次単調減少関数になる。
次に最大許容入力に関する考察を行う。
式(4)+式(5)=I6/2 よって負荷20,21を流れる直流電流I7,I8と無関係
である。従って負荷20,21の両端から取り出させる最大
振幅はI6×R20(又はI6×R21)である。
である。従って負荷20,21の両端から取り出させる最大
振幅はI6×R20(又はI6×R21)である。
ここでAV=AV1+AV2が(6)式の条件を満すとして 最大許容入力Vimaxは R13やI6やKは入力信号やI7,I8に無関係な定数
とみなせるから KR15>0 又K0>0 (7)式からI7が大きくなるとVimaxは大きくなること
がわかる。
とみなせるから KR15>0 又K0>0 (7)式からI7が大きくなるとVimaxは大きくなること
がわかる。
すなわち第1図の回路は、端子I7によって利得が制御
可能で出力端子の値流電位が利得に無関係に一定でさら
に低利得になるほどダイナミックレンジが広がるのであ
る。
可能で出力端子の値流電位が利得に無関係に一定でさら
に低利得になるほどダイナミックレンジが広がるのであ
る。
第2図は利得をしぼった時の負荷の電圧出力と入力電圧
の略図にして示したものである。
の略図にして示したものである。
第3図は第2図同様に利得を上げた時の入出力を示した
略図である。
略図である。
第6図はPNPトランジスタによって本発明の他の実施
例の回路図である。第1図と同じ素子には同じ番号を付
す。トランジスタ24,25と抵抗13,14が利得の低い第一
の差動増幅器を構成し、トランジスタ26,27で利得の高
い第二の差動増幅器が構成される。
例の回路図である。第1図と同じ素子には同じ番号を付
す。トランジスタ24,25と抵抗13,14が利得の低い第一
の差動増幅器を構成し、トランジスタ26,27で利得の高
い第二の差動増幅器が構成される。
トランジスタ34と抵抗35で構成される定電流源が、
カレントミラー対の基準電流を発生させ、この電流は、
可変電圧源37で制御される。トランジスタ29,抵抗
32で構成される定電流源とトランジスタ38,抵抗3
9で構成される定電流源は同じ電流値を有し電圧源37
によって電流値が変化する。
カレントミラー対の基準電流を発生させ、この電流は、
可変電圧源37で制御される。トランジスタ29,抵抗
32で構成される定電流源とトランジスタ38,抵抗3
9で構成される定電流源は同じ電流値を有し電圧源37
によって電流値が変化する。
以上説明したように本発明は、利得が高く、かつ利得自
体がエミッタ電流に強く依存する差動増幅器と、エミッ
タに抵抗が挿入され利得が低く、かつ利得が前出のエミ
ッタに挿入された抵抗の値でほぼ決定されエミッタ電流
にはほとんど依存しない差動増幅器を有し、電気的に制
御可能な電流源によって二つの増幅器の出力を混合する
比率と、前記利得の高い差動増幅器の利得を変えること
で、総合利得をしぼった場合にも高い最大許容入力振幅
を実現し、出力端子の直流電位が変化しない可変利得増
幅器を実現できる。
体がエミッタ電流に強く依存する差動増幅器と、エミッ
タに抵抗が挿入され利得が低く、かつ利得が前出のエミ
ッタに挿入された抵抗の値でほぼ決定されエミッタ電流
にはほとんど依存しない差動増幅器を有し、電気的に制
御可能な電流源によって二つの増幅器の出力を混合する
比率と、前記利得の高い差動増幅器の利得を変えること
で、総合利得をしぼった場合にも高い最大許容入力振幅
を実現し、出力端子の直流電位が変化しない可変利得増
幅器を実現できる。
【図面の簡単な説明】 第1図は本発明の一実施例の回路図、第2図,第3図は
第1図の動作を示す説明図、第6図は本発明の他の実施
例の回路図、第7図は従来例の回路図、第4図,第5図
は第7図の動作を示す説明図である。 1……トランジスタのベースバイアス電源、2……電
源、3……定電流源、4,5……位相が互いに180゜ず
れた信号源、6……差動増幅器を成す定電流源、7,8
……定電流源、9,10……抵抗、11,12……結合コンデ
ンサ、13,14……エミッタ抵抗、15……抵抗、16,17ト
ランジスタ、18,19……トランジスタ、20,21……負荷
抵抗、22,23……出力端子、24、25……トランジスタ、
26,27……トランジスタ、28……トランジスタ、29,3
0,33,38……トランジスタ、31,32,36,39……抵
抗、34……トランジスタ、35……抵抗、37……可変電圧
源。
第1図の動作を示す説明図、第6図は本発明の他の実施
例の回路図、第7図は従来例の回路図、第4図,第5図
は第7図の動作を示す説明図である。 1……トランジスタのベースバイアス電源、2……電
源、3……定電流源、4,5……位相が互いに180゜ず
れた信号源、6……差動増幅器を成す定電流源、7,8
……定電流源、9,10……抵抗、11,12……結合コンデ
ンサ、13,14……エミッタ抵抗、15……抵抗、16,17ト
ランジスタ、18,19……トランジスタ、20,21……負荷
抵抗、22,23……出力端子、24、25……トランジスタ、
26,27……トランジスタ、28……トランジスタ、29,3
0,33,38……トランジスタ、31,32,36,39……抵
抗、34……トランジスタ、35……抵抗、37……可変電圧
源。
Claims (1)
- 【請求項1】差動増幅器を構成する第1,第2のトラン
ジスタを有し、この第1,第2のトランジスタのエミッ
タには各々同じ値を有する第1,第2の抵抗を介して第
1の定電流源に接続され、第二の差動増幅器を成すエミ
ッタ同士が接続された第3,第4のトランジスタを有
し、前記第3のトランジスタのベースは前記第1のトラ
ンジスタのベースに接続され、前記第3のトランジスタ
のコレクタは前記第1のトランジスタのコレクタに接続
され、前記第4のトランジスタのベースは前記第2のト
ランジスタのベースに接続され、前記第4のトランジス
タのコレクタは前記第2のトランジスタのコレクタに接
続され、前記第1,第3のトランジスタのコレクタと第
2,第4のコレクタの少なくとも一方に出力する取り出
すことを目的とした負荷あるいは負荷回路を備え、前記
第3,第4のトランジスタのエミッタ同士の接続点と前
記第1の定電流源とが第2の抵抗を介して接続され、前
記第3,第4のエミッタの接続点に前記第1の電流源と
等しい電流の第2の電流源が接続され、前記第1,第2
の電流源の電流値を電気的に制御し変化させる手段を有
していることを特徴とする可変利得増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11970387A JPH0612860B2 (ja) | 1987-05-15 | 1987-05-15 | 可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11970387A JPH0612860B2 (ja) | 1987-05-15 | 1987-05-15 | 可変利得増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63284913A JPS63284913A (ja) | 1988-11-22 |
JPH0612860B2 true JPH0612860B2 (ja) | 1994-02-16 |
Family
ID=14767992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11970387A Expired - Lifetime JPH0612860B2 (ja) | 1987-05-15 | 1987-05-15 | 可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0612860B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135909A (ja) * | 2006-11-28 | 2008-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
-
1987
- 1987-05-15 JP JP11970387A patent/JPH0612860B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63284913A (ja) | 1988-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004672B1 (ko) | 곱셈 회로 | |
JPS6155288B2 (ja) | ||
JP2733962B2 (ja) | 利得制御増幅器 | |
EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
JPH0612860B2 (ja) | 可変利得増幅器 | |
JP2896029B2 (ja) | 電圧電流変換回路 | |
EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
JPH0220164B2 (ja) | ||
KR940000262B1 (ko) | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 | |
JPH0527282B2 (ja) | ||
JPS6121857Y2 (ja) | ||
JPH0145766B2 (ja) | ||
JPH0233387Y2 (ja) | ||
JPH03112214A (ja) | 電圧比較回路 | |
JPH0328581Y2 (ja) | ||
JP2793194B2 (ja) | 定電流回路 | |
JP2781850B2 (ja) | 利得可変増幅回路 | |
JP2621573B2 (ja) | 信号抑圧回路 | |
KR830001932B1 (ko) | 증폭회로 | |
JPS5928285B2 (ja) | 位相反転回路 | |
JPS6228884B2 (ja) | ||
JPH0754893B2 (ja) | レベルシフト回路 | |
KR830000542B1 (ko) | 이득 제어회로 | |
JPS6167310A (ja) | Agc増幅回路 | |
JPS6325768Y2 (ja) |