JPH09116351A - 差動増幅器を具えた回路装置 - Google Patents
差動増幅器を具えた回路装置Info
- Publication number
- JPH09116351A JPH09116351A JP8247584A JP24758496A JPH09116351A JP H09116351 A JPH09116351 A JP H09116351A JP 8247584 A JP8247584 A JP 8247584A JP 24758496 A JP24758496 A JP 24758496A JP H09116351 A JPH09116351 A JP H09116351A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential amplifier
- circuit
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45174—Mirror types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 改善された共通モード阻止性能を有する、基
準レベルの付近で変化でき、且つ他方の信号成分と逆位
相である信号成分（プッシュプル信号）を各々が有する
２個の出力信号を供給するために、２個の出力端子を有
する差動増幅器を具えている種類の回路装置を提供す
る。 【解決手段】 この回路装置においては、 ‐ 出力信号から合計信号を形成するため、 ‐ 前記合計信号と基準信号とから差信号を形成するた
め、及び ‐ 前記差信号に依存して２個のプッシュプル信号の基
準レベルを制御するために、 適合された制御回路によって、共通モード阻止性能の大
幅な改善が得られる。
準レベルの付近で変化でき、且つ他方の信号成分と逆位
相である信号成分（プッシュプル信号）を各々が有する
２個の出力信号を供給するために、２個の出力端子を有
する差動増幅器を具えている種類の回路装置を提供す
る。 【解決手段】 この回路装置においては、 ‐ 出力信号から合計信号を形成するため、 ‐ 前記合計信号と基準信号とから差信号を形成するた
め、及び ‐ 前記差信号に依存して２個のプッシュプル信号の基
準レベルを制御するために、 適合された制御回路によって、共通モード阻止性能の大
幅な改善が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、基準レベルの付近
で変化でき、且つ他方の信号成分と逆位相である信号成
分（プッシュプル信号）を各々が有する、２個の出力信
号を供給するために、２個の出力端子を有する差動増幅
器を具えている回路装置に関するものである。
で変化でき、且つ他方の信号成分と逆位相である信号成
分（プッシュプル信号）を各々が有する、２個の出力信
号を供給するために、２個の出力端子を有する差動増幅
器を具えている回路装置に関するものである。
【０００２】
【従来の技術】差動増幅器は、プッシュプル信号を送信
し且つ増幅すると同時に共通モード信号を阻止するため
に、好適に用いられている。慣習的な差動増幅器は‐集
積回路技術においてもまた‐高共通モード阻止性能が、
最適に同じ構造、すなわち用いられる構成要素の特性に
よって達成される。これは特に差動増幅器の対称な構造
及びそれの構成要素の間の小さい距離によって達成され
る。
し且つ増幅すると同時に共通モード信号を阻止するため
に、好適に用いられている。慣習的な差動増幅器は‐集
積回路技術においてもまた‐高共通モード阻止性能が、
最適に同じ構造、すなわち用いられる構成要素の特性に
よって達成される。これは特に差動増幅器の対称な構造
及びそれの構成要素の間の小さい距離によって達成され
る。
【０００３】しかしながら、特に差動増幅器が集積回路
技術で製造される場合には、達成できる製造公差はある
種の使用に対して必要な高共通モード阻止性能を保証す
るために充分ではない。
技術で製造される場合には、達成できる製造公差はある
種の使用に対して必要な高共通モード阻止性能を保証す
るために充分ではない。
【０００４】
【発明が解決しようとする課題】改善された共通モード
阻止性能を有する、冒頭部分に規定された種類の回路装
置を提供することが、本発明の目的である。
阻止性能を有する、冒頭部分に規定された種類の回路装
置を提供することが、本発明の目的である。
【０００５】
【課題を解決するための手段】本発明によると、 ‐ 出力信号から合計信号を形成するため、 ‐ 前記合計信号と基準信号とから差信号を形成するた
め、及び ‐ 前記差信号に依存して２個のプッシュプル信号の基
準レベルを制御するために、 適合された制御回路により、冒頭部分に規定された種類
の回路装置においてこれが達成される。
め、及び ‐ 前記差信号に依存して２個のプッシュプル信号の基
準レベルを制御するために、 適合された制御回路により、冒頭部分に規定された種類
の回路装置においてこれが達成される。
【０００６】差動増幅器の出力信号の合計のために、前
記の制御回路は出力信号内に含まれた共通モード信号の
みを使用する。この合計信号は基準信号と比較され、且
つこの比較に基づいて、共通モード信号が完全に相殺さ
れるまで、基準レベルが修正される。かくして、共通モ
ード阻止性能における大幅な改善が単純な方法で達成さ
れ得る。
記の制御回路は出力信号内に含まれた共通モード信号の
みを使用する。この合計信号は基準信号と比較され、且
つこの比較に基づいて、共通モード信号が完全に相殺さ
れるまで、基準レベルが修正される。かくして、共通モ
ード阻止性能における大幅な改善が単純な方法で達成さ
れ得る。
【０００７】本発明による回路装置の好都合な実施例
が、補助的な請求項において規定されている。
が、補助的な請求項において規定されている。
【０００８】
【発明の実施の形態】模範的な実施例が図に示されてお
り、以下にもっと詳細に記載されるだろう。
り、以下にもっと詳細に記載されるだろう。
【０００９】差動増幅器が示され且つバイポーラトラン
ジスタのトランジスタ対２，３を具えており、そのバイ
ポーラトランジスタ２及び３のコレクタ端子は、２個の
出力信号を供給するために、それぞれ２個の出力端子５
及び６を形成している。これらのトランジスタ２及び３
のエミッタは共通供給電流源４へ接続され、その共通供
給電流源の他方側は大地７へ接続されている。かくして
トランジスタ２，３は供給電流源４へ接続されたそれら
の主電流路を有している。負荷抵抗８及び９がそれぞれ
トランジスタ２及び３のコレクタ端子へ接続されてお
り、前記の負荷抵抗の他端は供給電圧端子10へ一緒に接
続されているので、各抵抗は主電流路の各々と直列に配
設されている。負荷抵抗８とトランジスタ２との間の結
合点と負荷抵抗９とトランジスタ３との間の結合点と
は、それぞれ出力端子５と６とを形成している。
ジスタのトランジスタ対２，３を具えており、そのバイ
ポーラトランジスタ２及び３のコレクタ端子は、２個の
出力信号を供給するために、それぞれ２個の出力端子５
及び６を形成している。これらのトランジスタ２及び３
のエミッタは共通供給電流源４へ接続され、その共通供
給電流源の他方側は大地７へ接続されている。かくして
トランジスタ２，３は供給電流源４へ接続されたそれら
の主電流路を有している。負荷抵抗８及び９がそれぞれ
トランジスタ２及び３のコレクタ端子へ接続されてお
り、前記の負荷抵抗の他端は供給電圧端子10へ一緒に接
続されているので、各抵抗は主電流路の各々と直列に配
設されている。負荷抵抗８とトランジスタ２との間の結
合点と負荷抵抗９とトランジスタ３との間の結合点と
は、それぞれ出力端子５と６とを形成している。
【００１０】この図に実例により示された実施例は更
に、加算器段11、トランスコンダクタ段12、及び制御電
流伝達回路13を有する制御回路を具えている。加算器段
は差動増幅器１の第１出力端子５へ接続された第１入力
端子14を有している。加算器段11は差動増幅器１の第２
出力端子６へ接続された第２入力端子15を有し、且つ基
準信号源17へ結合された第３入力端子16を有し、その基
準信号源は大地７へも接続されている。この基準信号源
は好適に基準信号として直流電圧を供給する。加算器段
の第１入力端子14と第２入力端子15とは加算入力端子で
あり、第３入力端子16は減算入力端子である。かくし
て、加算器段において、差動増幅器１の出力信号が基準
信号源17からの基準信号の負の値へ加算される。これが
差信号となって、その差信号が加算器段11の出力端子18
において利用できる。
に、加算器段11、トランスコンダクタ段12、及び制御電
流伝達回路13を有する制御回路を具えている。加算器段
は差動増幅器１の第１出力端子５へ接続された第１入力
端子14を有している。加算器段11は差動増幅器１の第２
出力端子６へ接続された第２入力端子15を有し、且つ基
準信号源17へ結合された第３入力端子16を有し、その基
準信号源は大地７へも接続されている。この基準信号源
は好適に基準信号として直流電圧を供給する。加算器段
の第１入力端子14と第２入力端子15とは加算入力端子で
あり、第３入力端子16は減算入力端子である。かくし
て、加算器段において、差動増幅器１の出力信号が基準
信号源17からの基準信号の負の値へ加算される。これが
差信号となって、その差信号が加算器段11の出力端子18
において利用できる。
【００１１】本質的に知られている方法では、加算器段
11は抵抗回路網を具え得る。この抵抗回路網は、Tietze
/Schenk よる、"Halbleiter-Schaltungstechnik"の1986
年発行の第８版の 299頁以下に例えば開示されている、
アナログ計算回路を形成するための演算増幅器を設けら
れてもよい。
11は抵抗回路網を具え得る。この抵抗回路網は、Tietze
/Schenk よる、"Halbleiter-Schaltungstechnik"の1986
年発行の第８版の 299頁以下に例えば開示されている、
アナログ計算回路を形成するための演算増幅器を設けら
れてもよい。
【００１２】加算器段11の出力端子18はトランスコンダ
クタ段12の入力端子19へ接続さている。このトランスコ
ンダクタ段においては、入力端子19へ印加された電圧が
比例する電流へ変換され、その電流はトランスコンダク
タ段12の出力端子20において利用できる。そのようなト
ランスコンダクタ段は被制御電流源として、例えば電流
出力を有する演算増幅器として原理的に知られている。
クタ段12の入力端子19へ接続さている。このトランスコ
ンダクタ段においては、入力端子19へ印加された電圧が
比例する電流へ変換され、その電流はトランスコンダク
タ段12の出力端子20において利用できる。そのようなト
ランスコンダクタ段は被制御電流源として、例えば電流
出力を有する演算増幅器として原理的に知られている。
【００１３】他方の端子が大地７へ接続されている定電
流源21の一方の端子と一緒に、トランスコンダクタ段12
の出力端子20が制御電流伝達回路13の入力端子22へ接続
されており、制御電流伝達回路の出力端子23及び24はそ
れぞれ出力端子５及び６へ接続されている。制御電流伝
達回路13は、入力端子22へ接続されたダイオード接続さ
れた pnpトランジスタ25を具えている入力分枝と、差動
増幅器１の出力端子５及び６の各々へ接続された出力分
枝とを有する電流ミラー装置によって形成されており、
その出力分枝は各々それぞれ pnpトランジスタ26と27と
を具え、 pnpトランジスタ25, 26及び27のベース端子は
相互接続されている。出力端子５への出力分枝の pnpト
ランジスタ26は、制御電流伝達回路13の出力端子23へ接
続され、出力端子６への出力分枝の pnpトランジスタ27
は、制御電流伝達回路13の出力端子24へ接続されてい
る。
流源21の一方の端子と一緒に、トランスコンダクタ段12
の出力端子20が制御電流伝達回路13の入力端子22へ接続
されており、制御電流伝達回路の出力端子23及び24はそ
れぞれ出力端子５及び６へ接続されている。制御電流伝
達回路13は、入力端子22へ接続されたダイオード接続さ
れた pnpトランジスタ25を具えている入力分枝と、差動
増幅器１の出力端子５及び６の各々へ接続された出力分
枝とを有する電流ミラー装置によって形成されており、
その出力分枝は各々それぞれ pnpトランジスタ26と27と
を具え、 pnpトランジスタ25, 26及び27のベース端子は
相互接続されている。出力端子５への出力分枝の pnpト
ランジスタ26は、制御電流伝達回路13の出力端子23へ接
続され、出力端子６への出力分枝の pnpトランジスタ27
は、制御電流伝達回路13の出力端子24へ接続されてい
る。
【００１４】上記の回路装置においては、差動増幅器１
の出力信号がかくして加算器段において加算され、且つ
基準信号源17からの基準信号がかくして形成された合計
信号から減算される。これが、プッシュプル信号、すな
わち互いに逆位相で基準レベルの付近で変化する出力信
号が除去されてしまった、且つその結果、差動増幅器１
の共通モード出力信号のみを表現する差信号となる。こ
の共通モード出力信号がトランスコンダクタ段12におい
て比例する第１制御電流に変換される。制御回路の動作
点が調節されることを可能にする定電流源21からの一定
電流と一緒に、この第１制御電流が制御電流伝達回路13
において電流ミラー装置へ印加される。第１制御電流
（及び一定電流）から引き出される（第２及び第３）制
御電流が、それから差動増幅器１のそれぞれの出力端子
５及び６へ供給される。その結果、一方において、負荷
抵抗８及び９の間の供給電流源４と、他方において制御
電流伝達回路13とによるトランジスタ２，３へ供給され
た電流の分割が変更され、その結果として、差動増幅器
１の出力端子５，６上の共通モード信号が消失してしま
うまで、差動増幅器１の出力電位（基準電位）が適合さ
れる。
の出力信号がかくして加算器段において加算され、且つ
基準信号源17からの基準信号がかくして形成された合計
信号から減算される。これが、プッシュプル信号、すな
わち互いに逆位相で基準レベルの付近で変化する出力信
号が除去されてしまった、且つその結果、差動増幅器１
の共通モード出力信号のみを表現する差信号となる。こ
の共通モード出力信号がトランスコンダクタ段12におい
て比例する第１制御電流に変換される。制御回路の動作
点が調節されることを可能にする定電流源21からの一定
電流と一緒に、この第１制御電流が制御電流伝達回路13
において電流ミラー装置へ印加される。第１制御電流
（及び一定電流）から引き出される（第２及び第３）制
御電流が、それから差動増幅器１のそれぞれの出力端子
５及び６へ供給される。その結果、一方において、負荷
抵抗８及び９の間の供給電流源４と、他方において制御
電流伝達回路13とによるトランジスタ２，３へ供給され
た電流の分割が変更され、その結果として、差動増幅器
１の出力端子５，６上の共通モード信号が消失してしま
うまで、差動増幅器１の出力電位（基準電位）が適合さ
れる。
【００１５】この方法で共通モード阻止性能の非常に大
きい改善が簡単な構造の回路によって可能である。実際
の場合には、慣習的なＣＩミキサの共通モード阻止性能
は低すぎて約36dBであった。動作電圧上の正弦波干渉信
号がＣＩミキサの出力端子上に共通モード信号として現
れた。慣習的な回路の不充分な共通モード阻止性能の結
果として、この干渉信号は微分形状に変換され、且つプ
ッシュプル干渉信号として伝達された。これが大いに全
システムの動作に影響した。本発明による回路装置の構
造により、50dBの必要な共通モード阻止性能がこの特定
の場合において容易に達成できる。
きい改善が簡単な構造の回路によって可能である。実際
の場合には、慣習的なＣＩミキサの共通モード阻止性能
は低すぎて約36dBであった。動作電圧上の正弦波干渉信
号がＣＩミキサの出力端子上に共通モード信号として現
れた。慣習的な回路の不充分な共通モード阻止性能の結
果として、この干渉信号は微分形状に変換され、且つプ
ッシュプル干渉信号として伝達された。これが大いに全
システムの動作に影響した。本発明による回路装置の構
造により、50dBの必要な共通モード阻止性能がこの特定
の場合において容易に達成できる。
【図１】典型的な実施例を示す回路図である。
１ 差動増幅器 ２，３ バイポーラトランジスタ ４ 共通供給電流源 ５，６ 出力端子 ７ 大地 ８，９ 負荷抵抗 10 供給電圧端子 11 加算器段 12 トランスコンダクタ段 13 制御電流伝達回路 14 第１入力端子 15 第２入力端子 16 第３入力端子 17 基準信号源 18 加算器段の出力端子 19 トランスコンダクタ段の入力端子 20 トランスコンダクタ段の出力端子 21 定電流源 22 制御電流伝達回路の入力端子 23，24 制御電流伝達回路の出力端子 25 ダイオード接続された pnpトランジスタ 26, 27 pnpトランジスタ
Claims (6)
- 【請求項１】 基準レベルの付近で変化でき、且つ他方
の信号成分と逆位相である信号成分（プッシュプル信
号）を各々が有する２個の出力信号を供給するために、
２個の出力端子を有する差動増幅器を具えた回路装置に
おいて、 ‐ 出力信号から合計信号を形成するため、 ‐ 前記合計信号と基準信号とから差信号を形成するた
め、及び ‐ 前記差信号に依存して２個のプッシュプル信号の基
準レベルを制御するために、適合された制御回路を特徴
とする差動増幅器を具えた回路装置。 - 【請求項２】 請求項１記載の差動増幅器を具えた回路
装置において、 制御回路が、 ‐ 基準信号の負の値へ出力信号を加算し、且つ生じた
差信号を供給するための加算器段と、 ‐ 前記差信号に対応する第１制御電流を供給するため
のトランスコンダクタ段と、及び ‐ 差動増幅器のそれぞれの出力端子へ第２及び第３制
御電流を供給し、それにより差動増幅器の出力信号の基
準レベルが第１制御電流に従って制御されることを可能
にするための制御電流伝達回路と、を具えていることを
特徴とする差動増幅器を具えた回路装置。 - 【請求項３】 請求項２記載の差動増幅器を具えた回路
装置において、 制御電流伝達回路が、第１制御電流用の入力分枝を有
し、且つ第２制御電流用の１個の出力分枝と第３制御電
流用の１個の出力分枝とを有する電流ミラー装置を具え
ていることを特徴とする差動増幅器を具えた回路装置。 - 【請求項４】 請求項２又は３のいずれかに記載の差動
増幅器を具えた回路装置において、 差動増幅器が、 ‐ 互いに接続され且つ一端において共通供給電流源へ
接続された主電流路を有する一対のトランジスタと、 ‐ 各主電流路と直列な負荷抵抗であって、該負荷抵抗
と前記トランジスタとの間の結合点が出力端子を形成す
る負荷抵抗と、を具えていることを特徴とする差動増幅
器を具えた回路装置。 - 【請求項５】 請求項２〜４のいずれか１項記載の差動
増幅器を具えた回路装置において、 第１制御電流上に一定電流を重畳するための定電流源を
特徴とする差動増幅器を具えた回路装置。 - 【請求項６】 請求項２〜５のいずれか１項記載の差動
増幅器を具えた回路装置において、 加算器段が抵抗回路網によって形成されたことを特徴と
する差動増幅器を具えた回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19534873A DE19534873A1 (de) | 1995-09-20 | 1995-09-20 | Schaltungsanordnung mit einem Differenzverstärker |
| DE19534873:7 | 1995-09-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116351A true JPH09116351A (ja) | 1997-05-02 |
Family
ID=7772655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247584A Pending JPH09116351A (ja) | 1995-09-20 | 1996-09-19 | 差動増幅器を具えた回路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5767742A (ja) |
| EP (1) | EP0765030A1 (ja) |
| JP (1) | JPH09116351A (ja) |
| KR (1) | KR970018999A (ja) |
| CN (1) | CN1074612C (ja) |
| DE (1) | DE19534873A1 (ja) |
| SG (1) | SG55231A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111726094A (zh) * | 2019-03-18 | 2020-09-29 | 瑞昱半导体股份有限公司 | 放大器电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943618B1 (en) * | 1999-05-13 | 2005-09-13 | Honeywell International Inc. | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes |
| US9153337B2 (en) * | 2006-12-11 | 2015-10-06 | Marvell World Trade Ltd. | Fatigue management system and method for hybrid nonvolatile solid state memory system |
| CN101534101A (zh) * | 2008-03-13 | 2009-09-16 | 恩益禧电子股份有限公司 | 差分放大器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409053B2 (ja) * | 1991-05-29 | 2003-05-19 | Ｎｅｃエレクトロニクス株式会社 | 複合差動増幅器 |
| DE4210215C2 (de) * | 1991-06-04 | 1998-07-30 | Telefunken Microelectron | Differenzverstärkeranordnung |
| JP3078039B2 (ja) * | 1991-06-28 | 2000-08-21 | 株式会社東芝 | 積分回路 |
| IT1250825B (it) * | 1991-07-29 | 1995-04-21 | St Microelectronics Srl | Amplificatore,particolarmente amplificatore integrato. |
| DE9207812U1 (de) * | 1992-06-10 | 1992-08-20 | Siemens AG, 8000 München | Operationsverstärker mit hoher Gleichtaktunterdrückung |
| JP3459442B2 (ja) * | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
-
1995
- 1995-09-20 DE DE19534873A patent/DE19534873A1/de not_active Withdrawn
-
1996
- 1996-09-11 EP EP96202530A patent/EP0765030A1/de not_active Withdrawn
- 1996-09-18 US US08/715,691 patent/US5767742A/en not_active Expired - Fee Related
- 1996-09-19 SG SG9610746A patent/SG55231A1/en unknown
- 1996-09-19 JP JP8247584A patent/JPH09116351A/ja active Pending
- 1996-09-20 CN CN96122541A patent/CN1074612C/zh not_active Expired - Fee Related
- 1996-09-20 KR KR1019960041019A patent/KR970018999A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111726094A (zh) * | 2019-03-18 | 2020-09-29 | 瑞昱半导体股份有限公司 | 放大器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19534873A1 (de) | 1997-03-27 |
| KR970018999A (ko) | 1997-04-30 |
| US5767742A (en) | 1998-06-16 |
| SG55231A1 (en) | 2001-08-21 |
| CN1074612C (zh) | 2001-11-07 |
| EP0765030A1 (de) | 1997-03-26 |
| CN1151633A (zh) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| US6114913A (en) | Transimpedance amplifiers with improved gain-bandwidth product | |
| US4302726A (en) | Current sources | |
| KR890001892B1 (ko) | 전압가산회로 | |
| EP0114731B1 (en) | Differential amplifier with high common-mode rejection | |
| US4396891A (en) | Gain control circuit | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| EP0453680B1 (en) | Three-terminal operational amplifier and applications thereof | |
| US4068184A (en) | Current mirror amplifier | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JPH10505988A (ja) | 安定補償用能動抵抗 | |
| KR930002040B1 (ko) | 증폭기 | |
| EP0164182B1 (en) | Jfet active load input stage | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPS63185107A (ja) | 電圧制御型電流源 | |
| JPH09116351A (ja) | 差動増幅器を具えた回路装置 | |
| JPH10126179A (ja) | 利得制御回路及び方法 | |
| JPS62183207A (ja) | 利得可変増幅器 | |
| KR100458143B1 (ko) | 필터및발진기용의상보형트랜스컨덕터를포함하는전자회로 | |
| US4471320A (en) | Voltage controlled element | |
| USRE30173E (en) | Current mirror amplifier | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP3286826B2 (ja) | 可変利得増幅回路 |