JPS6112110A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS6112110A JPS6112110A JP13209184A JP13209184A JPS6112110A JP S6112110 A JPS6112110 A JP S6112110A JP 13209184 A JP13209184 A JP 13209184A JP 13209184 A JP13209184 A JP 13209184A JP S6112110 A JPS6112110 A JP S6112110A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- transistors
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術的背景〕
本発明は、エミッタに電流源を持つトランジスタと前記
電流源のカレントミラー回路とを有する差動増幅器に関
する。
電流源のカレントミラー回路とを有する差動増幅器に関
する。
一般に差動増ｉ器では、利得を上げるために差動増幅回
路を構成するトランジスタの負荷抵抗の値を大きくしよ
うとすると、出力直流ゲインが一意的に決まってしまう
。そこでこれを避けるため立に出力直流電位を決定でき
る構成のものが公知−′回路を含む差動増幅器ではカレ
ントミラー回路の問題蒜よって設定値に等しくならない
という不都合が生じる。
路を構成するトランジスタの負荷抵抗の値を大きくしよ
うとすると、出力直流ゲインが一意的に決まってしまう
。そこでこれを避けるため立に出力直流電位を決定でき
る構成のものが公知−′回路を含む差動増幅器ではカレ
ントミラー回路の問題蒜よって設定値に等しくならない
という不都合が生じる。
そこで、上記不都合を解決した第２図に示すような差動
増幅器の回路構成例が提案されている。
増幅器の回路構成例が提案されている。
第２図において、トランジスタ１．２は差動増幅回路を
構成し、トランジスタ１のコレクタはトランジスタ１９
、抵抗３を介して電圧源Ｖｃｃ Ｋ接続され、トランジ
スタ２のコレクタはトランジスタ加、抵抗４を介して電
圧源Ｖｃｃに接続されている。また、トランジスタ１の
コレクタはトランジスタ５、抵抗６を介して前記電圧源
Ｖｃｃに、トランジスタ２のコレクタはトランジスタ７
、抵抗８を介して前記電圧源Ｖｃｃに接続されている。
構成し、トランジスタ１のコレクタはトランジスタ１９
、抵抗３を介して電圧源Ｖｃｃ Ｋ接続され、トランジ
スタ２のコレクタはトランジスタ加、抵抗４を介して電
圧源Ｖｃｃに接続されている。また、トランジスタ１の
コレクタはトランジスタ５、抵抗６を介して前記電圧源
Ｖｃｃに、トランジスタ２のコレクタはトランジスタ７
、抵抗８を介して前記電圧源Ｖｃｃに接続されている。
トランジスタ１．２のエミッタは抵抗９によって互いに
接続されている。更に、トランジスタ１のエミッタはト
ランジスタ１０、抵抗２５を介して接地され、トランジ
スタ２のエミッタはトランジスタ１１、抵抗２６ヲ介し
て接地されている。
接続されている。更に、トランジスタ１のエミッタはト
ランジスタ１０、抵抗２５を介して接地され、トランジ
スタ２のエミッタはトランジスタ１１、抵抗２６ヲ介し
て接地されている。
トランジスタ５．７のベースは共通に接続され、更にこ
れらベースはトランジスタ１２のベースに抵抗２４ヲ介
して接続されている。トランジスタ２２のコレクタは、
前記抵抗スとトランジスタ７のベースの接続点に接続さ
れ、トランジスタ２２エミツタはトランジスタ１２．２
７のコレクタに接続される。
れらベースはトランジスタ１２のベースに抵抗２４ヲ介
して接続されている。トランジスタ２２のコレクタは、
前記抵抗スとトランジスタ７のベースの接続点に接続さ
れ、トランジスタ２２エミツタはトランジスタ１２．２
７のコレクタに接続される。
このトランジスタ２２のベースはトランジスタ１９、頭
の共通ベースに接続されている。これら共通ベースは更
に端子２３に接続され、この端子詔には基準電圧Ｖｒｅ
ｆが印加されている。トランジスタ１２のエミッタは抵
抗１３を介して電圧源Ｖｃｃに接続され、コレクタはト
ランジスタ２７、トランジスタ１４、抵抗２８ヲ介して
接地されている。トランジスタ２７０ベースは端子器に
接続され、この端子器にはバイアス電圧ＶＢＢ１が印加
されている。トランジスタ１０．１１、工４のベースは
共通に接続され、これらベースは端子３０に接続されて
いる。この端子蜀にはバイアス電圧ＶＢＢ２が印加され
ている。トランジスタ１．２のベースは各々端子１５．
１６に接続され、これら端子には入力信号Ｖｆｎが印加
される。また、トランジスタ１９、蜀のコレクタは各々
端子１７．１８に接続され、これら端子１７．１８から
は出力信号Ｖｏｕｔが取シ出される。
の共通ベースに接続されている。これら共通ベースは更
に端子２３に接続され、この端子詔には基準電圧Ｖｒｅ
ｆが印加されている。トランジスタ１２のエミッタは抵
抗１３を介して電圧源Ｖｃｃに接続され、コレクタはト
ランジスタ２７、トランジスタ１４、抵抗２８ヲ介して
接地されている。トランジスタ２７０ベースは端子器に
接続され、この端子器にはバイアス電圧ＶＢＢ１が印加
されている。トランジスタ１０．１１、工４のベースは
共通に接続され、これらベースは端子３０に接続されて
いる。この端子蜀にはバイアス電圧ＶＢＢ２が印加され
ている。トランジスタ１．２のベースは各々端子１５．
１６に接続され、これら端子には入力信号Ｖｆｎが印加
される。また、トランジスタ１９、蜀のコレクタは各々
端子１７．１８に接続され、これら端子１７．１８から
は出力信号Ｖｏｕｔが取シ出される。
トランジスタ５．７．１２によって構成されるカレント
ミラー回路の実際の入出力電流比は、入力電流が入出力
両方のトランジスタのベース電流を供給するため、入出
力トランジスタのエミッタ電流は等しくても入出力電流
は等しくならないというβ補償の問題がある。この例で
は、トランジスタ５．７．１２のコレクタ電流をＩｃ１
、ＩＣ２、Ｉｃ５とし、抵抗６、冴の抵抗値をＲＣＭ６
、ＲＣＭ２４とし、トランジスタ５．７．１２の順方向
電流増１１ρ率をβＦとすると以下の式が成シ立つ。
ミラー回路の実際の入出力電流比は、入力電流が入出力
両方のトランジスタのベース電流を供給するため、入出
力トランジスタのエミッタ電流は等しくても入出力電流
は等しくならないというβ補償の問題がある。この例で
は、トランジスタ５．７．１２のコレクタ電流をＩｃ１
、ＩＣ２、Ｉｃ５とし、抵抗６、冴の抵抗値をＲＣＭ６
、ＲＣＭ２４とし、トランジスタ５．７．１２の順方向
電流増１１ρ率をβＦとすると以下の式が成シ立つ。
βＦの項を無視することができ、Ｉｃ１− ＩＣ２−Ｉ
Ｃ３となって上記β補償の問題が解決されているＯまた
、カレントミラー回路を構成する入出力トランジスタ５
．７．１２のコレクタエミッタ間電圧が異なれば、コレ
クタ電流も異なるというアーリー効果の問題がある。こ
こで、トランジスタ５．７．１２のコレクタエミッタ間
電圧をそれぞれＶ（二Ｅ５、ＶＣＥ７、ＶＣＥ１２とし
、ベースエミッタ間電圧をＶｎＥ５、ＶＢＥ７、ＶＢＫ
１２とし、順方向飽和電流をＩｓとし、■Ａヲアーリー
電圧と等しくすると、以下のこれら（２）〜（４）式に
ＶＢＫ５−ＶＢＩＣ７−ＶＢＩＣ１２′ｆｔ用いて変形
すると、以下の２式が得られる。
Ｃ３となって上記β補償の問題が解決されているＯまた
、カレントミラー回路を構成する入出力トランジスタ５
．７．１２のコレクタエミッタ間電圧が異なれば、コレ
クタ電流も異なるというアーリー効果の問題がある。こ
こで、トランジスタ５．７．１２のコレクタエミッタ間
電圧をそれぞれＶ（二Ｅ５、ＶＣＥ７、ＶＣＥ１２とし
、ベースエミッタ間電圧をＶｎＥ５、ＶＢＥ７、ＶＢＫ
１２とし、順方向飽和電流をＩｓとし、■Ａヲアーリー
電圧と等しくすると、以下のこれら（２）〜（４）式に
ＶＢＫ５−ＶＢＩＣ７−ＶＢＩＣ１２′ｆｔ用いて変形
すると、以下の２式が得られる。
即ち、（５）、（６）式よシ入出力トランジスタのコレ
クタエミッタ電圧が異なれば、入出力電流が異なること
になる。しかし、本回路ではトランジスタ１．２とカス
コード接続したトランジスタ１９．２０によってカレン
トミラー出力用のトランジスタ５．７のコレクタエミッ
タ間電圧を、またトランジスタ２２によってカレントミ
ラー人力用トランジスタ１２のコレクタエミッタ間電圧
全同定することができ、従って、カレントミラー回路中
の全てのトランジスタを同一のコレクタエミッタ間電圧
で動作させることができる。従って、（５）、（６）式
によシＩｃ１− Ｉｃ２− Ｉｃ３となり、アーリー効
果による入出力電流のばらつきを解消している。
クタエミッタ電圧が異なれば、入出力電流が異なること
になる。しかし、本回路ではトランジスタ１．２とカス
コード接続したトランジスタ１９．２０によってカレン
トミラー出力用のトランジスタ５．７のコレクタエミッ
タ間電圧を、またトランジスタ２２によってカレントミ
ラー人力用トランジスタ１２のコレクタエミッタ間電圧
全同定することができ、従って、カレントミラー回路中
の全てのトランジスタを同一のコレクタエミッタ間電圧
で動作させることができる。従って、（５）、（６）式
によシＩｃ１− Ｉｃ２− Ｉｃ３となり、アーリー効
果による入出力電流のばらつきを解消している。
更に、アーリー効果の問題はバイアス電流回路を構成し
ているトランジスタ１０．１１．１４にも生じる。しか
し、本回路ではトランジスタ１２とトランジスタ１４０
間に挿入したトランジスタ２７０ベースに、差動入力回
路を構成するトランジスタ１．２の直流入力バイアス電
流に等しい電位であるＶＢＢｉを加えることによシ、ト
ランジスタ１０．１１．１４のコレクタエミッタ間電圧
を全て等しくするととができ、これらコレクタエミッタ
間電圧が異なることによって生じる各トランジスタのコ
レクタ電流Ｉｃｉ 、ＩＣ２、Ｉｃｓのばらつきを防止
することができる。なお、端子（支）に印加するバイア
ス電圧ＶＢＢ２によって電流”ｉ’ ”ｘ、”ｓの値を
設定することができる。
ているトランジスタ１０．１１．１４にも生じる。しか
し、本回路ではトランジスタ１２とトランジスタ１４０
間に挿入したトランジスタ２７０ベースに、差動入力回
路を構成するトランジスタ１．２の直流入力バイアス電
流に等しい電位であるＶＢＢｉを加えることによシ、ト
ランジスタ１０．１１．１４のコレクタエミッタ間電圧
を全て等しくするととができ、これらコレクタエミッタ
間電圧が異なることによって生じる各トランジスタのコ
レクタ電流Ｉｃｉ 、ＩＣ２、Ｉｃｓのばらつきを防止
することができる。なお、端子（支）に印加するバイア
ス電圧ＶＢＢ２によって電流”ｉ’ ”ｘ、”ｓの値を
設定することができる。
しかし、上記第２図に示した回路において、トランジス
タ１．２から成る差動増幅回路の利得とは別に端子１７
．１Ｂから取シ出される出力直流電位′ｖｏｕｔＤＣの
値をかなシ高い精度で決めたい場合には、以下に述べる
ような問題がちる。即ち、カレントミラー回路及びバイ
アス電流回路以外のトランジスタ、即ち第２図の例では
トランジスタ１，２．１９．２０．２２．２７では、こ
れらトランジスタのベース電流分だけコレクタ電流はエ
ミッタ電流よシも少なくなる。このため、負荷抵抗３．
４に流れる電流が変化し、出力直流電位Ｖｏｕｔｎｃは
期待値からずれてし′まり。
タ１．２から成る差動増幅回路の利得とは別に端子１７
．１Ｂから取シ出される出力直流電位′ｖｏｕｔＤＣの
値をかなシ高い精度で決めたい場合には、以下に述べる
ような問題がちる。即ち、カレントミラー回路及びバイ
アス電流回路以外のトランジスタ、即ち第２図の例では
トランジスタ１，２．１９．２０．２２．２７では、こ
れらトランジスタのベース電流分だけコレクタ電流はエ
ミッタ電流よシも少なくなる。このため、負荷抵抗３．
４に流れる電流が変化し、出力直流電位Ｖｏｕｔｎｃは
期待値からずれてし′まり。
ここで、上記カレントミラー回路の入出力電流り１のエ
ミッタＫ１１の電流が流れた時の、ベース電流をΔＩと
し、且つ全てのトランジスタは特性が理想的な状態で揃
っていたとすると、以下の関係式が成シ立つ。
ミッタＫ１１の電流が流れた時の、ベース電流をΔＩと
し、且つ全てのトランジスタは特性が理想的な状態で揃
っていたとすると、以下の関係式が成シ立つ。
Ｉｄｌ（−Ｉｄ２）−Ｉ、−ΔＩ（８）但し、Ｉｄｌ、
Ｉｄ２はトランジスタ１．２のコレクタ電流を示すもの
とする。従って、負荷抵抗３．４に流れる電流をＩＲＬ
とすると以下の関係式が成シ立つ。
Ｉｄ２はトランジスタ１．２のコレクタ電流を示すもの
とする。従って、負荷抵抗３．４に流れる電流をＩＲＬ
とすると以下の関係式が成シ立つ。
べ■□−Δ■）（ト虐乃−〜−ΔＩ・・・・・・（９）
ところで、Ｖｏｕｔ ＤＣ−Ｖｃｃ、 −ＢＬ −ＩＲ
Ｌであるからこの式に（９）式を代入して −Ｖｃｃ −ＲＬ（−！！−−Δリ ・・・・・・
・・・・・・・・・・・（１Ｇ）従って、（１０）式か
ら第１図に示した従来例では出力直流電位ＶｏｕｔＤｃ
がＲＬ・ΔＩだけずれてしまう不都合が生じる。
ところで、Ｖｏｕｔ ＤＣ−Ｖｃｃ、 −ＢＬ −ＩＲ
Ｌであるからこの式に（９）式を代入して −Ｖｃｃ −ＲＬ（−！！−−Δリ ・・・・・・
・・・・・・・・・・・（１Ｇ）従って、（１０）式か
ら第１図に示した従来例では出力直流電位ＶｏｕｔＤｃ
がＲＬ・ΔＩだけずれてしまう不都合が生じる。
本発明の目的は、上記の欠点に＠み、利得を上げる際に
、辷れとは独立且つ高精度に出力直流電位を設定するこ
とができる差動増幅器を提供することにある。
、辷れとは独立且つ高精度に出力直流電位を設定するこ
とができる差動増幅器を提供することにある。
本発明は、差動増幅回路を構成するトランジスタのエミ
ッタにバイアス電流を供給するバイアス電流回路と、前
記トランジスタのコレクタに接続されるカレントミラー
回路とを有する差動増幅器において、前記カレントミラ
ー回路を構成する入力用トランジスタと、この入力用ト
ランジスタのコレクタ電流に対応するバイアス電流を供
給する前記バイアス電流回路を構成するトランジスタと
を接続する電流路に、カスケード接続した複数個のトラ
ンジスタ及びこれらトランジスタの隣接するベース間を
接続する複数のダイオードとから成る回路を挿介し、且
つ、挿介した前記複数個のトランジスタのベースに１前
記差動増幅回路を構成するトランジスタの直流入力バイ
アス電圧と等しいバイアス電圧を印加した構成とするこ
とによシ、上記目的を達成するものである。
ッタにバイアス電流を供給するバイアス電流回路と、前
記トランジスタのコレクタに接続されるカレントミラー
回路とを有する差動増幅器において、前記カレントミラ
ー回路を構成する入力用トランジスタと、この入力用ト
ランジスタのコレクタ電流に対応するバイアス電流を供
給する前記バイアス電流回路を構成するトランジスタと
を接続する電流路に、カスケード接続した複数個のトラ
ンジスタ及びこれらトランジスタの隣接するベース間を
接続する複数のダイオードとから成る回路を挿介し、且
つ、挿介した前記複数個のトランジスタのベースに１前
記差動増幅回路を構成するトランジスタの直流入力バイ
アス電圧と等しいバイアス電圧を印加した構成とするこ
とによシ、上記目的を達成するものである。
以下本発明の一実施例を従来例と同一部には同一符号を
用いて図面・を参照しつつ説明する。第１図は本発明の
差動増幅器の一実施例を示す回路図である。カレントミ
ラー回路を構成する入力用トランジスタ１２のコレクタ
と、バイアス電流回路を構成するトランジスタ１４のコ
レクタこの間に、トランジスタ２７の他に、このトラン
ジスタと同極性のトランジスタ３１．３２をカスコード
接続した回路が挿入されている。即ち、トランジスタ２
７の工きツタはトランジスタ３１のコレクタに、トラン
ジスタ３１のエミッタはトランジスタ３２のコレクタに
、トランジスタ３２のエミッタはトランジスタ１４のコ
レクタに接続されている。また、トランジスタ２７のベ
ースとトランジスタ３１０ベースはダイオード３３ヲ介
して接続され、トランジスタ３１のベースとトランジス
タ３２０ベースはダイオード３４ヲ介して接続されてい
る。他の回路は、？Ｊ７Ｊ２図に示した提案例と同様で
トランジスタ１．２が差動増幅回路ヲ、トランジスタ５
．７．１２がカレントミラー回路ヲ、トランジスタ１０
．１１．１４がバイアス電流回路を構成しておシ、説明
は省略する。
用いて図面・を参照しつつ説明する。第１図は本発明の
差動増幅器の一実施例を示す回路図である。カレントミ
ラー回路を構成する入力用トランジスタ１２のコレクタ
と、バイアス電流回路を構成するトランジスタ１４のコ
レクタこの間に、トランジスタ２７の他に、このトラン
ジスタと同極性のトランジスタ３１．３２をカスコード
接続した回路が挿入されている。即ち、トランジスタ２
７の工きツタはトランジスタ３１のコレクタに、トラン
ジスタ３１のエミッタはトランジスタ３２のコレクタに
、トランジスタ３２のエミッタはトランジスタ１４のコ
レクタに接続されている。また、トランジスタ２７のベ
ースとトランジスタ３１０ベースはダイオード３３ヲ介
して接続され、トランジスタ３１のベースとトランジス
タ３２０ベースはダイオード３４ヲ介して接続されてい
る。他の回路は、？Ｊ７Ｊ２図に示した提案例と同様で
トランジスタ１．２が差動増幅回路ヲ、トランジスタ５
．７．１２がカレントミラー回路ヲ、トランジスタ１０
．１１．１４がバイアス電流回路を構成しておシ、説明
は省略する。
次に本実施例の動作について説明する。トランジスタ２
７ヲ含めてこのトランジスタの下へカスコード接続した
トランジスタ３１．３２は、トランジスタ１．２．１９
．２０．２２．２７のコレクタ電流がベース電流分だけ
エミッタ電流より少なくなるために生じる直流出力電位
ＶＯｕｔＤＣのずれを、以下に述べる如く補償している
。ここで、カレントミラー回路の入出力電流比ｆ！：１
、バイアス電流工□、Ｌは等ｔ Ｉ２ しく設定し、バイアス電流工、はＩ３−７−Ｔとし、更
にトランジスターのエミッタにＩ□の電流が流れた時の
ベース電流をΔＩとすると、以下の関係式が成り立つ。
７ヲ含めてこのトランジスタの下へカスコード接続した
トランジスタ３１．３２は、トランジスタ１．２．１９
．２０．２２．２７のコレクタ電流がベース電流分だけ
エミッタ電流より少なくなるために生じる直流出力電位
ＶＯｕｔＤＣのずれを、以下に述べる如く補償している
。ここで、カレントミラー回路の入出力電流比ｆ！：１
、バイアス電流工□、Ｌは等ｔ Ｉ２ しく設定し、バイアス電流工、はＩ３−７−Ｔとし、更
にトランジスターのエミッタにＩ□の電流が流れた時の
ベース電流をΔＩとすると、以下の関係式が成り立つ。
ｆ ３
ＩＣ１（＝ＩＣ２）−ＩＣ３−Ｉ、−、Δ””’２ ２
ΔＩ・・（１１）この（１１）式と従来例のところで記
載した（８）式より抵抗３．４の抵抗値ＩＲＬは以下の
如く示される。
ΔＩ・・（１１）この（１１）式と従来例のところで記
載した（８）式より抵抗３．４の抵抗値ＩＲＬは以下の
如く示される。
部ち、（１２）式ではｒＲＬ＝Ｉとなり、ΔＴの項を含
まなくなる。従って従来例のところで記載した（１０）
式によヂ■ｕｔ ＤＣ−Ｖｃｃ−ｕの関係が成り立ち、
ｉトｆ流出力電位ＶｏｕｔＤｃはΔ工の影響を受けずバ
イアス電圧ＩＩの値のみによって決定されることになる
。
まなくなる。従って従来例のところで記載した（１０）
式によヂ■ｕｔ ＤＣ−Ｖｃｃ−ｕの関係が成り立ち、
ｉトｆ流出力電位ＶｏｕｔＤｃはΔ工の影響を受けずバ
イアス電圧ＩＩの値のみによって決定されることになる
。
結局、トランジスタ２７．３１．３２によってΔＩを調
整し、ダイオード３３．３４でレベルシフトをすること
によシ、出力直流電位Ｖａｕｔｒｙｃの前記ベース電流
Δ■によるずれ全補償している。他の動作は第２図に示
した従来例と同様である。
整し、ダイオード３３．３４でレベルシフトをすること
によシ、出力直流電位Ｖａｕｔｒｙｃの前記ベース電流
Δ■によるずれ全補償している。他の動作は第２図に示
した従来例と同様である。
ここで、上記の補償原理を更に一般的に述べると、工１
−Ｉ２でＩ３−１工＋ （−玉ち）とすれば、トランジ
スタ１（トランジスタ２）でのΔＩｅ補償するためＫは
Ｎ個のトランジスタが必要であシ、またトランジスタ１
９（）ランジスタ２０）でのＥｘΔ工を補償するために
Ｎ−１個のトランジスタが必要となる。このため合計２
Ｎ−１個のトランジスタを第１図のトランジスタ２７ヲ
含め、これから下へカスコード接続して上記レベルシフ
トを行なえばよいことになる。なお、第１図の例で＋：
ｉ： Ｎ −２の場合を示しである。
−Ｉ２でＩ３−１工＋ （−玉ち）とすれば、トランジ
スタ１（トランジスタ２）でのΔＩｅ補償するためＫは
Ｎ個のトランジスタが必要であシ、またトランジスタ１
９（）ランジスタ２０）でのＥｘΔ工を補償するために
Ｎ−１個のトランジスタが必要となる。このため合計２
Ｎ−１個のトランジスタを第１図のトランジスタ２７ヲ
含め、これから下へカスコード接続して上記レベルシフ
トを行なえばよいことになる。なお、第１図の例で＋：
ｉ： Ｎ −２の場合を示しである。
本実施例によれば、カレントミラー回路を構成する入力
用トランジスタ１２とバイアス電流回路全構成するトラ
ンジスタ１４この間に、トランジスタ２７．３１．３２
及びダイオード３３．３４をカスケードに接続すること
によって、差動増幅回路の負荷電流から上記２つの回路
を除く他のトランジスタを流れるベース電流分の影響を
排除することにより、入力信号Ｖｉｎの振幅及びバイア
ス電流工１、Ｉ２の値を変えずに利得を上け、且つこれ
とは独立に出力直流電位ＶｏｕｔＤＣ値を非常に高い精
度で設定することができる。
用トランジスタ１２とバイアス電流回路全構成するトラ
ンジスタ１４この間に、トランジスタ２７．３１．３２
及びダイオード３３．３４をカスケードに接続すること
によって、差動増幅回路の負荷電流から上記２つの回路
を除く他のトランジスタを流れるベース電流分の影響を
排除することにより、入力信号Ｖｉｎの振幅及びバイア
ス電流工１、Ｉ２の値を変えずに利得を上け、且つこれ
とは独立に出力直流電位ＶｏｕｔＤＣ値を非常に高い精
度で設定することができる。
なお、上記実施例では差動増幅器を用いて出力直流電位
の設定精度を向上させる例について述べたが、トランジ
スタ１．２によシ構成される差動回路を差動対に置き換
え、乗算器、加算器等を構成する回路においても、同様
に本発明全適用して同様の効果を得ることができる。
の設定精度を向上させる例について述べたが、トランジ
スタ１．２によシ構成される差動回路を差動対に置き換
え、乗算器、加算器等を構成する回路においても、同様
に本発明全適用して同様の効果を得ることができる。
以上記述した如く本発明の差動増幅器によれば、カレン
トミラー回路とバイアス回路とを接続する電流路に、カ
スコード接続された複数個のトランジスタと、これらト
ランジスタのベース間を接続するダイオードとを設け、
これらトランジスタのベースに所定のバイアス電圧を印
加することによシ、入力信号振幅及びバイアス電流を変
えずに差動増幅回路の利得を上げ、且つこれとは独立に
差動増幅回路の出力直流電位を高精度に設定し得る効果
がある。
トミラー回路とバイアス回路とを接続する電流路に、カ
スコード接続された複数個のトランジスタと、これらト
ランジスタのベース間を接続するダイオードとを設け、
これらトランジスタのベースに所定のバイアス電圧を印
加することによシ、入力信号振幅及びバイアス電流を変
えずに差動増幅回路の利得を上げ、且つこれとは独立に
差動増幅回路の出力直流電位を高精度に設定し得る効果
がある。
第１図は本発明の差動増幅器の一実施例を示した回路図
、第２図は差動増幅器の提案例を示した回路図である。 １．２．５．７．１０．１１．１２．１４．２７．３１
３２・・・トランジスタ ４．６．８．９．１０．１３．２４．２５．２６．２８
・・・抵抗 ３３．３４・・・ダイオード 代理人 弁理士 則 近 憲 佑第１図
、第２図は差動増幅器の提案例を示した回路図である。 １．２．５．７．１０．１１．１２．１４．２７．３１
３２・・・トランジスタ ４．６．８．９．１０．１３．２４．２５．２６．２８
・・・抵抗 ３３．３４・・・ダイオード 代理人 弁理士 則 近 憲 佑第１図
Claims (1)
- 差動増幅回路を構成するトランジスタのエミッタにバイ
アス電流を供給するバイアス電流回路と、前記トランジ
スタのコレクタに接続されるカレントミラー回路とを有
する差動増幅器において、前記カレントミラー回路を構
成する入力用トランジスタと、この入力用トランジスタ
のエミッタ電流に対応するバイアス電流を供給する前記
バイアス電流回路を構成するトランジスタとを接続する
電流路に、カスケード接続した複数個のトランジスタ及
びこれらトランジスタの隣接するベース間を接続する複
数のダイオードとから成る回路を挿介し、且つ、挿介し
た前記複数個のトランジスタのベースに、前記差動増幅
回路を構成するトランジスタの直流入力バイアス電圧と
等しいバイアス電圧を印加したことを特徴とする差動増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13209184A JPS6112110A (ja) | 1984-06-28 | 1984-06-28 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13209184A JPS6112110A (ja) | 1984-06-28 | 1984-06-28 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6112110A true JPS6112110A (ja) | 1986-01-20 |
Family
ID=15073276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13209184A Pending JPS6112110A (ja) | 1984-06-28 | 1984-06-28 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112110A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651389A1 (fr) * | 1989-08-25 | 1991-03-01 | Radiotechnique Compelec | Amplificateur differentiel a couplage capacitif. |
| JP2007526693A (ja) * | 2004-02-27 | 2007-09-13 | アナログ デバイセス インコーポレーテッド | 入力バイアス電流の相殺回路を有したバイポーラ差動入力段 |
| JP2019033398A (ja) * | 2017-08-08 | 2019-02-28 | ローム株式会社 | 差動回路 |
| JP2019033399A (ja) * | 2017-08-08 | 2019-02-28 | ローム株式会社 | 差動回路 |
-
1984
- 1984-06-28 JP JP13209184A patent/JPS6112110A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651389A1 (fr) * | 1989-08-25 | 1991-03-01 | Radiotechnique Compelec | Amplificateur differentiel a couplage capacitif. |
| JP2007526693A (ja) * | 2004-02-27 | 2007-09-13 | アナログ デバイセス インコーポレーテッド | 入力バイアス電流の相殺回路を有したバイポーラ差動入力段 |
| JP2019033398A (ja) * | 2017-08-08 | 2019-02-28 | ローム株式会社 | 差動回路 |
| JP2019033399A (ja) * | 2017-08-08 | 2019-02-28 | ローム株式会社 | 差動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (ja) | ||
| JPH0362323B2 (ja) | ||
| JPH0121642B2 (ja) | ||
| JP3315748B2 (ja) | 増幅回路 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH01137709A (ja) | 差動増幅器 | |
| US4733196A (en) | Current gain stage with low voltage drop | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPS6112110A (ja) | 差動増幅器 | |
| JPH10190375A (ja) | 演算増幅回路 | |
| US5497074A (en) | Balanced voltage-to-current converter with quiescent current control | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| US3958135A (en) | Current mirror amplifiers | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4727335A (en) | Gain-controlled amplifier | |
| JPS6213844B2 (ja) | ||
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPH04369105A (ja) | 増幅器 | |
| US3739293A (en) | Monolithic integrated circuit operational amplifier | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH10335951A (ja) | 差動増幅器 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPH0115224Y2 (ja) | ||
| JPS59131210A (ja) | 利得制御増幅器 |