JPS5928286B2 - プツシユプル増幅回路 - Google Patents
プツシユプル増幅回路Info
- Publication number
- JPS5928286B2 JPS5928286B2 JP14764477A JP14764477A JPS5928286B2 JP S5928286 B2 JPS5928286 B2 JP S5928286B2 JP 14764477 A JP14764477 A JP 14764477A JP 14764477 A JP14764477 A JP 14764477A JP S5928286 B2 JPS5928286 B2 JP S5928286B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- transistors
- output
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオーディオ機器等の出力増幅用に使用されるプ
ッシュプル増幅回路に関するものである。
ッシュプル増幅回路に関するものである。
一般にプッシュプル増幅回路はパワーアンプと称されて
各種のタイプのものが採用されているが、その基本とな
るものはＡ級とＢ級のコンプリメンタリプッシュプルに
増幅回路である。
各種のタイプのものが採用されているが、その基本とな
るものはＡ級とＢ級のコンプリメンタリプッシュプルに
増幅回路である。
Ａ級のものは１対の出力トランジスタが常に能動領域に
て動作し遮断領域へ移行することがないので、スイッチ
ング歪を発生しないという利点があるが、バイアス電流
を多く流す必要を生じて熱損失が大きくなる欠点がある
。
て動作し遮断領域へ移行することがないので、スイッチ
ング歪を発生しないという利点があるが、バイアス電流
を多く流す必要を生じて熱損失が大きくなる欠点がある
。
これに対してＢ級のものは、Ａ級ノものに比べてバイア
ス電流は少なく熱損失も少ないが、出力トランジスタが
交互に遮断するためスイッチング歪が発生する。
ス電流は少なく熱損失も少ないが、出力トランジスタが
交互に遮断するためスイッチング歪が発生する。
本発明はこのような点に鑑みＡ級とＢ級のプッシュプル
増幅回路における欠点を共に除去すべく、熱損失が少な
いと共にスイッチング歪のないプッシュプル増幅回路を
提供するものである。
増幅回路における欠点を共に除去すべく、熱損失が少な
いと共にスイッチング歪のないプッシュプル増幅回路を
提供するものである。
この目的のため本発明は、エミッタがそれぞれ第１及び
第２の抵抗を介して出力点にて共通接続された第１及び
第２の出力トランジスタと、エミッタが該出力トランジ
スタのベースに接続されると共に、一端を互に接続する
第３及び第４の抵抗の他端にそれぞれ接続された第３及
び第４のトランジスタを有するものにおいて、第３及び
第４の抵抗の接続点に一端を接地する第５の抵抗の他端
が接続され、これらの接続点と出力点との間に同一方向
に直列接続された複数個のダイオードから成る第１及び
第２のダイオード群が互いに逆方向に向いた状態で並列
接続されることを特徴とする。
第２の抵抗を介して出力点にて共通接続された第１及び
第２の出力トランジスタと、エミッタが該出力トランジ
スタのベースに接続されると共に、一端を互に接続する
第３及び第４の抵抗の他端にそれぞれ接続された第３及
び第４のトランジスタを有するものにおいて、第３及び
第４の抵抗の接続点に一端を接地する第５の抵抗の他端
が接続され、これらの接続点と出力点との間に同一方向
に直列接続された複数個のダイオードから成る第１及び
第２のダイオード群が互いに逆方向に向いた状態で並列
接続されることを特徴とする。
以下、図面を参照して本発明の一実施例を具体的に説明
すると、第１図においてコンプリメンタリ出力トランジ
スタであるＮＰＮのトランジスタ１とＰＮＰのトランジ
スタ１１の両エミッタがそれぞれ抵抗２，２ｔを介して
出力点０にて共通接続され、更に負荷３に接続されるよ
うになっている。
すると、第１図においてコンプリメンタリ出力トランジ
スタであるＮＰＮのトランジスタ１とＰＮＰのトランジ
スタ１１の両エミッタがそれぞれ抵抗２，２ｔを介して
出力点０にて共通接続され、更に負荷３に接続されるよ
うになっている。
トランジスタ１，１１のベースはコンプリメンタリＮＰ
Ｎ トランジスタ４及びＰＮＰ ｈランジメタ４１のエ
ミッタにそれぞれ接続され、それらのトランジスタ４，
４１のエミッタはそれぞれ一端を互に接続点Ｐにて接続
する抵抗５，５ｔの他端に接続される。
Ｎ トランジスタ４及びＰＮＰ ｈランジメタ４１のエ
ミッタにそれぞれ接続され、それらのトランジスタ４，
４１のエミッタはそれぞれ一端を互に接続点Ｐにて接続
する抵抗５，５ｔの他端に接続される。
トランジスタ４，４１の両ベース間にはダイオード６、
バイアス調整用抵抗７を直列接続して成るバイアス回路
８が接続されており、このパイアス回路８は定電流源９
によりバイアス電流が供給され、入力点Ｓに印加される
信号でトランジスタ１０が制御され、トランジスタ４，
４′のベース間に定電位差をもたせた状態で、該トラン
ジスタ４゜４′を制御し、出力トランジスタ１，１１を
動作させるようになっている。
バイアス調整用抵抗７を直列接続して成るバイアス回路
８が接続されており、このパイアス回路８は定電流源９
によりバイアス電流が供給され、入力点Ｓに印加される
信号でトランジスタ１０が制御され、トランジスタ４，
４′のベース間に定電位差をもたせた状態で、該トラン
ジスタ４゜４′を制御し、出力トランジスタ１，１１を
動作させるようになっている。
更に抵抗５，５１の接続点Ｐには一端を接地する抵抗１
１の他端が接続され、この接続点Ｐと出力点０との間に
、２個のダイオード１２．１３の陰極側を共に出力点０
の方に向けて直列接続して成るダイオード群１４と、２
個のダイオード１２１゜１３’の陰極側を共に接続点Ｐ
の方に向けて直列接続して成る他のダイオード群１４′
が並列接続される。
１の他端が接続され、この接続点Ｐと出力点０との間に
、２個のダイオード１２．１３の陰極側を共に出力点０
の方に向けて直列接続して成るダイオード群１４と、２
個のダイオード１２１゜１３’の陰極側を共に接続点Ｐ
の方に向けて直列接続して成る他のダイオード群１４′
が並列接続される。
こうして入力信号条件により出力点０が正側に振しると
、トランジスタ１のエミッタ及び出力点０間の電圧■Ｅ
１は増加し、これに対してトランジスタ１１のエミッタ
及び出力点０間の電圧ｖＥ２は減少する。
、トランジスタ１のエミッタ及び出力点０間の電圧■Ｅ
１は増加し、これに対してトランジスタ１１のエミッタ
及び出力点０間の電圧ｖＥ２は減少する。
このとき接続点Ｐは正側に振れるが、その電圧はダイオ
ード１２’ 、１３’が導通ずるまでは出力点０の電圧
を抵抗５，１１で分圧ししたものに略等しくなり、ダイ
オード１２’、１３’が導通ずると出力点Ｏの電圧より
もダイオード１２．１３’の順方向電圧分だけ低くなる
。
ード１２’ 、１３’が導通ずるまでは出力点０の電圧
を抵抗５，１１で分圧ししたものに略等しくなり、ダイ
オード１２’、１３’が導通ずると出力点Ｏの電圧より
もダイオード１２．１３’の順方向電圧分だけ低くなる
。
この結果トランジスタ１１は抵抗２’、５’を通じて順
方向にバイアスされ、これは前述のＶＢ２の減少を補う
向きにあるためトランジスタ１′の遮断遷移が阻止され
ることになる。
方向にバイアスされ、これは前述のＶＢ２の減少を補う
向きにあるためトランジスタ１′の遮断遷移が阻止され
ることになる。
従って第２図のように、トランジスタ１の電流ａとトラ
ンジスタ１１の電流ａ／は零になることはなく、常に能
動領域で動作させることが可能になり、且つ無信号時の
アイドル電流はＡ級の増幅回路に比して充分小さくする
ことが可能になる。
ンジスタ１１の電流ａ／は零になることはなく、常に能
動領域で動作させることが可能になり、且つ無信号時の
アイドル電流はＡ級の増幅回路に比して充分小さくする
ことが可能になる。
尚第２図の図中の破線す、ｂ’は従来のＢ級のプッシュ
プル増幅回路の電流波形を示し、ｃ、ｃ’は無信号時の
アイドル電波波形である。
プル増幅回路の電流波形を示し、ｃ、ｃ’は無信号時の
アイドル電波波形である。
このように本発明によると、出力トランジスタ１．１１
は常に能動領域で動作し遮断領域へ移行することがない
ので、Ｂ級の増幅回路におけるようなスイッチング歪は
発生しない。
は常に能動領域で動作し遮断領域へ移行することがない
ので、Ｂ級の増幅回路におけるようなスイッチング歪は
発生しない。
またバイアス電流を多く流す必要がないため、Ａ級の増
幅回路に比べて熱損失を小さくすることができる。
幅回路に比べて熱損失を小さくすることができる。
第１図は本発明によるプッシュプル増幅回路の一実施例
を示す回路図、第２図は出力トランジスタの電流波形図
である。 １．１’、４．４’・・・・・・トランジスタ、２，２
’。 ５．５．１１・・・・・・抵抗、１２，１３，１２’、
１３’・・、・・・ダイオード、１４．１４’・・・・
・・ダイオード群。
を示す回路図、第２図は出力トランジスタの電流波形図
である。 １．１’、４．４’・・・・・・トランジスタ、２，２
’。 ５．５．１１・・・・・・抵抗、１２，１３，１２’、
１３’・・、・・・ダイオード、１４．１４’・・・・
・・ダイオード群。
Claims (1)
- １ エミッタがそれぞれ第１及び第２の抵抗を介して出
力点にて共通接続された第１及び第２の出力トランジス
タと、エミッタが該トランジスタのベースに接続される
と共に、一端を互に接続する第３及び第４の抵抗の他端
にそれぞれ接続された第３及び第４のトランジスタを有
するものにおいて、前記第３及び第４の抵抗の接続点に
一端を接地する第５の抵抗の他端が接続され、該接続点
と前記出力点との間に同一方向に直列接続された複数個
のダイオードから成る第１及び第２のダイオード群が互
いに逆方向に向いた状態で並列接続されることを特徴と
するプッシュプル増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14764477A JPS5928286B2 (ja) | 1977-12-08 | 1977-12-08 | プツシユプル増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14764477A JPS5928286B2 (ja) | 1977-12-08 | 1977-12-08 | プツシユプル増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5480054A JPS5480054A (en) | 1979-06-26 |
| JPS5928286B2 true JPS5928286B2 (ja) | 1984-07-12 |
Family
ID=15434991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14764477A Expired JPS5928286B2 (ja) | 1977-12-08 | 1977-12-08 | プツシユプル増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928286B2 (ja) |
-
1977
- 1977-12-08 JP JP14764477A patent/JPS5928286B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5480054A (en) | 1979-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4460872A (en) | Low noise differential amplifier | |
| GB1478804A (en) | Class d amplifiers | |
| US4254379A (en) | Push-pull amplifier circuit | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US3629717A (en) | Circuit arrangement for stabilizing against variations in temperature and supply voltage | |
| KR0149650B1 (ko) | 전류 증폭기 | |
| US4401951A (en) | Bias circuit for use in a single-ended push-pull circuit | |
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH01297909A (ja) | バッファ増幅器 | |
| JPS5928287B2 (ja) | プツシユプル増幅回路 | |
| JPS5928286B2 (ja) | プツシユプル増幅回路 | |
| US5057790A (en) | High efficiency class A amplifier | |
| JPH04196704A (ja) | 増幅回路 | |
| JPS5836844B2 (ja) | プッシュプル増幅回路 | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| EP0373853A2 (en) | Amplifier output stage | |
| JPS606133B2 (ja) | プツシユプル増幅回路 | |
| JP3186001B2 (ja) | Ｉｃ試験装置 | |
| JPS6110340Y2 (ja) | ||
| JPS6231523B2 (ja) | ||
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0198307A (ja) | トランジスタ増幅器 |