JPH01297909A - バッファ増幅器 - Google Patents
バッファ増幅器Info
- Publication number
- JPH01297909A JPH01297909A JP1060577A JP6057789A JPH01297909A JP H01297909 A JPH01297909 A JP H01297909A JP 1060577 A JP1060577 A JP 1060577A JP 6057789 A JP6057789 A JP 6057789A JP H01297909 A JPH01297909 A JP H01297909A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistors
- pair
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は直列に接続された線形増幅器に関し、さらに詳
細には、高出力レベルかつ低零入力電流で、増加された
帯域幅を備えた増幅回路に関する。
細には、高出力レベルかつ低零入力電流で、増加された
帯域幅を備えた増幅回路に関する。
従来の増幅回路では、プッシュプル出力ステージを使用
することにより、高出力レベルの出力信号を得ていた。
することにより、高出力レベルの出力信号を得ていた。
良好な線形性及び高出力を保証するために、上記のよう
な出力ステージは、零入力状態でバイアスされ、高レベ
ルの零入力電流を導通させる必要があった。
な出力ステージは、零入力状態でバイアスされ、高レベ
ルの零入力電流を導通させる必要があった。
この種の増幅回路は、エネルギー損失が高く、大きな電
力供給及び重量のあるコンダクタを必要とし、さらに高
出力のトランジスタを使用するため製造コストも嵩んだ
。
力供給及び重量のあるコンダクタを必要とし、さらに高
出力のトランジスタを使用するため製造コストも嵩んだ
。
従って、本発明の課題は、低零入力電流で、良好な線形
性を示す高出力を得ることが可能な増幅回路を提供する
にある。
性を示す高出力を得ることが可能な増幅回路を提供する
にある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明によれば、１つの出
力を形成するように相互に接続されたエミッタを備え、
コレクタ接地配列に接続された、１対の相補伝導型トラ
ンジスタを含む出力ステージと；前記出力ステージの前
記各トランジスタ用の起動トランジスタであって、コレ
クタ接地配列に接続された、１対の相補伝導型起動トラ
ンジスタと；出力ステージにおいて各トランジスタのベ
ースを結合し、それに関連する少なくとも１つの起動ト
ランジスタのエミッタにおいて信号を受けるための第１
の手段と；供給信号を起動トランジスタに送るための、
起動トランジスタのベースに接続された第２の手段とか
ら成ることを特徴とする、供給信号のバッファ増幅器が
提供される。
力を形成するように相互に接続されたエミッタを備え、
コレクタ接地配列に接続された、１対の相補伝導型トラ
ンジスタを含む出力ステージと；前記出力ステージの前
記各トランジスタ用の起動トランジスタであって、コレ
クタ接地配列に接続された、１対の相補伝導型起動トラ
ンジスタと；出力ステージにおいて各トランジスタのベ
ースを結合し、それに関連する少なくとも１つの起動ト
ランジスタのエミッタにおいて信号を受けるための第１
の手段と；供給信号を起動トランジスタに送るための、
起動トランジスタのベースに接続された第２の手段とか
ら成ることを特徴とする、供給信号のバッファ増幅器が
提供される。
すなわち、本発明に基づく電圧バッファ増幅器によれば
、高いソースインピーダンスの入力信号が、出力ステー
ジで１対の相補伝導型トランジスタを使用することによ
り、低いソースインピーダンスの出力信号及び高出力レ
ベルに変換される。これらの各出力トランジスタは、１
対の相補伝導型トランジスタにより起動され、該相補伝
導型トランジスタは、入力信号を受けるために全て連結
されている。
、高いソースインピーダンスの入力信号が、出力ステー
ジで１対の相補伝導型トランジスタを使用することによ
り、低いソースインピーダンスの出力信号及び高出力レ
ベルに変換される。これらの各出力トランジスタは、１
対の相補伝導型トランジスタにより起動され、該相補伝
導型トランジスタは、入力信号を受けるために全て連結
されている。
第１図は、本発明に基づく１つの実施例の回路図である
。この回路は、コレクタ接地配列で接続された、１対の
相互伝導型トランジスタ９，１１を含み、またトランジ
スタのエミッタは出力ノード１３に接続されている。各
出力トランジスタは、それぞれ１対の相補伝導型トラン
ジスタ１５．１７及び１９．２１により起動され、各対
のトランジスタ同士もコレクタ接地配列で接続されてい
る。各対のエミッタは、それぞれ抵抗２３．２５を介し
て接続されている。
。この回路は、コレクタ接地配列で接続された、１対の
相互伝導型トランジスタ９，１１を含み、またトランジ
スタのエミッタは出力ノード１３に接続されている。各
出力トランジスタは、それぞれ１対の相補伝導型トラン
ジスタ１５．１７及び１９．２１により起動され、各対
のトランジスタ同士もコレクタ接地配列で接続されてい
る。各対のエミッタは、それぞれ抵抗２３．２５を介し
て接続されている。
入力ノード２７からの入力信号は、電源３７．３９を介
して順方向にバイアスされた直列ダイオード２９，３１
．３３及び３５を介して、全起動トランジスタ１５．１
７．１９及び２１のベースに入力されるもちろん、電源
３７．３９を高出力の電源電圧で代替し、この電源電圧
と各対のダイオード２９゜３１及び３３．３５の間に大
きな抵抗を接続することも可能である。これらのダイオ
ードにより、起動トランジスタ１５．１７．１９及び２
１に、概ね一定の順方向電圧降下が生じる。この電圧降
下は、ベース−エミッタ間電圧降下に類似するものであ
る。さらに抵抗２３．２５により、バイアス制御が行わ
れ、回路の熱的不安定が抑止され、零入力電源電流が減
じられる。
して順方向にバイアスされた直列ダイオード２９，３１
．３３及び３５を介して、全起動トランジスタ１５．１
７．１９及び２１のベースに入力されるもちろん、電源
３７．３９を高出力の電源電圧で代替し、この電源電圧
と各対のダイオード２９゜３１及び３３．３５の間に大
きな抵抗を接続することも可能である。これらのダイオ
ードにより、起動トランジスタ１５．１７．１９及び２
１に、概ね一定の順方向電圧降下が生じる。この電圧降
下は、ベース−エミッタ間電圧降下に類似するものであ
る。さらに抵抗２３．２５により、バイアス制御が行わ
れ、回路の熱的不安定が抑止され、零入力電源電流が減
じられる。
作動時には、出力トランジスタ９．１１は、極性の変化
する供給信号の反相範囲内で、選択的にオンオフされる
。各起動トランジスタ１５゜１７、１９．２１からの信
号が、各出力トランジスタのベースに送られる。これに
対し、各対の起動トランジスタも、極性の変化する供給
信号の反相範囲内で選択的にオンオフされるが、供給さ
れる信号は、順方向ダイオード２９乃至３５を介して、
同様に各ベースに送られる。これらの順方向ダイオード
は、電源３７．３９の高い出力ツースインピーダンスの
ために、電源から概ね絶縁されている。（起動トランジ
スタ１５．１７．１９及び２１は、直接に、又は各対の
ダイオードを介して入力ノード２７に接続されている。
する供給信号の反相範囲内で、選択的にオンオフされる
。各起動トランジスタ１５゜１７、１９．２１からの信
号が、各出力トランジスタのベースに送られる。これに
対し、各対の起動トランジスタも、極性の変化する供給
信号の反相範囲内で選択的にオンオフされるが、供給さ
れる信号は、順方向ダイオード２９乃至３５を介して、
同様に各ベースに送られる。これらの順方向ダイオード
は、電源３７．３９の高い出力ツースインピーダンスの
ために、電源から概ね絶縁されている。（起動トランジ
スタ１５．１７．１９及び２１は、直接に、又は各対の
ダイオードを介して入力ノード２７に接続されている。
）このようにして、これらの起動トランジスタのベース
への入力インピーダンスは、高いレベルに維持される一
方、出力トランジスタ９．１１のエミッタからの出力ノ
ード１３の出力ツースインピーダンスは低いレベルに抑
えられる。かくして有効にバイアスされた態様で高出力
レベルの良好な帯域幅が保証され、非作動状態での低い
零入力電流が許容される。
への入力インピーダンスは、高いレベルに維持される一
方、出力トランジスタ９．１１のエミッタからの出力ノ
ード１３の出力ツースインピーダンスは低いレベルに抑
えられる。かくして有効にバイアスされた態様で高出力
レベルの良好な帯域幅が保証され、非作動状態での低い
零入力電流が許容される。
電流電源３７．３９に関するいかなるミスマツチも、人
力ノード２７内の電流に現れる。
力ノード２７内の電流に現れる。
続いて第２図に関して言えば、第２図は、第１図の実施
例の変更例であり、第１図の回路中の直列されたダイオ
ード３１．３５の代わりに、入力トランジスタ４１．４
３が接続されている。付加された相互伝導型のトランジ
スタ４１゜４３は、起動トランジスタ１７．１９の一方
に対して、それぞれ概ね並列接続され、これらのベース
は同様に接続され、さらにコレクタも同様に接地されて
いる。かかる配置において、入力ノード２７の入力信号
は、同様に相補型起動トランジスタ１７．１９に接続さ
れ、さらに付加されたトランジスタ４１．．４３及び順
方向ダイオード２９．３５を介して、残りの起動トラン
ジスタ１５．２１に接続され、さらにプッシュプルの対
として、各出力トランジスタのベースに接続されている
。この実施例は、電源３７．３９からの電流のミスマツ
チに起因する入力ノード２７内の電流を減じる点におい
てを効である。
例の変更例であり、第１図の回路中の直列されたダイオ
ード３１．３５の代わりに、入力トランジスタ４１．４
３が接続されている。付加された相互伝導型のトランジ
スタ４１゜４３は、起動トランジスタ１７．１９の一方
に対して、それぞれ概ね並列接続され、これらのベース
は同様に接続され、さらにコレクタも同様に接地されて
いる。かかる配置において、入力ノード２７の入力信号
は、同様に相補型起動トランジスタ１７．１９に接続さ
れ、さらに付加されたトランジスタ４１．．４３及び順
方向ダイオード２９．３５を介して、残りの起動トラン
ジスタ１５．２１に接続され、さらにプッシュプルの対
として、各出力トランジスタのベースに接続されている
。この実施例は、電源３７．３９からの電流のミスマツ
チに起因する入力ノード２７内の電流を減じる点におい
てを効である。
従って、本発明の回路構成によれば、出力トランジスタ
９，１１は、各起動トランジスタ１７゜１９の作動によ
り、迅速にターンオフ可能である。なお各起動トランジ
スタのエミッタは、各出力トランジスタ９，１１のベー
スに接続されている。このようにして、蓄積された電荷
に起因する大きなベース電流が、相補伝導型の各起動ト
ランジスタのエミッタにより流され、供給電源と略同様
の極性で、出力トランジスタの迅速なターンオフが保証
される。
９，１１は、各起動トランジスタ１７゜１９の作動によ
り、迅速にターンオフ可能である。なお各起動トランジ
スタのエミッタは、各出力トランジスタ９，１１のベー
スに接続されている。このようにして、蓄積された電荷
に起因する大きなベース電流が、相補伝導型の各起動ト
ランジスタのエミッタにより流され、供給電源と略同様
の極性で、出力トランジスタの迅速なターンオフが保証
される。
以上のように、本発明に基づく増幅回路によれば、低零
入力電流で、良好な線形性を示す高出力を得ることが可
能であり、従って、エネルギー損失を軽減可能であり、
電力供給、コンダクタおよびトランジスタの面で製造コ
ストの軽減を図ることが可能である。
入力電流で、良好な線形性を示す高出力を得ることが可
能であり、従って、エネルギー損失を軽減可能であり、
電力供給、コンダクタおよびトランジスタの面で製造コ
ストの軽減を図ることが可能である。
第１図は、本発明に基づ〈実施例の回路図を示し；
第２図は、プッシュプル出力ステージを駆動させるため
に接続された、付加的な入力トランジスタを使用する、
本発明の他の実施例の回路図である。 ９．１１・・・トランジスタ １３・・・出力ノード １５．１７，１９．２１・・・トランジスタ２３．２５
・・・抵抗 ２７・・・入力ノード ２９．３１．３３．３５・・・ダイオード３７．３９・
・・電源
に接続された、付加的な入力トランジスタを使用する、
本発明の他の実施例の回路図である。 ９．１１・・・トランジスタ １３・・・出力ノード １５．１７，１９．２１・・・トランジスタ２３．２５
・・・抵抗 ２７・・・入力ノード ２９．３１．３３．３５・・・ダイオード３７．３９・
・・電源
Claims (4)
- （１）１つの出力を形成するように相互に接続されたエ
ミッタを備え、コレクタ接地配列に接続された、１対の
相補伝導型トランジスタを含む出力ステージと； 前記出力ステージの前記各トランジスタ用の起動トラン
ジスタであって、コレクタ接地配列に接続された、１対
の相補伝導型起動トランジスタと； 出力ステージにおいて各トランジスタのベースを結合し
、それに関連する少なくとも１つの起動トランジスタの
エミッタにおいて信号を受けるための第１の手段と； 供給信号を起動トランジスタに送るための、起動トラン
ジスタのベースに接続された第２の手段とから成ること
を特徴とする、供給信号のバッファ増幅器。 - （２）前記第２の手段が、バイアス供給間において順方
向にバイアスされた複数の直列されたダイオードを含み
、前記ダイオードが、接合点において供給される信号を
受信すべく接続され、該供給された信号を起動トランジ
スタのベースに供給することを特徴とする、請求項１に
記載の増幅器。 - （３）前記第２の手段が、予備の１対の相補伝導型トラ
ンジスタを含み、該トランジスタは、コレクタ接地配列
され、供給信号を受けるべく接続されたベースを備え、
さらに全起動トランジスタのベースに供給信号を供給す
るために、関連する起動トランジスタの残りの一方のベ
ースに、順方向ダイオードを介して接続されたエミッタ
を備えた、予備の１対の相補伝導型トランジスタをさら
に含むことを特徴とする、請求項１に記載の増幅器。 - （４）前記第１の手段が、各対の起動トランジスタの各
エミッタ間に接続された抵抗をさらに含むことを特徴と
する、請求項１に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/171,035 US4827223A (en) | 1988-03-21 | 1988-03-21 | Buffer amplifier |
| US171035 | 1988-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01297909A true JPH01297909A (ja) | 1989-12-01 |
| JP2933633B2 JP2933633B2 (ja) | 1999-08-16 |
Family
ID=22622227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060577A Expired - Lifetime JP2933633B2 (ja) | 1988-03-21 | 1989-03-13 | バッファ増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4827223A (ja) |
| JP (1) | JP2933633B2 (ja) |
| GB (1) | GB2217133A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935704A (en) * | 1989-03-27 | 1990-06-19 | Elantec | Low distortion linear amplifier with high-level output |
| US5003269A (en) * | 1989-05-12 | 1991-03-26 | Burr-Brown Corporation | Unity gain amplifier with high slew rate and high bandwidth |
| US5515005A (en) * | 1993-07-27 | 1996-05-07 | Murata Manufacturing Co., Ltd. | Operational amplifier |
| US5512859A (en) * | 1994-11-16 | 1996-04-30 | National Semiconductor Corporation | Amplifier stage having compensation for NPN, PNP beta mismatch and improved slew rate |
| US5510754A (en) * | 1994-11-18 | 1996-04-23 | National Semiconductor Corporation | Fast slewing amplifier using dynamic current mirrors |
| US5515007A (en) * | 1994-12-22 | 1996-05-07 | National Semiconductor Corporation | Triple buffered amplifier output stage |
| US5525931A (en) * | 1995-04-25 | 1996-06-11 | National Semiconductor Corporation | High-speed video amplifier |
| DE19834209C1 (de) * | 1998-07-29 | 2000-04-20 | Siemens Ag | Verstärkerausgangsstufe |
| US6353362B1 (en) * | 1999-11-23 | 2002-03-05 | Texas Instruments Incorporated | Resonance free complementary bipolar output stage |
| WO2010006293A2 (en) | 2008-07-10 | 2010-01-14 | Cornell University | Ultrasound wave generating apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160746U (ja) * | 1974-11-06 | 1976-05-13 | ||
| JPS51110955A (ja) * | 1975-03-25 | 1976-09-30 | Nippon Musical Instruments Mfg | Biikyuputsushupuruanpu |
| JPS57117818U (ja) * | 1981-01-14 | 1982-07-21 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537023A (en) * | 1968-03-27 | 1970-10-27 | Bell Telephone Labor Inc | Class b transistor power amplifier |
| JPS5535520A (en) * | 1978-09-04 | 1980-03-12 | Marantz Japan Inc | Output circuit of power amplifier |
-
1988
- 1988-03-21 US US07/171,035 patent/US4827223A/en not_active Expired - Lifetime
-
1989
- 1989-03-09 GB GB8905441A patent/GB2217133A/en not_active Withdrawn
- 1989-03-13 JP JP1060577A patent/JP2933633B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160746U (ja) * | 1974-11-06 | 1976-05-13 | ||
| JPS51110955A (ja) * | 1975-03-25 | 1976-09-30 | Nippon Musical Instruments Mfg | Biikyuputsushupuruanpu |
| JPS57117818U (ja) * | 1981-01-14 | 1982-07-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8905441D0 (en) | 1989-04-19 |
| JP2933633B2 (ja) | 1999-08-16 |
| US4827223A (en) | 1989-05-02 |
| GB2217133A (en) | 1989-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532479A (en) | Differential amplifier circuit with rail-to-rail capability | |
| US5475343A (en) | Class AB complementary output stage | |
| JPH01297909A (ja) | バッファ増幅器 | |
| US4484147A (en) | Bootstrapped shunt feedback amplifier | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| JP2578096B2 (ja) | スイツチング装置 | |
| US4837523A (en) | High slew rate linear amplifier | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| KR850004674A (ko) | 곱셈 회로 | |
| US4442409A (en) | Push-pull non-complementary transistor amplifier | |
| JPS6038043B2 (ja) | スイツチ回路 | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4706039A (en) | Amplifier arrangement | |
| US4177392A (en) | Current switching networks | |
| US4453134A (en) | High voltage operational amplifier | |
| EP0373853B1 (en) | Amplifier output stage | |
| JPH0744443B2 (ja) | マルチプレクサ回路 | |
| JPH04196704A (ja) | 増幅回路 | |
| US5623230A (en) | Low-offset, buffer amplifier | |
| JPH01264405A (ja) | 切換回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JPS6226203B2 (ja) | ||
| JPH046130B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |