JPS5940321B2 - Ｂ級シングル・エンデツド・ブツシユプル増幅回路 - Google Patents
Ｂ級シングル・エンデツド・ブツシユプル増幅回路Info
- Publication number
- JPS5940321B2 JPS5940321B2 JP52144257A JP14425777A JPS5940321B2 JP S5940321 B2 JPS5940321 B2 JP S5940321B2 JP 52144257 A JP52144257 A JP 52144257A JP 14425777 A JP14425777 A JP 14425777A JP S5940321 B2 JPS5940321 B2 JP S5940321B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- emitter
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
- H03F3/3077—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage using Darlington transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
周知のように、トランジスタのベース・エミッタ間電圧
ＶＢＥ対コレクタ電流■。
ＶＢＥ対コレクタ電流■。
特性には、その立上がり部分に極端な彎曲部を有してい
るために、一対のトランジスタによってＢ級プッシュプ
ル増幅回路を構成しても、その出力信号としては大きな
波形歪を含んだものしか得られない。
るために、一対のトランジスタによってＢ級プッシュプ
ル増幅回路を構成しても、その出力信号としては大きな
波形歪を含んだものしか得られない。
このことを図面を参照して説明すると次のとおりである
。
。
第１図は、一対のトランジスタによって構成されたＢ級
プッシュプル増幅回路の人、出力信号波形の説明図であ
って、この第１図において、Ｉ（１）は一対のトランジ
スタのベース・エミッタ間電圧ＶＢＥＩ ？（ＶＢＥ２
．）対コレクタ電流■。
プッシュプル増幅回路の人、出力信号波形の説明図であ
って、この第１図において、Ｉ（１）は一対のトランジ
スタのベース・エミッタ間電圧ＶＢＥＩ ？（ＶＢＥ２
．）対コレクタ電流■。
１．（１ｏ２）特性曲線であり、また、Ｓｉは人力信号
波形、Ｓ。
波形、Ｓ。
は出力信号波形、０はプツンユプル動作の基点をそれぞ
れ示しているが、第１図より明らかなように、一対のト
ランジスタによって構成されたＢＭプッシュプル増幅回
路からの出力信号には、出力信号における正波と負波と
の境界部分に、いわゆクロスオーバ歪が生じるのである
。
れ示しているが、第１図より明らかなように、一対のト
ランジスタによって構成されたＢＭプッシュプル増幅回
路からの出力信号には、出力信号における正波と負波と
の境界部分に、いわゆクロスオーバ歪が生じるのである
。
そして、Ｂ級プッシュプル増幅回路における上記の問題
点を解決するために従来から採用されて来た手段は、プ
ッシュプル増幅回路を構成している一対のトランジスタ
に適当なバイアスを与えて・トランジスタのベース・エ
ミッタ間電圧対コレクタ電流特性曲線における比較的直
線に近い部分へプッシュプル動作の基点を移して、プッ
シュプル増幅回路にＡＢ級動作を行なわせるというもの
であった。
点を解決するために従来から採用されて来た手段は、プ
ッシュプル増幅回路を構成している一対のトランジスタ
に適当なバイアスを与えて・トランジスタのベース・エ
ミッタ間電圧対コレクタ電流特性曲線における比較的直
線に近い部分へプッシュプル動作の基点を移して、プッ
シュプル増幅回路にＡＢ級動作を行なわせるというもの
であった。
すなわち、ＡＢ級プッシュプル増幅回路では、一対のト
ランジスタがそれぞれのベース・エミッタ間電圧対コレ
クタ電流特性曲線における極端な彎曲部付近での差動動
作によって等何曲に形成される直線的な合成動作ライン
上で動作することができるように、一対のトランジスタ
におけるそれぞれのトランジスタに適当なバイアスを与
えてプッシュプル動作の基点を移しクロスオーバ歪が生
じないようにしているのであるが、周知のようにトラン
ジスタのベース・エミッタ間電圧対コレクタ電流特性曲
線における極端な彎曲部付近の曲線形状は２次曲線では
ないために、前記した合成動作ラインは完全な直線とは
ならず、したがって、ＡＢ級プッシュプル増幅回路を使
用してもクロスオーバ歪を完全に除去することは不可能
なのである。
ランジスタがそれぞれのベース・エミッタ間電圧対コレ
クタ電流特性曲線における極端な彎曲部付近での差動動
作によって等何曲に形成される直線的な合成動作ライン
上で動作することができるように、一対のトランジスタ
におけるそれぞれのトランジスタに適当なバイアスを与
えてプッシュプル動作の基点を移しクロスオーバ歪が生
じないようにしているのであるが、周知のようにトラン
ジスタのベース・エミッタ間電圧対コレクタ電流特性曲
線における極端な彎曲部付近の曲線形状は２次曲線では
ないために、前記した合成動作ラインは完全な直線とは
ならず、したがって、ＡＢ級プッシュプル増幅回路を使
用してもクロスオーバ歪を完全に除去することは不可能
なのである。
また、ＡＢ級プッシュプル増幅回路が、いわゆるシング
ル・エンデッド・プッシュプル増幅回路（以下、５ＥＰ
Ｐ回路と記載する）として構成された場合には、上記し
た原因によるクロスオーバ歪の発生が定電圧特性を有す
るベースバイアス供給回路の存在によって著るしく大き
なものとなる。
ル・エンデッド・プッシュプル増幅回路（以下、５ＥＰ
Ｐ回路と記載する）として構成された場合には、上記し
た原因によるクロスオーバ歪の発生が定電圧特性を有す
るベースバイアス供給回路の存在によって著るしく大き
なものとなる。
この点を第２図に示す従来のＡＢ級５ＥＰＰ回路の一例
構成のものを参照して説明すると次のとおりである。
構成のものを参照して説明すると次のとおりである。
第２図において、Ｑｌ、Ｑ３は複合接続されたトランジ
スタ、Ｑ２− Ｑ４は複合接続されたトランジ、スタで
あって、前記したトランジスタＱ ｔ ＝ Ｑ３とトラ
ンジスタＱ２− Ｑ４とはＡＢ級５ＥＰＰ回路における
一対の出力トランジスタとして動作する。
スタ、Ｑ２− Ｑ４は複合接続されたトランジ、スタで
あって、前記したトランジスタＱ ｔ ＝ Ｑ３とトラ
ンジスタＱ２− Ｑ４とはＡＢ級５ＥＰＰ回路における
一対の出力トランジスタとして動作する。
トランジスタＱｌ −Ｑ３のコレクタは、プラス電源端
子Ｃに接続されており、また、トランジスタＱ２ ’
Ｑ４のコレクタはマイナス電源端子ｄに接続されており
、さらに、 トランジスタＱｌ −Ｑ２のエミッタ間に
は電流制限用抵抗Ｒ１，Ｒ２が直列接続さね前記した電
流制限用抵抗Ｒ１，Ｒ２の接続点には出力端子ｅが接続
され、さらにまた、トランジスタＱ３． Ｑ４のエミッ
タ間にはエミッタ抵抗Ｒ３が接続されている。
子Ｃに接続されており、また、トランジスタＱ２ ’
Ｑ４のコレクタはマイナス電源端子ｄに接続されており
、さらに、 トランジスタＱｌ −Ｑ２のエミッタ間に
は電流制限用抵抗Ｒ１，Ｒ２が直列接続さね前記した電
流制限用抵抗Ｒ１，Ｒ２の接続点には出力端子ｅが接続
され、さらにまた、トランジスタＱ３． Ｑ４のエミッ
タ間にはエミッタ抵抗Ｒ３が接続されている。
トランジスタＱ３ のベースは、駆動電流の流入端子ａ
と、ベースバイアス安定用トランジスタＱ。
と、ベースバイアス安定用トランジスタＱ。
のコレクタとベースバイアス抵抗曳の一端とに接続され
ており、また、トランジスタＱ４ のベースは、駆動電
流の流出端子すと、ベースバイアス安定用トランジスタ
Ｑ５のエミッタと、ベースバイアス抵抗Ｒ５の一端とに
接続されており、さらに、前記したベースバイアス抵抗
Ｒ４，Ｒ５の各他端は前記したベースバイアス安定用ト
ランジスタＱ、のベースに接続されている。
ており、また、トランジスタＱ４ のベースは、駆動電
流の流出端子すと、ベースバイアス安定用トランジスタ
Ｑ５のエミッタと、ベースバイアス抵抗Ｒ５の一端とに
接続されており、さらに、前記したベースバイアス抵抗
Ｒ４，Ｒ５の各他端は前記したベースバイアス安定用ト
ランジスタＱ、のベースに接続されている。
さて、上記した第２図示の従来回路において、ベースバ
イアス安定用トランジスタＱ５ とベースバイアス抵抗
Ｒ４，Ｒ５とからなるベースバイアス供給回路により、
トランジスタＱ１〜Ｑ４からなる５ＥＰＰ回路がＡＢ級
動作を行なうように、トランジスタＱ１〜Ｑ４にベース
バイアスを供給し、駆動電流の流入、流出端子間に入力
信号を加えれば５ＥＰＰ回路は周知の回路動作によって
入力信号を増幅し、出力端子ｅに出力信号を送出するよ
うに動作する。
イアス安定用トランジスタＱ５ とベースバイアス抵抗
Ｒ４，Ｒ５とからなるベースバイアス供給回路により、
トランジスタＱ１〜Ｑ４からなる５ＥＰＰ回路がＡＢ級
動作を行なうように、トランジスタＱ１〜Ｑ４にベース
バイアスを供給し、駆動電流の流入、流出端子間に入力
信号を加えれば５ＥＰＰ回路は周知の回路動作によって
入力信号を増幅し、出力端子ｅに出力信号を送出するよ
うに動作する。
ところが、第２図示の従来回路においては、例えばトラ
ンジスタＱｉ −Ｑ３側が動作している場合を考えると
、トランジスタＱ２のベース・エミッタ間電圧ＶＢＥ２
とトランジスタＱ４のペースエミッタ間電圧ＶＢＥ４は
、トランジスタＱ１ のベース・エミッタ間電圧をＶ
ＢＥｌ、トランジスタＱ３のベース・エミッタ間電圧を
ＶＢＥ３、トランジスタＱ１のエミッタ電流をｉＥｌ、
トランジスタＱ５のコレクタ・エミッタ間電圧をＶ Ｏ
Ｆ２とすると、ＶＢＥ２ ＋ ｖＢＥ４ ＝ ｖｃ Ｅ
！５−（ＶＢＥ１＋ＶＢＥ３＋ ｉＥｌ″Ｒ，）・−・
・・・・・・・・・（ａ） 前記の（ａ）式のように示されるが、ベースバイアス安
定用トランジスタＱ５ とベースバイアス抵抗Ｒ４，
Ｒ５とからなるベースバイアス供給回路が定電圧回路と
なっているために、トランジスタＱ５のコレクタ・エミ
ッタ間電圧Ｖ。
ンジスタＱｉ −Ｑ３側が動作している場合を考えると
、トランジスタＱ２のベース・エミッタ間電圧ＶＢＥ２
とトランジスタＱ４のペースエミッタ間電圧ＶＢＥ４は
、トランジスタＱ１ のベース・エミッタ間電圧をＶ
ＢＥｌ、トランジスタＱ３のベース・エミッタ間電圧を
ＶＢＥ３、トランジスタＱ１のエミッタ電流をｉＥｌ、
トランジスタＱ５のコレクタ・エミッタ間電圧をＶ Ｏ
Ｆ２とすると、ＶＢＥ２ ＋ ｖＢＥ４ ＝ ｖｃ Ｅ
！５−（ＶＢＥ１＋ＶＢＥ３＋ ｉＥｌ″Ｒ，）・−・
・・・・・・・・・（ａ） 前記の（ａ）式のように示されるが、ベースバイアス安
定用トランジスタＱ５ とベースバイアス抵抗Ｒ４，
Ｒ５とからなるベースバイアス供給回路が定電圧回路と
なっているために、トランジスタＱ５のコレクタ・エミ
ッタ間電圧Ｖ。
ｅ５は一定であり、一方、動作状態にあるトランジスタ
Ｑ１．Ｑ３のベース・エミッタ間電圧ＶＢＥＩ 、 Ｖ
ＢＥ３やトランジスタＱ１ のエミッタ回路中の抵抗Ｒ
１に生じる電圧降下（ＩＥｌ、Ｒ１）などの電圧値は、
それぞれ無信号時における電圧値よりも大きくなってい
るから、トランジスタＱ１．Ｑ３側が動作状態にある場
合におけるトランジスタＱ２．Ｑ４のベース・エミッタ
間電圧の和（ＶＢＥ２＋ＶＢＥ４ ）の電圧は、無信号
時における電圧値よりも小さくなることは前記の（ａ）
式から明らかである。
Ｑ１．Ｑ３のベース・エミッタ間電圧ＶＢＥＩ 、 Ｖ
ＢＥ３やトランジスタＱ１ のエミッタ回路中の抵抗Ｒ
１に生じる電圧降下（ＩＥｌ、Ｒ１）などの電圧値は、
それぞれ無信号時における電圧値よりも大きくなってい
るから、トランジスタＱ１．Ｑ３側が動作状態にある場
合におけるトランジスタＱ２．Ｑ４のベース・エミッタ
間電圧の和（ＶＢＥ２＋ＶＢＥ４ ）の電圧は、無信号
時における電圧値よりも小さくなることは前記の（ａ）
式から明らかである。
したがって、人力信号によってトランジスタＱ１゜Ｑ３
側が動作状態となされる場合には人力信号が増大して行
くのにつれてトランジスタＱ２ 、Ｑ４側がカットオフ
となされる。
側が動作状態となされる場合には人力信号が増大して行
くのにつれてトランジスタＱ２ 、Ｑ４側がカットオフ
となされる。
同ｉＥ、トランジスタＱ２ ’ Ｑ４側が動作状態とな
されている場合には人力信号が増大して行くのにつれて
、トランジスタＱ１．Ｑ３側がカットオフとなされる。
されている場合には人力信号が増大して行くのにつれて
、トランジスタＱ１．Ｑ３側がカットオフとなされる。
このように、第２図示のように定電圧回路を構成してい
るベース・バイアス供給回路を備えた従来のＡＢ級５Ｅ
ＰＰ回路では、トランジスタＱｌ ｆＱ３側とトランジ
スタＱ２．Ｑ４とが、互に他方側のトランジスタが動作
状態となされる毎にカットオフされるために、一対のト
ランジスタの差動動作によって形成される合成動作ライ
ンの直線性が著るしく悪化したものとなって、出力信号
中には大きなりロスオーバ歪が生じるのである。
るベース・バイアス供給回路を備えた従来のＡＢ級５Ｅ
ＰＰ回路では、トランジスタＱｌ ｆＱ３側とトランジ
スタＱ２．Ｑ４とが、互に他方側のトランジスタが動作
状態となされる毎にカットオフされるために、一対のト
ランジスタの差動動作によって形成される合成動作ライ
ンの直線性が著るしく悪化したものとなって、出力信号
中には大きなりロスオーバ歪が生じるのである。
また、前記のように増幅動作に当ってトランジスタがオ
ン、オフ動作を繰返すために、増幅の対象とされる信号
が高い周波数のものであった場合には、少数キャリヤ蓄
積効果によって信号中にいわゆるスイッチング歪が生じ
るということも問題となる。
ン、オフ動作を繰返すために、増幅の対象とされる信号
が高い周波数のものであった場合には、少数キャリヤ蓄
積効果によって信号中にいわゆるスイッチング歪が生じ
るということも問題となる。
第３図は、前記した第２図示の従来例回路において、正
弦波形の人力信号が与えられた場合に、トランジスタＱ
１．Ｑ２から出力端子ｅに対して送出されるエミッタ電
流ｉＥｔ ＋ ｉＢｚの波形例を示したものであり、こ
の第３図からも判かるように、第２図示の従来例回路で
は、出力端子ｅで得られる出力信号中に大きなりロスオ
ーバ歪が生じるのである。
弦波形の人力信号が与えられた場合に、トランジスタＱ
１．Ｑ２から出力端子ｅに対して送出されるエミッタ電
流ｉＥｔ ＋ ｉＢｚの波形例を示したものであり、こ
の第３図からも判かるように、第２図示の従来例回路で
は、出力端子ｅで得られる出力信号中に大きなりロスオ
ーバ歪が生じるのである。
本発明は、複合接続された第１、第３ＯＮＰＮトランジ
スタＱ１．Ｑ３と、複合接続された第２、第４のＰＮＰ
Ｉ−ランジスタＱ２．Ｑ４とが増幅の対象とされるべき
人力信号の正負の各半波を各個別に増幅する一対の出力
トランジスタとなされており、前記の第１のＮＰＮｔ−
ランジスタＱ１ のエミッタと第２のＰＮＰトランジス
タＱ２ のエミッタとの間に接続された第１の抵抗Ｒ１
と第２の抵抗Ｒ２との直列接続回路における前記した第
１の抵抗Ｒ１と第２の抵抗Ｒ２との接続点に出力端子ｅ
が設はうしている８級シングル・エンデッド・プッシュ
プル増幅回路において、前記した第３ＯＮＰＮトランジ
スタＱ３のベースと第４のＰＮＰ ｌ−ランジスタＱ４
のベースとの間に、第３のＮＰＮ Ｉ−ランジスタＱ３
のベースにエミッタが接続されている第６のＰＮＰ）ラ
ンジスタＱ６におけるコレクタと、第４のＰＮＰ ｌ−
ランジスタＱ４のベースにエミッタが接続されている第
７のＮＰＮＩ−ランジスタＱ７におけるコレクタとが互
に接続された状態の第６のＰＮＰ ！−ランジスタＱ６
と第７のＮＰＮトランジスタＱ７ との回路を設け
、前記した第６のＰＮＰ ｉ−ランジスタ錫のベースと
出力端子ｅとの間に、第６のＰＮＰ ｌ−ランジスタＱ
６のベースにアノードが接続された第１のダイオードＤ
１と第６の抵抗Ｒ６との直列接続回路を設けると共に、
前記した第７のＮＰＮトランジスタＱ７ のベースと出
力端子ｅとの間に、第７のＮＰＮｔ−ランジスタＱ７の
ベースにカソードが接続された第２のダイオードＤ２
と第７の抵抗Ｒ７との直列接続回路を設けて、出力ト
ランジスタに対して印加される入力信号の有無に拘わら
ず、常に、予め定められた略々一定で僅少なアイドル電
流が出力トランジスタのコレクタ、エミッタ回路中に流
されるようにしてなる８級シングル・エンデッド・プッ
シュプル増幅回路を提供して、既述した従来の問題点を
解消したものであり、以下、添付図面を参照して本発明
のＢ級５ＥＰＰ回路の具体的な内容について説明する。
スタＱ１．Ｑ３と、複合接続された第２、第４のＰＮＰ
Ｉ−ランジスタＱ２．Ｑ４とが増幅の対象とされるべき
人力信号の正負の各半波を各個別に増幅する一対の出力
トランジスタとなされており、前記の第１のＮＰＮｔ−
ランジスタＱ１ のエミッタと第２のＰＮＰトランジス
タＱ２ のエミッタとの間に接続された第１の抵抗Ｒ１
と第２の抵抗Ｒ２との直列接続回路における前記した第
１の抵抗Ｒ１と第２の抵抗Ｒ２との接続点に出力端子ｅ
が設はうしている８級シングル・エンデッド・プッシュ
プル増幅回路において、前記した第３ＯＮＰＮトランジ
スタＱ３のベースと第４のＰＮＰ ｌ−ランジスタＱ４
のベースとの間に、第３のＮＰＮ Ｉ−ランジスタＱ３
のベースにエミッタが接続されている第６のＰＮＰ）ラ
ンジスタＱ６におけるコレクタと、第４のＰＮＰ ｌ−
ランジスタＱ４のベースにエミッタが接続されている第
７のＮＰＮＩ−ランジスタＱ７におけるコレクタとが互
に接続された状態の第６のＰＮＰ ！−ランジスタＱ６
と第７のＮＰＮトランジスタＱ７ との回路を設け
、前記した第６のＰＮＰ ｉ−ランジスタ錫のベースと
出力端子ｅとの間に、第６のＰＮＰ ｌ−ランジスタＱ
６のベースにアノードが接続された第１のダイオードＤ
１と第６の抵抗Ｒ６との直列接続回路を設けると共に、
前記した第７のＮＰＮトランジスタＱ７ のベースと出
力端子ｅとの間に、第７のＮＰＮｔ−ランジスタＱ７の
ベースにカソードが接続された第２のダイオードＤ２
と第７の抵抗Ｒ７との直列接続回路を設けて、出力ト
ランジスタに対して印加される入力信号の有無に拘わら
ず、常に、予め定められた略々一定で僅少なアイドル電
流が出力トランジスタのコレクタ、エミッタ回路中に流
されるようにしてなる８級シングル・エンデッド・プッ
シュプル増幅回路を提供して、既述した従来の問題点を
解消したものであり、以下、添付図面を参照して本発明
のＢ級５ＥＰＰ回路の具体的な内容について説明する。
第４図は、本発明のＢ級５ＥＰＰ回路の一実施態様のも
のの回路図であって、この第４図において既述した第２
図示の回路配置における構成部分と対応する構成部分に
は、第２図中で使用した図面符号と同一の図面符号を使
用している。
のの回路図であって、この第４図において既述した第２
図示の回路配置における構成部分と対応する構成部分に
は、第２図中で使用した図面符号と同一の図面符号を使
用している。
第４図において、複合接続されたトランジスタＱ、 、
Ｑ３と、複合接続されたトランジスタＱ２ ｔＱ４
とは、一対の出力トランジスタを形成しており、トラン
ジスタＱ１ のエミッタとトランジスタＱ２ のエミ
ッタとの間には電流制限用抵抗Ｒ１゜Ｒ２の直列接続回
路が設けられ−また、前記した電流制限用抵抗Ｒ１，Ｒ
２の接続点には、出力端子ｅが接続されると共に、抵抗
Ｒ６，Ｒ７の一端も接続されている。
Ｑ３と、複合接続されたトランジスタＱ２ ｔＱ４
とは、一対の出力トランジスタを形成しており、トラン
ジスタＱ１ のエミッタとトランジスタＱ２ のエミ
ッタとの間には電流制限用抵抗Ｒ１゜Ｒ２の直列接続回
路が設けられ−また、前記した電流制限用抵抗Ｒ１，Ｒ
２の接続点には、出力端子ｅが接続されると共に、抵抗
Ｒ６，Ｒ７の一端も接続されている。
トランジスタＱ３ のベースには、駆動電流の流入端子
ａが接続されると共に、トランジスタＱ１゜Ｑ３ のベ
ースバイアス電圧制御用トランジスタＱ６のエミッタが
接続されている。
ａが接続されると共に、トランジスタＱ１゜Ｑ３ のベ
ースバイアス電圧制御用トランジスタＱ６のエミッタが
接続されている。
このトランジスタＱ６ のベースには、トランジスタＱ
１．Ｑ３の温度ドリフト補償用ダイオードＤ１ のア
ノードが接続されており、ダイオードＤ１のカソードに
は既述した抵抗Ｒ６の他端が接続されている。
１．Ｑ３の温度ドリフト補償用ダイオードＤ１ のア
ノードが接続されており、ダイオードＤ１のカソードに
は既述した抵抗Ｒ６の他端が接続されている。
また、トランジスタＱ３ のエミッタに対してエミッタ
抵抗Ｒ３を介して接続されているエミッタを備えている
トランジスタＱ４ のベースには、駆動電流の流出端子
すが接続されると共に、トランジスタＱ２．Ｑ４のベー
スバイアス電圧制御用トランジスタＱ７のエミッタが接
続されている。
抵抗Ｒ３を介して接続されているエミッタを備えている
トランジスタＱ４ のベースには、駆動電流の流出端子
すが接続されると共に、トランジスタＱ２．Ｑ４のベー
スバイアス電圧制御用トランジスタＱ７のエミッタが接
続されている。
前記したトランジスタＱ７のベースには、トランジスタ
Ｑ２ 、 Ｑ４の温度ドリフト補償用ダイオードＤ２
のカソードが接続されており、このダイオードＤ２
のアノードには既述した抵抗Ｒ７の他端が接続されてい
る。
Ｑ２ 、 Ｑ４の温度ドリフト補償用ダイオードＤ２
のカソードが接続されており、このダイオードＤ２
のアノードには既述した抵抗Ｒ７の他端が接続されてい
る。
前記した２つのベースバイアス電圧制御用トランジスタ
Ｑａ ＝ Ｑ７のコレクタは互いに接続されている。
Ｑａ ＝ Ｑ７のコレクタは互いに接続されている。
上記のように構成された本発明のＢ級５ＥＰＰ回路は、
まず、無信号時においてトランジスタＱｌ 。
まず、無信号時においてトランジスタＱｌ 。
Ｑ３側とトランジスタＱ２．Ｑ４側とに、それぞれ予め
定められた僅少な電流がコレクタ回路とエミッタ回路と
に流れるように抵抗Ｒ６，Ｒ７の抵抗値が調整される。
定められた僅少な電流がコレクタ回路とエミッタ回路と
に流れるように抵抗Ｒ６，Ｒ７の抵抗値が調整される。
第５図は、本発明のＢ級Ｓ ＥＰＰ回路におけるトラン
ジスタＱ１ のコレクタ電流Ｉ０１と、端子ａとトラン
ジスタＱ１ のエミッタｅ１ との間の電圧ｖａｅｔ
との関係を示す曲線Ａ、及びトランジスタＱ２ のコ
レクタ電流■。
ジスタＱ１ のコレクタ電流Ｉ０１と、端子ａとトラン
ジスタＱ１ のエミッタｅ１ との間の電圧ｖａｅｔ
との関係を示す曲線Ａ、及びトランジスタＱ２ のコ
レクタ電流■。
２と、端子すとトランジスタＱ２のエミッタｅ２ との
間の電圧Ｖｂｏ２との関係を示す曲線Ｂとを示す特性曲
線図であって、この第５図中において、■ｏ１ｏは抵抗
ルの抵抗値の調整によって設定された無信号時のトラン
ジスタ０□のコレクタ電流値であり、また、’Ｃ２０は
抵抗Ｒ７の抵抗値の調整によって設定された無信号時の
トランジスタＱ２ のコレクタ電流値であり、前記した
電流値■。
間の電圧Ｖｂｏ２との関係を示す曲線Ｂとを示す特性曲
線図であって、この第５図中において、■ｏ１ｏは抵抗
ルの抵抗値の調整によって設定された無信号時のトラン
ジスタ０□のコレクタ電流値であり、また、’Ｃ２０は
抵抗Ｒ７の抵抗値の調整によって設定された無信号時の
トランジスタＱ２ のコレクタ電流値であり、前記した
電流値■。
１ｏと１゜２ｏ とは例えばトランジスタの本来のペー
スエミッタ間電圧対コレクタ電流特性曲線における比較
的直線に近い部分の電流値で互いに略々等しい値に設定
される。
スエミッタ間電圧対コレクタ電流特性曲線における比較
的直線に近い部分の電流値で互いに略々等しい値に設定
される。
したがって、無信号時における本発明のＢ級５ＥＰＰ回
路は、終段の一対の出力トランジスタに前記のように予
め定められた一定のコレクタ電流がアイドル電流として
流されている状態となる力（この状態は能動領域で動作
しているトランジスタＱ６．Ｑ７、ダイオードＤ１．Ｄ
２、抵抗Ｊ（６，Ｒ７などで構成されたベースバイアス
供給回路からＱ１〜Ｑ４ よりなる終段の一対の出力ト
ランジスタに供給されているベースバイアス電流によっ
て得られるのである。
路は、終段の一対の出力トランジスタに前記のように予
め定められた一定のコレクタ電流がアイドル電流として
流されている状態となる力（この状態は能動領域で動作
しているトランジスタＱ６．Ｑ７、ダイオードＤ１．Ｄ
２、抵抗Ｊ（６，Ｒ７などで構成されたベースバイアス
供給回路からＱ１〜Ｑ４ よりなる終段の一対の出力ト
ランジスタに供給されているベースバイアス電流によっ
て得られるのである。
次に、第４図示のＢ級５ＥＰＰ回路に対して人力信号が
加えられた場合の回路動作を、トランジスタＱｔ −Ｑ
３側が動作している場合を例にとって説明する（トラン
ジスタＱ２ 、 Ｑ４ｆｔｌＪが動作している場合の回
路動作もトランジスタＱ１．Ｑ＋、側が動作している場
合の回路動作と同様であるので、その説明は省略される
）。
加えられた場合の回路動作を、トランジスタＱｔ −Ｑ
３側が動作している場合を例にとって説明する（トラン
ジスタＱ２ 、 Ｑ４ｆｔｌＪが動作している場合の回
路動作もトランジスタＱ１．Ｑ＋、側が動作している場
合の回路動作と同様であるので、その説明は省略される
）。
第４図示のＢ級５ＥＰＰ回路に対してトランジスタＱ１
．Ｑ３側が動作するような人力信号が加えられた場合に
、端子ａ、ｅ間の電圧が大きくなり、それによりベース
バイアス供給回路中のトランジスタＱ６ のベース電流
が増大して、トランジスタＱ６は略々飽和領域で動作す
るようになると共に、端子ｂｅｅ間の電圧が小さくなる
方向へ動こうとする。
．Ｑ３側が動作するような人力信号が加えられた場合に
、端子ａ、ｅ間の電圧が大きくなり、それによりベース
バイアス供給回路中のトランジスタＱ６ のベース電流
が増大して、トランジスタＱ６は略々飽和領域で動作す
るようになると共に、端子ｂｅｅ間の電圧が小さくなる
方向へ動こうとする。
しかし、端子ｂ ｔ ｅ間の電圧が小さくなる方向へ動
こうとするとベースバイアス供給回路中のトランジスタ
Ｑ７の動作状態がオノ状態に近づいて、端子すの電圧を
端子ｅに対して下げる方向、すなわち、トランジスタＱ
２− Ｑ４に対してベース電流を流す方向に働くために
、トランジスタＱｌ ｔＱ３ 側が動作状態となっても
、トランジスタＱ２゜Ｑ４側がカットオフになることは
ない。
こうとするとベースバイアス供給回路中のトランジスタ
Ｑ７の動作状態がオノ状態に近づいて、端子すの電圧を
端子ｅに対して下げる方向、すなわち、トランジスタＱ
２− Ｑ４に対してベース電流を流す方向に働くために
、トランジスタＱｌ ｔＱ３ 側が動作状態となっても
、トランジスタＱ２゜Ｑ４側がカットオフになることは
ない。
この点を数式によって具体的に説明すると次のとおりで
ある。
ある。
すなわち、今、トランジスタＱ２に流れるエミッタ電流
をＩＦ、２とし、端子すに流れる電流をｉｂとし、トラ
ンジスタＱ２− Ｑ４の電流増幅率をｈｆｅ２ ’ｆｆ
ｅ４とし、また、トランジスタＱ７の電流増幅率をｈｆ
ｅ７とヒ トランジスタＱ７のベース電流をｊＢ７とす
ると、端子すに流れる電流ｉｂは次の（１）式によって
示される。
をＩＦ、２とし、端子すに流れる電流をｉｂとし、トラ
ンジスタＱ２− Ｑ４の電流増幅率をｈｆｅ２ ’ｆｆ
ｅ４とし、また、トランジスタＱ７の電流増幅率をｈｆ
ｅ７とヒ トランジスタＱ７のベース電流をｊＢ７とす
ると、端子すに流れる電流ｉｂは次の（１）式によって
示される。
ところで、トランジスタＱ２− Ｑ４ 、Ｑ７における
ベース・エミッタ間電圧とダイオードＤ２ の順方向降
下電圧は略々等しいことから、次の（２式が得られる。
ベース・エミッタ間電圧とダイオードＤ２ の順方向降
下電圧は略々等しいことから、次の（２式が得られる。
Ｓ旧×Ｒ７−１Ｆ、２×Ｒ２・−・−・・・・・・・・
・・・（：２）前記の（１入（２）式からトランジスタ
Ｑ２ のエミッタ電流”Ｂ２は次の（３）式のように表
わされる。
・・・（：２）前記の（１入（２）式からトランジスタ
Ｑ２ のエミッタ電流”Ｂ２は次の（３）式のように表
わされる。
前記の（３）式において、抵抗Ｒ２，Ｒ７、電流増幅率
ＩＩ ｆ ｅ２１ ｈ Ｉ ｅ４ ＋ ＩＩ ｆ ｅ７
などは、回路構成に応じてそれぞれ定まった値となるの
であり、また、端子すに流れる電流Ｉｂが零になること
はないから、（３）式で示されるトランジスタＱ２ の
エミッタ電流”Ｂ２は零になることはなく、したがって
、トランジスタＱ２ がカットオフの状態となることは
ない。
ＩＩ ｆ ｅ２１ ｈ Ｉ ｅ４ ＋ ＩＩ ｆ ｅ７
などは、回路構成に応じてそれぞれ定まった値となるの
であり、また、端子すに流れる電流Ｉｂが零になること
はないから、（３）式で示されるトランジスタＱ２ の
エミッタ電流”Ｂ２は零になることはなく、したがって
、トランジスタＱ２ がカットオフの状態となることは
ない。
そして、（３）式において、右辺の分母は回路構成が決
定されればその回路構成については定数とみなせるから
、トランジスタＱ２ のエミッタ電流ｉＥ２は、端子す
に流れるｉｂを一定値とすれば一定な電流値となること
は明らかである。
定されればその回路構成については定数とみなせるから
、トランジスタＱ２ のエミッタ電流ｉＥ２は、端子す
に流れるｉｂを一定値とすれば一定な電流値となること
は明らかである。
したがって、通常のように端子すに定電流源が接続され
ている場合には、トランジスタＱ２のエミッタに一定の
エミッタ電流ＩＥ２が流れることは明らかである。
ている場合には、トランジスタＱ２のエミッタに一定の
エミッタ電流ＩＥ２が流れることは明らかである。
なお、一対の出力トランジスタのベース電流の大きさに
比べて端子すから流出する電流ｉｂの大きさの方が著る
しく大きいという条件の下において、上記の（１）〜（
３）式を用いて説明されたトランジスタＱ１〜Ｑ３側が
動作状態となされている場合の回路動作と同様な回路動
作力ζ トランジスタＱ２１Ｑ４側が動作状態となされ
た場合にも行なわれる。
比べて端子すから流出する電流ｉｂの大きさの方が著る
しく大きいという条件の下において、上記の（１）〜（
３）式を用いて説明されたトランジスタＱ１〜Ｑ３側が
動作状態となされている場合の回路動作と同様な回路動
作力ζ トランジスタＱ２１Ｑ４側が動作状態となされ
た場合にも行なわれる。
第６図示の波形別図は、信号人力時に本発明のＢ級５Ｅ
ＰＰ回路の出力端子ｅに対してトランジスタＱ１ のエ
ミッタ及びトランジスタＱ２のエミッタから送出される
電流の波形図であり、この第６図７７）ら明らかなよう
に、終段の一対の出力トランジスタのコレクタ回路とエ
ミッタ回路とには人力信号の有無に拘わらずに、既述の
ように設定された一定のアイドル電流１６、。
ＰＰ回路の出力端子ｅに対してトランジスタＱ１ のエ
ミッタ及びトランジスタＱ２のエミッタから送出される
電流の波形図であり、この第６図７７）ら明らかなよう
に、終段の一対の出力トランジスタのコレクタ回路とエ
ミッタ回路とには人力信号の有無に拘わらずに、既述の
ように設定された一定のアイドル電流１６、。
、ＩＣ２０が流されており、したがって、本発明の８級
５Ｅ））Ｐ回路においては終段の一対の出力トランジス
タが常に能動領域で動作するために、既述した従来回路
において問題となったクロスオーバ歪を生じることのな
いことは勿論のことスイッチング歪も生じることがない
のであって、本発明のＢ級５ＥＰＰ回路によれば既述し
た従来の問題点がすべて良好に解消されることが明らか
であり、大巾に歪の改善された５ＥＩ）［Ｄ路を提供す
ることができる。
５Ｅ））Ｐ回路においては終段の一対の出力トランジス
タが常に能動領域で動作するために、既述した従来回路
において問題となったクロスオーバ歪を生じることのな
いことは勿論のことスイッチング歪も生じることがない
のであって、本発明のＢ級５ＥＰＰ回路によれば既述し
た従来の問題点がすべて良好に解消されることが明らか
であり、大巾に歪の改善された５ＥＩ）［Ｄ路を提供す
ることができる。
なお、本発明のＢ級Ｓ ＥＰＰ回路においては、常時、
僅かなアイドル電流を流すようにしているために、従来
のＡＢ級５ＥＰＰ回路に比べるとトランジスタの熱損失
が５係程度増加する力ζ本発明のＢ級５ＥＰＰ回路は歪
の少ない点においてＡ級ＰＰ回路の性能に匹敵するよう
な良好な性能を示すのである（Ａ級ＰＰ回路におけるト
ランジスタの熱損失は、ＡＢ級ＰＰ回路におけるトラン
ジスタの熱損失の５〜１０倍にも達する几 以上、詳細に説明したところから明らかなように、本発
明のＢ級５ＥＰＰ回路においては、予め定められた僅か
な電流値のアイドル電流を一対の出力トランジスタに流
すようにしてＢ級増幅動作を行なうという特殊な動作態
様を以って信号の増幅を行なっているために、クロスオ
ーバ歪やスイッチング歪を生じさせず、しかも高能率で
信号の増幅が可能な優れたＢ級５ＥＰＰ回路を容易に提
供できたのである。
僅かなアイドル電流を流すようにしているために、従来
のＡＢ級５ＥＰＰ回路に比べるとトランジスタの熱損失
が５係程度増加する力ζ本発明のＢ級５ＥＰＰ回路は歪
の少ない点においてＡ級ＰＰ回路の性能に匹敵するよう
な良好な性能を示すのである（Ａ級ＰＰ回路におけるト
ランジスタの熱損失は、ＡＢ級ＰＰ回路におけるトラン
ジスタの熱損失の５〜１０倍にも達する几 以上、詳細に説明したところから明らかなように、本発
明のＢ級５ＥＰＰ回路においては、予め定められた僅か
な電流値のアイドル電流を一対の出力トランジスタに流
すようにしてＢ級増幅動作を行なうという特殊な動作態
様を以って信号の増幅を行なっているために、クロスオ
ーバ歪やスイッチング歪を生じさせず、しかも高能率で
信号の増幅が可能な優れたＢ級５ＥＰＰ回路を容易に提
供できたのである。
第１図及び第５図は特性曲線側温、第２図は従来のＡＢ
級別栄Ｐ回路の一例回路図、°第３図及び第６図は波形
別図、第４図は本発明のＢ級５ＥＰＰ回路の各県なる実
施態様のものの回路図、ａ−ｄ・・・・・・端子、Ｑ工
〜Ｑ７・・・・・・トランジスタ、Ｄｌ、Ｂ２・・・・
・・ダイオード、Ｒ１−Ｒ７・・・・・・抵抗。
級別栄Ｐ回路の一例回路図、°第３図及び第６図は波形
別図、第４図は本発明のＢ級５ＥＰＰ回路の各県なる実
施態様のものの回路図、ａ−ｄ・・・・・・端子、Ｑ工
〜Ｑ７・・・・・・トランジスタ、Ｄｌ、Ｂ２・・・・
・・ダイオード、Ｒ１−Ｒ７・・・・・・抵抗。
Claims (1)
- １ 複合接続された第１、第３のＮＰＮ ｌ〜ランジス
タＱ□、Ｑ８ と、複合された第２、第４のＰＮＰＩ
−ランジスタＱ２．Ｑ４ とが増幅の対象とされるべ
き人力信号の正負の各半数を各個別に増幅する一対の出
力トランジスタとなされており、前記の第１のＮＰＮ
ｌ−ランジスタＱ１ のエミッタと第２のＰＮＰＩ−ラ
ンジスタＱ２のエミッタとの間に接続された第１の抵抗
Ｒ１と抵抗勇との直列接続回路における前記した第１の
抵抗Ｒ１と第２の抵抗Ｒ２との接続点に出力端子ｅが設
けられている８級シングル・エンデッド・プッシュプル
増幅回路において、前記した第３のＮＰＮ ｌ−ランジ
スタＱ３ のベースと第４のＰＮＰ ｌ−ランジスタＱ
４ のベースとの間に、第３のＮＰＮＩ−ランジスタＱ
３ のベースにエミッタが接続されている第６のＰＮＰ
ｌ−ランジスタＱ６におけるコレクタと、第４のＰＮ
ＰＩ−ランジスタＱ４のベースにエミッタが接続されて
いる第７ＯＮＰＮトランジスタＱ７におけるコレクタと
が互に接続された状態の第６のトランジスタＱ６ と第
７ＯＮＰＮ Ｉ−ランジスタＱ７ との回路を設け、前
記した第６のＰＮＰトランジスタＱ６のベースと出力端
子ｅとの間に、第６のＰＮＰＩ−ランジスタＱ のベー
スにアノ−ドが接続された第１のダイオードＤ と第６
の抵抗Ｒ６との直列接続回路を設けると共に、前記した
第７ＯＮＰＮＩ−ランジスタｑのベースと出力端子ｅと
の間に、第７のＮＰＮＩ−ランジスタＱ７のベースにカ
ソードが接続された第２のダイオードＤ２と第７の抵抗
Ｒ７との直列接続回路を設けて、出力トランジスタに対
して印加される人力信号の有無に拘わらず、常に予め定
められた略々一定で僅少なアイドル電流が出力トランジ
スタのコレクタ、エミッタ回路中に流されるようにして
なる８級シングル・エンデッド・プッシュプル増幅回路
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52144257A JPS5940321B2 (ja) | 1977-12-01 | 1977-12-01 | Ｂ級シングル・エンデツド・ブツシユプル増幅回路 |
| US05/963,901 US4274059A (en) | 1977-12-01 | 1978-11-27 | Single ended push-pull amplifier |
| CA317,152A CA1133074A (en) | 1977-12-01 | 1978-11-30 | Single ended push-pull amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52144257A JPS5940321B2 (ja) | 1977-12-01 | 1977-12-01 | Ｂ級シングル・エンデツド・ブツシユプル増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5477054A JPS5477054A (en) | 1979-06-20 |
| JPS5940321B2 true JPS5940321B2 (ja) | 1984-09-29 |
Family
ID=15357883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52144257A Expired JPS5940321B2 (ja) | 1977-12-01 | 1977-12-01 | Ｂ級シングル・エンデツド・ブツシユプル増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4274059A (ja) |
| JP (1) | JPS5940321B2 (ja) |
| CA (1) | CA1133074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389917U (ja) * | 1986-11-29 | 1988-06-10 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643920U (ja) * | 1979-09-13 | 1981-04-21 | ||
| JPS5643921U (ja) * | 1979-09-13 | 1981-04-21 | ||
| JPS5653805U (ja) * | 1979-10-02 | 1981-05-12 | ||
| JPS56160112A (en) * | 1980-04-30 | 1981-12-09 | Sony Corp | Biasing circuit of electric power amplifier |
| US4336503A (en) * | 1980-12-16 | 1982-06-22 | Motorola, Inc. | Driver circuit having reduced cross-over distortion |
| US5055797A (en) * | 1989-04-03 | 1991-10-08 | Chater William T | Bias control for power amplifiers |
| US5019789A (en) * | 1990-06-26 | 1991-05-28 | Burr-Brown Corporation | Adaptive bias circuit for preventing turnoff in a push-pull stage |
| GB2330465B (en) * | 1997-10-15 | 1999-09-22 | John Rennie Charlesworth | Amplifiers |
| SE9803980D0 (sv) * | 1998-11-20 | 1998-11-20 | Andreas Wahlberg | Förstärkare |
| US6163216A (en) * | 1998-12-18 | 2000-12-19 | Texas Instruments Tucson Corporation | Wideband operational amplifier |
| TWI463792B (zh) * | 2009-10-29 | 2014-12-01 | Novatek Microelectronics Corp | 具有過衝抑制功能的放大電路 |
| US8405460B2 (en) | 2011-01-24 | 2013-03-26 | Aptina Imaging Corporation | Circuitry for biasing amplifiers |
| US9407208B2 (en) * | 2014-11-07 | 2016-08-02 | Lattice Semiconductor Corporation | Class AB amplifier with programmable quiescent current |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5256843A (en) * | 1975-09-26 | 1977-05-10 | Threshold Corp | Circuit for operating pushhpull amplifier in class *a* mode |
-
1977
- 1977-12-01 JP JP52144257A patent/JPS5940321B2/ja not_active Expired
-
1978
- 1978-11-27 US US05/963,901 patent/US4274059A/en not_active Expired - Lifetime
- 1978-11-30 CA CA317,152A patent/CA1133074A/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5256843A (en) * | 1975-09-26 | 1977-05-10 | Threshold Corp | Circuit for operating pushhpull amplifier in class *a* mode |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389917U (ja) * | 1986-11-29 | 1988-06-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4274059A (en) | 1981-06-16 |
| JPS5477054A (en) | 1979-06-20 |
| CA1133074A (en) | 1982-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5940321B2 (ja) | Ｂ級シングル・エンデツド・ブツシユプル増幅回路 | |
| Bales | A low-power, high-speed, current-feedback op-amp with a novel class AB high current output stage | |
| JPH0322723B2 (ja) | ||
| GB2146194A (en) | Emitter-follower type single-ended push-pull circuit | |
| US4254379A (en) | Push-pull amplifier circuit | |
| JPS6212692B2 (ja) | ||
| US4401951A (en) | Bias circuit for use in a single-ended push-pull circuit | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| JPS606131B2 (ja) | 電力増幅器 | |
| JPH04369107A (ja) | 差動増幅器 | |
| EP0155717B1 (en) | Push-pull amplifier | |
| JP3995943B2 (ja) | バイアス回路 | |
| JPS5845842B2 (ja) | トランジスタ増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JPH0773170B2 (ja) | 差動増幅回路 | |
| JPS591002B2 (ja) | 直結トランジスタ回路 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPS6333726B2 (ja) | ||
| KR840001120B1 (ko) | 증폭기 | |
| JPS6126846B2 (ja) | ||
| JPS6029247B2 (ja) | プツシユプル増幅器 | |
| JPS6216012Y2 (ja) | ||
| JPS6119548Y2 (ja) | ||
| KR830001934B1 (ko) | 푸쉬풀(push-pull)형 증폭회로 | |
| JPS6130766B2 (ja) |