JPS6130766B2 - - Google Patents
Info
- Publication number
- JPS6130766B2 JPS6130766B2 JP10596280A JP10596280A JPS6130766B2 JP S6130766 B2 JPS6130766 B2 JP S6130766B2 JP 10596280 A JP10596280 A JP 10596280A JP 10596280 A JP10596280 A JP 10596280A JP S6130766 B2 JPS6130766 B2 JP S6130766B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- output
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅回路に関し、特にバイポーラトラ
ンジスタを用いた増幅回路に関するものである。
ンジスタを用いた増幅回路に関するものである。
バイポーラトランジスタを増幅素子として用い
た増幅回路においては、トランジスタのベース・
エミツタ間の特性が非直線性を示すために増幅出
力には歪が発生する。従つて、トランジスタの非
直線性による歪みを除くために負帰還方式が適用
されるが歪の除去を完全とするために大量の負帰
還を施せば発振等の現象を呈して回路が不安定と
なる。
た増幅回路においては、トランジスタのベース・
エミツタ間の特性が非直線性を示すために増幅出
力には歪が発生する。従つて、トランジスタの非
直線性による歪みを除くために負帰還方式が適用
されるが歪の除去を完全とするために大量の負帰
還を施せば発振等の現象を呈して回路が不安定と
なる。
よつて回路の安定性を維持しつつ能動素子の非
直線歪を除去することが要求される。
直線歪を除去することが要求される。
更には１対の入力信号の差に応じた増幅出力を
得て所定負荷を駆動する増幅回路の要求も多い。
得て所定負荷を駆動する増幅回路の要求も多い。
かゝる差の増幅出力を可能な限り低歪率特性を
有するようにすることができれば好都合となる。
有するようにすることができれば好都合となる。
本発明の目的は回路動作の安定を維持しつつ能
動素子の非直線性を除きかつ１対の入力信号の差
に応じた増幅出力を得ることのできる増幅回路を
提供することである。
動素子の非直線性を除きかつ１対の入力信号の差
に応じた増幅出力を得ることのできる増幅回路を
提供することである。
本発明による増幅回路は、ベースに入力信号が
印加された第１のトランジスタの出力を入力とし
このトランジスタと逆導電型の第２トランジスタ
を設け、これら両トランジスタに常に一定比の電
流を供給するようにして１つの増幅器を構成し、
更に第１及び第２トランジスタと同等接続構成と
されて互いに逆導電型第３及び第４トランジスタ
を設けてこれら両トランジスタに常に一定比の電
流を供給するようにして他の増幅器を構成し、前
者の増幅器に於ける第２トランジスタに流れる電
流と一定比の電流を回路出力端へ向けて出力する
手段を設け、また後者の増幅器に於ける第４トラ
ンジスタの電流と一定比の電流を回路出力端から
吸入する手段を設けるようにし、第１及び第３ト
ランジスタに加えられた１対の入力信号の差に応
じた出力を回路出力端の負荷へ供給するようにし
たことを特徴としている。
印加された第１のトランジスタの出力を入力とし
このトランジスタと逆導電型の第２トランジスタ
を設け、これら両トランジスタに常に一定比の電
流を供給するようにして１つの増幅器を構成し、
更に第１及び第２トランジスタと同等接続構成と
されて互いに逆導電型第３及び第４トランジスタ
を設けてこれら両トランジスタに常に一定比の電
流を供給するようにして他の増幅器を構成し、前
者の増幅器に於ける第２トランジスタに流れる電
流と一定比の電流を回路出力端へ向けて出力する
手段を設け、また後者の増幅器に於ける第４トラ
ンジスタの電流と一定比の電流を回路出力端から
吸入する手段を設けるようにし、第１及び第３ト
ランジスタに加えられた１対の入力信号の差に応
じた出力を回路出力端の負荷へ供給するようにし
たことを特徴としている。
以下に本発明について図面を用いて設明する。
第１図は本発明の一実施例を示す回路図であ
り、第１の入力信号v1はエミツタフオロワ構成の
NPNトランジスタQ1のベース入力となり、この
トランジスタのエミツタフオロワ出力は次段の
PNPトランジスタQ2のベース入力となつてい
る。これら両トランジスタQ1，Q2に一定比の電
流を供給する例えばカレントミラー回路１が設け
られている。このカレントミラー回路はベースが
互いに共通接続されたNPNトランジスタQ3，Q4
と各エミツタ抵抗R1，R2を有しており、トラン
ジスタQ4のベースとエミツタとが共通接続され
ることにより、トランジスタQ4のコレクタ電流
に対して一定比の電流がトランジスタQ3のコレ
クタ側へ伝達される。各エミツタ抵抗R1，R2の
値の選定によりカレントミラー比が所望に設定可
能である。
り、第１の入力信号v1はエミツタフオロワ構成の
NPNトランジスタQ1のベース入力となり、この
トランジスタのエミツタフオロワ出力は次段の
PNPトランジスタQ2のベース入力となつてい
る。これら両トランジスタQ1，Q2に一定比の電
流を供給する例えばカレントミラー回路１が設け
られている。このカレントミラー回路はベースが
互いに共通接続されたNPNトランジスタQ3，Q4
と各エミツタ抵抗R1，R2を有しており、トラン
ジスタQ4のベースとエミツタとが共通接続され
ることにより、トランジスタQ4のコレクタ電流
に対して一定比の電流がトランジスタQ3のコレ
クタ側へ伝達される。各エミツタ抵抗R1，R2の
値の選定によりカレントミラー比が所望に設定可
能である。
トランジスタQ2のエミツタには抵抗R3を介し
て正電源＋Ｂが印加されトランジスタQ1のコレ
クタには直接正電源＋Ｂが印加されている。また
カレントミラー回路１の動作電源として負電源−
Ｂが供給されている。トランジスタQ2に流れる
電流と一定比の電流を得るために、更にトランジ
スタQ6が設けられて、ダイオード接続構成のト
ランジスタQ4とベースが共通接続されることに
よりカレントミラー回路を構成している。トラン
ジスタQ6のエミツタには抵抗R4を介して負電源
が印加され、、そのコレクタには抵抗R2，R4によ
るカレントミラー比により定まる電流が吸込電流
として得られる。
て正電源＋Ｂが印加されトランジスタQ1のコレ
クタには直接正電源＋Ｂが印加されている。また
カレントミラー回路１の動作電源として負電源−
Ｂが供給されている。トランジスタQ2に流れる
電流と一定比の電流を得るために、更にトランジ
スタQ6が設けられて、ダイオード接続構成のト
ランジスタQ4とベースが共通接続されることに
よりカレントミラー回路を構成している。トラン
ジスタQ6のエミツタには抵抗R4を介して負電源
が印加され、、そのコレクタには抵抗R2，R4によ
るカレントミラー比により定まる電流が吸込電流
として得られる。
第２の入力信号v2はエミツタフオロワ構成の
NPNトランジスタQ7のベース入力となり、この
トランジスタのエミツタフオロワ出力は次段の
PNPトランジスタQ8のベース入力となる。これ
ら両トランジスタへ一定比の電流を供給するため
に例えばカレントミラー回路２が設けられてい
る。このミラー回路はNPNトランジスタQ9，Q10
と各エミツタ抵抗R5，R6から成り、トランジス
タQ10をダイオード構成とすることによつてトラ
ンジスタQ10のコレクタQ9へ伝達するものであ
り、カレントミラー比は抵抗R5，R6の選定によ
り決定される。
NPNトランジスタQ7のベース入力となり、この
トランジスタのエミツタフオロワ出力は次段の
PNPトランジスタQ8のベース入力となる。これ
ら両トランジスタへ一定比の電流を供給するため
に例えばカレントミラー回路２が設けられてい
る。このミラー回路はNPNトランジスタQ9，Q10
と各エミツタ抵抗R5，R6から成り、トランジス
タQ10をダイオード構成とすることによつてトラ
ンジスタQ10のコレクタQ9へ伝達するものであ
り、カレントミラー比は抵抗R5，R6の選定によ
り決定される。
カレントミラー回路２の動作電源も負電源―Ｂ
であり、またトランジスタQ7，Q8の動作電源は
正電源＋Ｂとなつており、トランジスタQ8はエ
ミツタ抵抗R7を介してバイアスが印加される。
更に、トランジスタQ11がトランジスタQ8とベー
ス共通接続されて設けられており、トランジスタ
Q8のコレクタ電流と一定比の電流を出力するよ
うになされる。そのために、エミツタ抵抗R8が
設けられてこの抵抗により当該一定比が所望に選
定される。
であり、またトランジスタQ7，Q8の動作電源は
正電源＋Ｂとなつており、トランジスタQ8はエ
ミツタ抵抗R7を介してバイアスが印加される。
更に、トランジスタQ11がトランジスタQ8とベー
ス共通接続されて設けられており、トランジスタ
Q8のコレクタ電流と一定比の電流を出力するよ
うになされる。そのために、エミツタ抵抗R8が
設けられてこの抵抗により当該一定比が所望に選
定される。
トランジスタQ6及びQ11の両コレクタ出力は互
いに共通接続されて回路出力端となり、この出力
端と接地間に設けられた出力抵抗R9へ増幅出力
を供給する如き構成である。
いに共通接続されて回路出力端となり、この出力
端と接地間に設けられた出力抵抗R9へ増幅出力
を供給する如き構成である。
入力信号v1に対する動作を考察するに、トラン
ジスタQ1，Q2のベース・エミツタ間電圧をＶBE
１，ＶBE2とし、両トランジスタQ1，Q2に流れる
電流をI1，I2として、I1/I2＝α（αは一定）とす
ると、次式が成立する。
ジスタQ1，Q2のベース・エミツタ間電圧をＶBE
１，ＶBE2とし、両トランジスタQ1，Q2に流れる
電流をI1，I2として、I1/I2＝α（αは一定）とす
ると、次式が成立する。
＋Ｂ−I2・R3−ＶBE2＝v1−ＶBE1 ……(1)
よつて、I2は次式となる。
I2＝（Ｂ−v1＋ＶBE1−ＶBE2）／R3 ……(2)
こゝで、一般にトランンジスタのコレクタ電流
IcとＶBEとの関係は、 ＶBE≒ｋＴ／ｑInIc/Is ……(3) と表わされる。こゝに、ｑは電子電荷、Ｔは接
合部絶対温度、ｋはボルツマン定数、Isは逆方向
飽和電流である。よつて(2)式のＶBE2−ＶBE2は次
式となる。
IcとＶBEとの関係は、 ＶBE≒ｋＴ／ｑInIc/Is ……(3) と表わされる。こゝに、ｑは電子電荷、Ｔは接
合部絶対温度、ｋはボルツマン定数、Isは逆方向
飽和電流である。よつて(2)式のＶBE2−ＶBE2は次
式となる。
ＶBE1−ＶBE2＝ｋＴ／ｑ（InI1/Is1−InI2/Is2）……
(4) (3)式において両トランジスタQ1，Q2のベー
ス・エミツタ接合部温度は等しいものとしてい
る。そしてI1/I2＝１／αでありまたIs1／Is2＝I/
β（βは一定）とすれば、(4)式は、 ＶBE1−ＶBE2＝ｋＴ／ｑInβ/α ……(5) となつて、一定値となるから、これをγとおけ
ば(2)式は次の式となる。
(4) (3)式において両トランジスタQ1，Q2のベー
ス・エミツタ接合部温度は等しいものとしてい
る。そしてI1/I2＝１／αでありまたIs1／Is2＝I/
β（βは一定）とすれば、(4)式は、 ＶBE1−ＶBE2＝ｋＴ／ｑInβ/α ……(5) となつて、一定値となるから、これをγとおけ
ば(2)式は次の式となる。
I2＝（Ｂ−v1＋γ）／R3 ……(6)
そして、トランジスタQ4とQ6とによるカレン
トミラー比をδとすればトランジスタQ6のコレ
クタ電流I6は、 I6＝δ・I2＝δ（Ｂ＋v1＋γ）／R3 ……(7) となつてこれが回路出力端からの吸入電流とな
る。
トミラー比をδとすればトランジスタQ6のコレ
クタ電流I6は、 I6＝δ・I2＝δ（Ｂ＋v1＋γ）／R3 ……(7) となつてこれが回路出力端からの吸入電流とな
る。
(7)式において交流信号成分のみを考えれば吸入
電流i6は次式となる。
電流i6は次式となる。
i6＝（−v1＋γ）δ／R3 ……(8)
すなわち、トランジスタQ6のコレクタ出力は
ＶBEに無関係な信号電流となつて無歪となること
が判る。
ＶBEに無関係な信号電流となつて無歪となること
が判る。
第２の入力信号v2についても同様に次式が成立
する。
する。
i11＝（−v2＋γ）δ／R7 ……(9)
尚、(9)式においてi11はトランジスタQ11から流
出する交流電流であり、各電流伝達比（ミラー
比）は第１の入力信号v1に対する回路を同等に選
定されているものとしている。
出する交流電流であり、各電流伝達比（ミラー
比）は第１の入力信号v1に対する回路を同等に選
定されているものとしている。
従つて、交流出力電流i0は、
i0＝i11−i6＝δ｛（v1−γ）／R3−（v2−γ）
／R7｝ ……(10) となり、出力電圧v0は、 v0＝R9・i0＝δR9
｛（v1−γ）／R3−（v2−γ）／R7｝……(11) となる。従つて、入力信号v1，v2が無歪信号で
あれば出力v0も無歪となる。
／R7｝ ……(10) となり、出力電圧v0は、 v0＝R9・i0＝δR9
｛（v1−γ）／R3−（v2−γ）／R7｝……(11) となる。従つて、入力信号v1，v2が無歪信号で
あれば出力v0も無歪となる。
こゝでR1＝R2＝R4，R5＝R6，R7＝R8＝R3＝Ｒ
とすると、δ＝１，γ＝０となつて (11)式は、 v0＝（v1−v2）R9/R ……(12) となり、v1−v2＝v1とすれば、 v0＝v1・R9/R ……(13) となつて、１対の入力信号v1，v2の差の増幅出
力が無歪にて得られることになる。
とすると、δ＝１，γ＝０となつて (11)式は、 v0＝（v1−v2）R9/R ……(12) となり、v1−v2＝v1とすれば、 v0＝v1・R9/R ……(13) となつて、１対の入力信号v1，v2の差の増幅出
力が無歪にて得られることになる。
第２図は本発明の他の実施例の回路図であり、
第１図と同等部分は同一符号により示している。
第１図と同等部分は同一符号により示している。
本例においては、増幅用のトランジスタQ1，
Q2，Q7〜Q10の動作電圧を負電源―Ｂより供給
し、カレントミラー回路１及び２の各動作電圧を
正電源＋Ｂより供給するようにして、第１図の各
トランジスタをすべてコンプリメンタリなトラン
ジスタに置換して構成したものである。
Q2，Q7〜Q10の動作電圧を負電源―Ｂより供給
し、カレントミラー回路１及び２の各動作電圧を
正電源＋Ｂより供給するようにして、第１図の各
トランジスタをすべてコンプリメンタリなトラン
ジスタに置換して構成したものである。
本例においては、第１の信号v1によりトランジ
スタQ2に流れる電流I2は次式となる。
スタQ2に流れる電流I2は次式となる。
I2＝（Ｂ＋v1＋ＶBE1−ＶBE2）／R3 ……(14)
従つて、第１図の場合と同一条件下において、
トランジスタQ6から流出する交流信号電流i6は次
式で示される。
トランジスタQ6から流出する交流信号電流i6は次
式で示される。
i6＝δ・i2＝δ（v1＋γ）／R3 ……(15)
第２の入力信号v2によるトランジスタQ11のコ
レクタ吸入電流i11は、 i11＝δ（v2＋γ）／R7 ……(16) となるから、交流出力電流はi0は、 i0＝i11−i6＝δ｛（v2＋γ）／R7−（v1＋γ）／
R3｝ ……(17) となる。よつて、R1＝R2＝R4，R5＝R6，R7＝
R8＝R3＝Ｒとすれば、δ＝１，γ＝０となるか
ら (17)式は、 i0＝（v2−v1）／Ｒ ……(18) となつて、無歪の増幅電流が出力抵抗R9へ供
給されることになる。この場合の出力電圧v0は、 v0＝i0・R9＝（v2−v1）R9/R ……(19) となり、１対の入力信号v2−v1＝v1なる差の増
出力が無歪にて得られることになる。
レクタ吸入電流i11は、 i11＝δ（v2＋γ）／R7 ……(16) となるから、交流出力電流はi0は、 i0＝i11−i6＝δ｛（v2＋γ）／R7−（v1＋γ）／
R3｝ ……(17) となる。よつて、R1＝R2＝R4，R5＝R6，R7＝
R8＝R3＝Ｒとすれば、δ＝１，γ＝０となるか
ら (17)式は、 i0＝（v2−v1）／Ｒ ……(18) となつて、無歪の増幅電流が出力抵抗R9へ供
給されることになる。この場合の出力電圧v0は、 v0＝i0・R9＝（v2−v1）R9/R ……(19) となり、１対の入力信号v2−v1＝v1なる差の増
出力が無歪にて得られることになる。
第３図は本発明による第１図に示した無歪増幅
回路を用いてシングルエンドプツシユプル
（SEPP）型の出力段３を駆動する増幅回路を構
成した例である。第１図と同等部分には同一符号
が示されており、入力信号v1は初段の差動アンプ
４への印加されて差動増幅出力v1，v2が得られ
る。この差動アンプ４は互いにエミツタ抵抗
R11，R11を介してエミツタが共通接続された差動
トランジスタQ12，Q13を含んでいる。５は定電
流源を、抵抗R12，R13はトランジスタQ12，Q123
のベースバイアス抵抗を夫々示している。として
コレクタ抵抗R14，R15により一対の差動出力v1，
v2が得られる。差動アンプの特性として、取扱う
信号が小なる領域では歪は微小であつて、差動対
出力はそのために低歪率となる。この低率信号
v1，v2が本発明になる低歪率増幅回路へ印加され
て増幅されてトランジスタQ6により信号v1に応
じた電流が吸入され、またトランジスタQ11によ
り信号v2に応じた電流が放出される。
回路を用いてシングルエンドプツシユプル
（SEPP）型の出力段３を駆動する増幅回路を構
成した例である。第１図と同等部分には同一符号
が示されており、入力信号v1は初段の差動アンプ
４への印加されて差動増幅出力v1，v2が得られ
る。この差動アンプ４は互いにエミツタ抵抗
R11，R11を介してエミツタが共通接続された差動
トランジスタQ12，Q13を含んでいる。５は定電
流源を、抵抗R12，R13はトランジスタQ12，Q123
のベースバイアス抵抗を夫々示している。として
コレクタ抵抗R14，R15により一対の差動出力v1，
v2が得られる。差動アンプの特性として、取扱う
信号が小なる領域では歪は微小であつて、差動対
出力はそのために低歪率となる。この低率信号
v1，v2が本発明になる低歪率増幅回路へ印加され
て増幅されてトランジスタQ6により信号v1に応
じた電流が吸入され、またトランジスタQ11によ
り信号v2に応じた電流が放出される。
これら電流出力によりSEPP出力段３のエミツ
タフオロワトランジスタQ14及びQ15がプツシユ
ブル駆動されて、エミツタ抵抗R16，RA7の共通
接続点である出力端OUTの負荷をプツシユプル
駆動する。尚、ダイオードD1，D2，抵抗R18，
R19は出力段トランジスタQ14，Q15のベース・エ
ミツタ間バイアスを発生する。
タフオロワトランジスタQ14及びQ15がプツシユ
ブル駆動されて、エミツタ抵抗R16，RA7の共通
接続点である出力端OUTの負荷をプツシユプル
駆動する。尚、ダイオードD1，D2，抵抗R18，
R19は出力段トランジスタQ14，Q15のベース・エ
ミツタ間バイアスを発生する。
こうすることにより低歪率の電力増幅回路が得
られるが、更に低歪率化を図るべく回路出力
OUTから抵抗R20を介して差動アンプ４のトラン
ジスタQ13のベースへ出力の一部を帰還してい
る。抵抗R20とR13とによる帰還量は小としても、
回路自体が本来低歪率であるが故に充分目的は達
成される。従つて、発振等の危険もなくまた
TIM （Transient Inter ModuIation）歪も少となる
ものである。
られるが、更に低歪率化を図るべく回路出力
OUTから抵抗R20を介して差動アンプ４のトラン
ジスタQ13のベースへ出力の一部を帰還してい
る。抵抗R20とR13とによる帰還量は小としても、
回路自体が本来低歪率であるが故に充分目的は達
成される。従つて、発振等の危険もなくまた
TIM （Transient Inter ModuIation）歪も少となる
ものである。
尚、差動アンプ４としては電界効果トランジス
タを差動トランジスタとして用いる構成でもよく
また他の平衡出力を得られる回路なら他の回路で
もよいものである。またカレントミラー回路に限
らず他の同等機能を有する回路を用いても良い。
タを差動トランジスタとして用いる構成でもよく
また他の平衡出力を得られる回路なら他の回路で
もよいものである。またカレントミラー回路に限
らず他の同等機能を有する回路を用いても良い。
第１図及び第２図は本発明の実施例の各回路
図、第３図は第１図の回路を用いた電力増幅回路
の例を示す図である。 主要部分の符号の説明、１，２……カレントミ
ラー回路、３……SEPP出力段、４……差動アン
プ、Q1，Q2，Q7，Q8……増幅素子用トランジス
タ、R9……出力抵抗。
図、第３図は第１図の回路を用いた電力増幅回路
の例を示す図である。 主要部分の符号の説明、１，２……カレントミ
ラー回路、３……SEPP出力段、４……差動アン
プ、Q1，Q2，Q7，Q8……増幅素子用トランジス
タ、R9……出力抵抗。
Claims (1)
- １ ベースに第１の入力信号が印加される第１ト
ランジスタと、前記第１のトランジスタのエミツ
タ電圧をベース入力としかつ前記第１トランジス
タと逆導電型の第２トランジスタと、前記第１及
び第２トランジスタに夫々一定比の関係にある電
流を供給する第１電流ミラー回路と、前記第２ト
ランジスタとベースを共通接続しかつ前記第２ト
ランジスタのコレクタ・エミツタ間に流れる電流
に対して所定比のコレクタ電流を回路出力端へ向
けて供給する電流供給トランジスタと、ベースに
第２の入力信号が印加される前記第１トランジス
タと同一導電型の第３トランジスタと、前記第３
トランジスタのエミツタ電圧をベース入力としか
つ前記第３トランジスタと逆導電型の第４トラン
ジスタと、前記第３及び第４トランジスタに夫々
一定比の関係にある電流を供給する第２電流ミラ
ー回路と、前記第２電流ミラー回路を構成するト
ランジスタとベースを共通接続しかつ前記第４ト
ランジスタに流れる電流に対して所定比のコレク
タ電流を前記回路出力端から吸入する電流吸入ト
ランジスタと、前記回路出力端と基準電位点との
間に接続された出力抵抗とを含む増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10596280A JPS5731210A (en) | 1980-08-01 | 1980-08-01 | Amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10596280A JPS5731210A (en) | 1980-08-01 | 1980-08-01 | Amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5731210A JPS5731210A (en) | 1982-02-19 |
| JPS6130766B2 true JPS6130766B2 (ja) | 1986-07-16 |
Family
ID=14421416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10596280A Granted JPS5731210A (en) | 1980-08-01 | 1980-08-01 | Amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5731210A (ja) |
-
1980
- 1980-08-01 JP JP10596280A patent/JPS5731210A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5731210A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| US4723111A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP2000515343A (ja) | 高利得共通エミッタの出力ステージ | |
| US4300103A (en) | Push-pull amplifier | |
| JPS6357808B2 (ja) | ||
| JPS6130766B2 (ja) | ||
| JP2711411B2 (ja) | 演算増幅回路 | |
| JPH0362042B2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS6126846B2 (ja) | ||
| JPS6224972Y2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JP2520219Y2 (ja) | 電力増幅器 | |
| JP2550830Y2 (ja) | 演算増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPS6340901Y2 (ja) | ||
| KR830001934B1 (ko) | 푸쉬풀(push-pull)형 증폭회로 | |
| KR830001932B1 (ko) | 증폭회로 |