JP3724481B2 - インバータ装置及びこれを用いたモータ駆動装置 - Google Patents
インバータ装置及びこれを用いたモータ駆動装置 Download PDFInfo
- Publication number
- JP3724481B2 JP3724481B2 JP2003026578A JP2003026578A JP3724481B2 JP 3724481 B2 JP3724481 B2 JP 3724481B2 JP 2003026578 A JP2003026578 A JP 2003026578A JP 2003026578 A JP2003026578 A JP 2003026578A JP 3724481 B2 JP3724481 B2 JP 3724481B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- mosfet
- voltage
- transmitting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
本発明は、主端子間に直列接続した電力スイッチング素子を備えたアームを有するインバータ装置に関わり、特に低圧側回路と高圧側回路との間で制御信号を伝達するレベルシフト回路を有するインバータ装置に関する。
【0002】
【従来の技術】
図5に従来技術のインバータ装置の1アーム分のブロック図を示す。主電源Vddの高圧端子と上アーム側IGBTであるHIGBTのコレクタとが配線HL1で接続し、上アームIGBTであるHIGBTのエミッタと出力端子が配線HL2で接続している。下アームIGBTであるLIGBTのコレクタと出力端子とが配線L1で接続し、主電源Vddの接地端子と下アームIGBTであるLIGBTのエミッタとが配線L2で接続している。上アームIGBTであるHIGBTのコレクタ−エミッタ間にはダイオードHDIODEが逆並列に接続し、下アームIGBTであるLIGBTにもダイオードLDIODEが同様に逆並列に接続している。主電源Vddの高圧端子と出力端子との間には負荷インダクタンスLloadが接続し、上アームIGBTであるHIGBTのゲート端子には2つのMOSFET、Hn−MOSとHp−MOSとで構成される駆動回路が接続している。
【0003】
上アームIGBTであるHIGBTのエミッタは出力に接続されているため、上アームIGBTであるHIGBTは主電源接地端子に対して電位的に浮動の状態で駆動される。従って上アームIGBTのHIGBTが導通状態では主電源と同じ高電圧が加わる。このため駆動回路は接地電位に対して絶縁する必要がある。
【0004】
図5では、下アームから、電位的に浮動している上アームに、レベルシフト回路を通して駆動信号を送っている。レベルシフト回路のオン信号伝達用の高耐圧n−MOSFETであるMOSsetのソースは下アームアースに接続し、ゲートは論理回路に、ドレインは抵抗Rsetの一端に接続している。この抵抗Rsetの他端は上アーム駆動用電源HVccの高圧側に接続している。抵抗Rsetの両端には過電圧を防止するためツエナーダイオードZdsetが接続している。
【0005】
オフ信号伝達用の高耐圧n−MOSFETである、MOSresetのソースは下アームアースに接続し、ゲートは論理回路に接続し、ドレインは抵抗Rresetに一端に接続している。抵抗Rresetの他端は上アーム駆動用電源HVccの高圧側に接続している。抵抗Rresetの両端には過電圧を防止するためツエナーダイオードZDresetが接続している。
【0006】
論理回路は、図示しないマイコン等の上アーム駆動信号から信号の立ち上がりで、パルス状のオン信号をオン信号伝達用の高耐圧n−MOSFETであるMOSsetに伝える。また駆動信号の立ち下がりでパルス状のオフ信号をオフ信号伝達用の高耐圧n−MOSFETであるMOSresetに伝える。
【0007】
抵抗RsetはフリップフロップFFのセット側に接続され、抵抗Rreset側はFFのリセット側に接続されている。論理回路で立ち上がりパルスと立下りパルスとに分解された駆動信号は、フリップフロップFFによりマイコンからの駆動信号と同じパルス幅に復元される。フリップフロップFのF出力はNOT回路で反転され、マイコンからの指令が“H”のときはフリップフロップFFの出力は“H”、従ってNOT回路の出力は“L”になり、図5のHp−MOSが導通して上アーム駆動用電源HVccから電流が供給され、上アームIGBTであるHIGBTが導通する。
【0008】
図6を用いて、下アームIGBTのLIGBTがオンからオフし再度オンする動作を説明する。下アームIGBTのLIGBTが導通した状態では主電源Vddの高圧側から負荷インダクタンスLload,配線L1,下アームIGBT(LIGBT),配線L2を通り主電源Vddのアース側に電流が流れる。下アームIGBTのLIGBTがオフすると配線HL2,上アームのダイオードHDIODE,配線HL1を通り負荷インダクタンスLloadに電流が回生する。再度下アームIGBTのLIGBTが導通すると、主電源Vddの高圧側から負荷インダクタンスLload,配線L1,下アームIGBT(LIGBT),配線L2を通り主電源Vddのアース側に流れる電流の他に、上アームのダイオードHDIODEに蓄積していた電荷により短時間ではあるが、主電源Vddの高圧側から配線HL1,上アームのダイオードHDIODE,配線HL2,配線L1,下アームIGBT(LIGBT),配線L2を通り主電源Vddのアース側にリカバリ電流が流れる。
【0009】
上記の従来技術のインバータ装置は下記の特許文献1に記載がある。
【0010】
【特許文献1】
特開平5−316755号公報
【0011】
【発明が解決しようとする課題】
図5,図6に示した従来技術で、下アームIGBTが再度導通した時の各部のシュミレーション波形を図7に示す。下アームIGBTのLIGBTのゲート電圧がしきい値電圧を超えると、下アームIGBTのLIGBTに電流が流れ始める。同時に下アームIGBTのLIGBTのコレクタ,エミッタ間電圧が低下する。上アームのダイオードHDIODEのリカバリ電流により、下アームIGBTのLIGBTに流れる電流は最大値をもつ。
【0012】
この最大値から定常電流への時間変化dI1/dtと配線L1のインダクタンスとで電圧ΔV1が発生する。また上アームのダイオードHDIODEのリカバリ電流減少dI2/dtと配線L2のインダクタンスとで電圧ΔV2が発生する。この電圧の和ΔV1+ΔV2が、上アームアースと下アームアームとの間に発生する。この電圧は下アームアースに対して上アームアースが負電位となる。この発生電圧ΔV1+ΔV2が上アーム電源電圧HVccより大きいと、オン信号伝達用の高耐圧n−MOSFETのMOSsetと、オフ信号伝達用の高耐圧n−MOSFETのMOSresetの寄生ダイオードを通して図6に示すように、ツエナーダイオードを通じて過電流が流れる。この過電流は図7に示すように、ピークで100Aも流れており、大きな回路損失を発生するので、本回路をICに集積した場合は素子がオン信号伝達用の高耐圧n−MOSFETのMOSsetやオフ信号伝達用の高耐圧n−MOSFETであるMOSresetが、過電流に耐えられない。
【0013】
本発明の目的は、低い損失で誤動作しないインバータ装置、さらに詳しくは特に低圧側回路から高圧側回路に制御信号を伝達する昇圧レベルシフト回路を備えたインバータ装置および、高圧側回路から低圧側回路に制御信号を伝達する降圧レベルシフト回路を備えた低い損失で誤動作しないインバータ装置を提供することである。
【0014】
【課題を解決するための手段】
本発明のインバータ装置は、主端子間に直列接続された複数の半導体電力スイッチング素子備えた少なくとも1つのアームに、電圧レベルが異なる制御信号を前記半導体スイッチング素子に伝達するレベルシフト回路とを備え、前記レベルシフト回路が高耐圧MOSFETと、該高耐圧MOSFETにダイオードを介して一端を接続した抵抗とを持つので、このダイオードによって、レベルシフト回路の高耐圧MOSFETの寄生ダイオードを通して流れる過電流を阻止する。
【0015】
【発明の実施の形態】
以下本発明の実施例を、図面を用いて詳しく説明する。
【0016】
(実施例1)
図1に本実施例のインバータ装置の1アーム分を示す。図1に示すように、主電源1の高圧端子と、上アームIGBT4のコレクタとが配線8で接続し、上アームIGBT4のエミッタと出力端子12とが配線9で接続している。下アームIGBT3のコレクタと出力端子12とが、配線10で接続し、主電源1の接地端子と下アームIGBT3のエミッタとが配線11で接続している。
【0017】
上アームIGBT4のコレクタとエミッタとの間には、ダイオード6が逆並列に接続し、下アームIGBT3にも、ダイオード5が逆並列に接続している。主電源1の高圧端子と出力端子12との間には負荷インダクタンス7を接続している。上アームIGBT4のゲート端子にはn−MOSFET28とp−MOSFET29とで構成される駆動回路が接続している。
【0018】
オン信号伝達用の高耐圧n−MOSFET21のソースは、下アームアース13に接続し、ゲートは、論理回路15に接続している。ドレインにはダイオード31のカソードが接続し、ダイオード31のアノードには抵抗24の一端が接続している。抵抗24の他端は、上アーム駆動用電源2の高圧側に接続している。抵抗24の両端には過電圧を防止するためにツエナーダイオード25が接続している。
【0019】
オフ信号伝達用の高耐圧n−MOSFET20のソースは、下アームアース13に接続し、ゲートが論理回路15に接続している。オフ信号伝達用の高耐圧n−MOSFET20のドレインにはダイオード30のカソードが接続し、ダイオード30のアノードには抵抗22の一端が接続している。抵抗22の他端は上アーム駆動用電源2の高圧側に接続している。抵抗22の両端には過電圧を防止用ツエナーダイオード23が接続している。
【0020】
抵抗24の一端はフリップフロップ26のセット側に接続し、抵抗22の一端はフリップフロップ26のリセット側に接続している。フリップフリップ26の出力にはNOT回路27が接続され、NOT回路27はn−MOSFET28およびp−MOSFET29のそれぞれのゲートに接続している。n−MOSFET28のソースは上アームアース14に接続し、n−MOSFET28のドレインは上アームIGBT4のゲートに接続している。p−MOSFET29のソースは上アーム駆動用電源2の高電位側に接続し、p−MOSFET29のドレインは上アームIGBT4のゲートに接続している。
【0021】
本実施例のインバータ装置の動作を図1を用いて説明する。論理回路15はマイコン等が出力した上アーム駆動信号の立ち上がりを受けて、パルス状のオン信号を発生し、オン信号伝達用の高耐圧n−MOSFET21に伝え、駆動信号の立ち下がりでパルス状のオフ信号を発生し、オフ信号伝達用の高耐圧n−MOSFET20のゲートに伝える。
【0022】
まず、オン信号伝達用の高耐圧n−MOSFET21が導通すると抵抗24端子両端に電圧が発生し、フリップフロップ26の出力が“H”になる。この“H”出力はNOT回路27で反転され“L”となり、p−MOSFET29が導通する。p−MOSFET29が導通すると、主電源1の高圧側から電流が上アームIGBT4に供給され上アームIGBT4が導通する。
【0023】
次に、論理回路15は信号の立ち下がりを受けて、オフ信号伝達用の高耐圧n−MOSFET20のゲートにパルス状の信号を伝える。この信号を受けて、オフ信号伝達用の高耐圧n−MOSFET20が導通すると抵抗22端子両端に電圧が発生し、フリップフロップ26の出力が“L”になる。この“L”出力はNOT回路27で反転され“H”となり、n−MOSFET28が導通し、上アームIGBT4のゲートから電荷が引き抜かれて上アームIGBT4がオフになる。このように論理回路15で、立ち上がりパルスと立下りパルスとに分解された駆動信号はフリップフロップ26によってマイコンが出した駆動信号と同じパルス幅に復元される。
【0024】
図1を用いて下アームIGBT3がオンからオフし再度導通する動作を説明する。下アームIGBT3が導通した状態では、主電源1の高圧側から負荷インダクタンス7,出力端子12,配線10,下アームIGBT3,配線11を通って、主電源1のアース側に電流が流れる。下アームIGBT3がオフになると配線9,上アームのダイオード6,配線8を通り負荷インダクタンス7に電流が回生する。
【0025】
再び下アームIGBT3が導通すると、主電源1の高圧側から負荷インダクタンス7,出力端子12,配線10,下アームIGBT3,配線11を通り主電源1のアース側に流れる電流に加えて、上アームのダイオード6に蓄積していた電荷により短時間ではあるが、主電源1の高圧側から配線8,上アームのダイオード6,配線9,配線10,下アームIGBT3,配線11を通り主電源1のアース側にリカバリ電流が流れる。
【0026】
上アームのダイオード6のリカバリ電流により下アームIGBT3に流れる電流は最大値をもつ。この最大値から定常電流への時間変化dI1/dtと配線10のインダクタンスとで電圧ΔV1が発生する。また上アームのダイオードのリカバリ電流減少dI2/dtと配線9のインダクタンスとで電圧ΔV2も発生する。この電圧の和ΔV1+ΔV2が上アームアースと下アームアーム間に発生する。この電圧は下アームアースに対して上アームアースが負電位となる。この発生電圧ΔV1+ΔV2が上アーム電源電圧2より大きいと、オン信号伝達用の高耐圧n−MOSFET21や、オフ信号伝達用の高耐圧n−MOSFET20の寄生ダイオードを通じて電流が下アームアース13から上アームアース14に流れようとするが、ダイオード30と31により電流の流れが遮られる。
【0027】
このように本実施例では、オン信号伝達用の高耐圧n−MOSFET21やオフ信号伝達用の高耐圧n−MOSFET20の寄生ダイオードを通じて流れる電流を抑制するために、回路での損失の発生を低減できる。また本実施例では、上アームリカバリ時に抵抗22,24の両端に電流が流れないため、フリップフロップ26のセット,リセットと同時にオン信号が入らないため、回路の誤動作がない。
【0028】
なお、ダイオード30,31はオン信号伝達用の高耐圧n−MOSFET21,オフ信号伝達用の高耐圧n−MOSFET20が導通したときは電流を流すため電荷が蓄積している。この時上アームIGBT8のリカバリ電流により上アームアースが、下アームアースより上アーム電源電圧2より低くなればリカバリ電流が流れ、損失が発生するので、ダイオード30,31はリカバリ電流が小さいものが好ましく、最も好ましいのはショットキダイオードである。
【0029】
ここで、ショットキ接合の障壁が小さいほど、オン信号伝達用の高耐圧n−MOSFET21,オフ信号伝達用の高耐圧n−MOSFET20がオンしたときに流れる電流の損失が小さい。一般的にシリコン半導体プロセスで使われているアルミニウムとn型シリコンとのショットキ障壁は0.7V であるが、チタンとn型シリコンでは0.5V とさらに低い。しかし、チタンは加工性が悪く、LSIのような微細プロセスには不適当な金属であるので、インバータ装置の損失を小さくするためには、ショットキダイオードを、障壁の小さな材料、例えばチタンを用いた個別部品とすることが一層望ましい。
【0030】
図2は本実施例のインバータ装置の実装図である。図2は、図1に示す点線で囲った部分を同一のパッケージに集積化した例である。図2では、抵抗22,24,ツエナーダイオード23,25,フリップフロップ26,NOT回路27,n−MOSFET28,p−MOSFET29が同一半導体チップ40に集積化され、オン信号伝達用の高耐圧n−MOSFET21,オフ信号伝達用の高耐圧n−MOSFET20は個別の半導体部品チップであり、ダイオード30,31も同様に個別の半導体部品チップである。論理回路15は、半導体チップ41に集積化されている。絶縁基板49上にこれらの半導体チップ40,41,高耐圧n−MOSFET20,21,ダイオード30,31が配置されている。
【0031】
半導体チップ40は、ワイヤボンデイング50で上アーム電源高圧側端子55と接続し、ワイヤボンデイング51によって上アームアース端子56に接続している。さらに、半導体チップ40はワイヤボンデイング52によって上アームIGBT4のゲートへの接続端子57と接続している。
【0032】
半導体チップ41は、ワイヤボンデイング58で下アーム電源高圧側端子61に接続し、ワイヤボンデイング59で下アームアース端子62に接続している。さらに、半導体チップ41はワイヤボンデイング60で下アームIGBT3のゲートへの接続端子63と接続している。
【0033】
オフ信号伝達用の高耐圧n−MOSFET20のゲートはワイヤボンデイング64で半導体チップ41に接続し、ソースは、ワイヤボンデイング65で半導体チップ41に接続している。さらに、オフ信号伝達用の高耐圧n−MOSFET20のドレインは電極68でダイオード30のカソードと接続し、ダイオード30のアノードは電極70とワイヤボンデイング54で半導体チップ40に接続している。
【0034】
オン信号伝達用の高耐圧n−MOSFET21のゲートはワイヤボンデイング66で半導体チップ41に接続し、ソースは、ワイヤボンデイング67で半導体チップ41に接続している。さらに、オン信号伝達用の高耐圧n−MOSFET21のドレインは電極69でダイオード31のカソードに接続し、ダイオード31のアノードは電極71とワイヤボンデイング53とで半導体チップ40に接続している。このように、本実施例では、絶縁基板上に個別部品のショットキダイオードとMOSFETとを配置,配線し、同一パッケージに集積化できる。
【0035】
(実施例2)
図3に本実施例を示す。本実施例は、実施例1に加えて、過電流,過温度,上アーム側電源電圧低下,主電源過電圧などの異常が起こった場合に異常を論理回路15に伝えるレベルダウン回路を備えた点が異なる。実施例1のレベルシフト回路,n−MOSFET,p−MOSFETは、図3では上アーム駆動回路32としてまとめて示す。
【0036】
本実施例では、高耐圧p−MOSFET34のソースが上アーム駆動用電源2の高電位側と接続している。高耐圧p−MOSFET34のドレインにはダイオード35のアノードが接続し、ゲートには過電流,過温度,上アーム側電源電圧低下,主電源過電圧などの異常を検出する異常検出回路33が接続している。ダイオード35のカソードには抵抗36の一端が接続し、抵抗36の他端は下アームアース13に接続し、抵抗36の両端にはツエナーダイオード37が接続している。抵抗36の電位は論理回路15に入力される。
【0037】
本実施例は以下のように動作する。過電流,過熱,上アーム側電源電圧低下,主電源過電圧などの異常が発生すると、異常検出回路33から高耐圧p−MOSFET34のゲートにオン信号が入力され、高耐圧p−MOSFET34が導通し電流が流れる。このとき、抵抗36両端に電圧が発生し、異常信号が論理回路15に伝わり、論理回路15が上アームIGBT4,下アームIGBT3の保護動作をする。
【0038】
本実施例でも実施例1と同様に、上アームのダイオード6のリカバリ時に発生する電圧により上アームアースが、下アームアースよりさらに上アーム駆動用電源電圧以下に低下しても、高耐圧p−MOSFET34の寄生ダイオードを通じて電流が流れないので、損失を抑えることができ、さらに、誤動作も防止できる。
【0039】
(実施例3)
図4は本発明の実施例1のインバータ装置を用いた、3相モータの駆動回路の実施例である。駆動回路40U,40V,40Wの点線で囲まれた部分は同一のパッケージに組み込まれている。下アーム駆動電源はU,V,W相に共通である。上アーム駆動電源2U,2V,2Wは上アームアース14U,14V,14Wの電位が不定のためU,V,W相独立である。主電源1の電圧はU,V,W相に共通である。マイコン100からの指令により論理回路15U,15V,15WがU,V,W各相の電力半導体スイッチング素子をオン,オフし、それによりモータ200が回転する。本実施例によれば、低い損失でかつ上下アームのIGBTが同時に導通するような誤動作が生じないモータ駆動装置を実現できる。
【0040】
なお、本実施例では、実施例2に示したインバータ装置を用いても良く、また、レベルシフト回路で駆動されるスイッチング素子はIGBTに限らず、パワーMOSFETのような絶縁ゲート型電力半導体素子や、バイポーラトランジスタでもGTO(Gate Turn-off Thyristor)でもよい。
【0041】
【発明の効果】
本発明のインバータ装置では、レベルシフト回路の高耐圧n−MOSFETの寄生ダイオードを通じて過電流が流れることを防止できるため、インバータ装置の低損失化と誤動作防止が実現できる。
【図面の簡単な説明】
【図1】実施例1のインバータ装置の説明図である。
【図2】実施例1のインバータ装置の実装の説明図である。
【図3】実施例2のインバータ装置の説明図である。
【図4】実施例3の3相モータ駆動回路の説明図である。
【図5】従来技術のインバータ装置の説明図である。
【図6】従来技術のインバータ装置の動作の説明図である。
【図7】従来技術のインバータ装置の動作波形の説明図である。
【符号の説明】
1…主電源、2…上アーム駆動用電源、3…下アームIGBT、4…上アームIGBT、5,6,30,31,35…ダイオード、7…負荷インダクタンス、8,9,10,11…配線、12…出力端子、13…下アームアース、14…上アームアース、15…論理回路、20,21…高耐圧n−MOSFET、22,24,36…抵抗、23,25,37…ツエナーダイオード、26…フリップフロップ、27…NOT回路、28…n−MOSFET、29…p−MOSFET、32…上アーム駆動回路、33…異常検出回路、34…高耐圧p−MOSFET、40,41…半導体チップ、49…絶縁基板、50,51,52,53,54,58,59,60,64,65,66,67…ワイヤボンデイング、55…上アーム電源高圧側端子、56…上アームアース端子、57,63…接続端子、61…下アーム電源高圧側端子、62…下アームアース端子、68,69,70,71…電極、100…マイコン、200…モータ。
Claims (12)
- 主端子間に直列接続された複数の半導体電力スイッチング素子を備えた少なくとも1つのアームと、低圧側回路から高圧側回路に前記半導体電力スイッチング素子の制御信号を伝達する昇圧レベルシフト回路とを備えたインバータ装置において、
前記昇圧レベルシフト回路は、オン信号伝達用の高耐圧n−MOSFET、該オン信号伝達用の高耐圧n−MOSFETに第1ダイオードを介して一端を接続した第1抵抗,オフ信号伝達用の高耐圧n−MOSFET、及び、該オフ信号伝達用の高耐圧n−MOSFETに第2ダイオードを介して一端を接続した第2抵抗を備え、
前記第1ダイオードのカソードは、前記オン信号伝達用の高耐圧n−MOSFETのドレインに接続され、該第1ダイオードのアノードは、前記第1抵抗に接続され、
前記第2ダイオードのカソードは、前記オフ信号伝達用の高耐圧n−MOSFETのドレインに接続され、該第2ダイオードのアノードは、前記第2抵抗に接続されたことを特徴とするインバータ装置。 - 請求項1に記載のインバータ装置において、前記昇圧レベルシフト回路は、フリップフロップを備え、
前記第1ダイオードのアノードは、前記フリップフロップのセット側に接続され、前記第2ダイオードのアノードは、前記フリップフロップのリセット側に接続されていることを特徴とするインバータ装置。 - 請求項2に記載のインバータ装置において、前記第1ダイオード及び前記第2ダイオードはショットキダイオードであることを特徴とするインバータ装置。
- 請求項3に記載のインバータ装置において、前記第1ダイオード及び前記第2ダイオードは個別部品であることを特徴とするインバータ装置。
- 請求項4に記載のインバータ装置において、前記第1ダイオード及び前記第2ダイオードはチタンを用いて形成したことを特徴とするインバータ装置。
- 請求項2に記載のインバータ装置において、前記第1ダイオード及び前記第2ダイオードと昇圧レベルシフト回路とを同一パッケージに収めたことを特徴とするインバータ装置。
- 直流電力を交流電力に変換してモータを駆動するモータ駆動装置において、
該モータ駆動装置が主端子間に直列接続された複数の半導体電力スイッチング素子備えた少なくとも1つのアームと、低圧側回路から高圧側回路に前記半導体スイッチング素子の制御信号を伝達する昇圧レベルシフト回路を備えた複数のインバータ装置を有し、
前記昇圧レベルシフト回路は、オン信号伝達用の高耐圧n−MOSFET、該オン信号伝達用の高耐圧n−MOSFETに第1ダイオードを介して一端を接続した第1抵抗,オフ信号伝達用の高耐圧n−MOSFET、及び、該オフ信号伝達用の高耐圧n−MOSFETに第2ダイオードを介して一端を接続した第2抵抗を備え、
前記第1ダイオードのカソードは、前記オン信号伝達用の高耐圧n−MOSFETのドレインに接続され、該第1ダイオードのアノードは、前記第1抵抗に接続され、
前記第2ダイオードのカソードは、前記オフ信号伝達用の高耐圧n−MOSFETのドレインに接続され、該第2ダイオードのアノードは、前記第2抵抗に接続されたことを特徴とするモータ駆動装置。 - 請求項7に記載のモータ駆動装置において、前記昇圧レベルシフト回路は、フリップフロップを備え、
前記第1ダイオードのアノードは、前記フリップフロップのセット側に接続され、前記第2ダイオードのアノードは、前記フリップフロップのリセット側に接続されていることを特徴とするモータ駆動装置。 - 請求項8に記載のモータ駆動装置において、前記インバータ装置を3個備え、直流電力を3相交流電力に変換してモータを駆動することを特徴とするモータ駆動装置。
- 請求項9に記載のモータ駆動装置において、前記インバータ装置が、前記第1ダイオード及び前記第2ダイオードと昇圧レベルシフト回路とを同一パッケージに収めていることを特徴とするモータ駆動装置。
- 請求項8に記載のモータ駆動装置において、前記半導体電力スイッチング素子がIGBTであることを特徴とするモータ駆動装置。
- 請求項8に記載のモータ駆動装置において、前記半導体電力スイッチング素子がパワーMOSFETであることを特徴とするモータ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026578A JP3724481B2 (ja) | 2003-02-04 | 2003-02-04 | インバータ装置及びこれを用いたモータ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003026578A JP3724481B2 (ja) | 2003-02-04 | 2003-02-04 | インバータ装置及びこれを用いたモータ駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004242382A JP2004242382A (ja) | 2004-08-26 |
JP3724481B2 true JP3724481B2 (ja) | 2005-12-07 |
Family
ID=32954535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003026578A Expired - Fee Related JP3724481B2 (ja) | 2003-02-04 | 2003-02-04 | インバータ装置及びこれを用いたモータ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724481B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104829A (ja) * | 2005-10-05 | 2007-04-19 | Honda Motor Co Ltd | 電力変換装置 |
JP4929682B2 (ja) * | 2005-11-04 | 2012-05-09 | 株式会社日立製作所 | インバータ回路装置 |
JP4917960B2 (ja) * | 2007-05-17 | 2012-04-18 | 富士通テレコムネットワークス株式会社 | 電源監視回路 |
JP2017045966A (ja) * | 2015-08-28 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2003
- 2003-02-04 JP JP2003026578A patent/JP3724481B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004242382A (ja) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3598933B2 (ja) | 電力変換装置 | |
JP3222330B2 (ja) | 半導体回路及び半導体集積回路 | |
JP6402591B2 (ja) | 半導体装置 | |
US6829152B2 (en) | Load drive circuit using flywheel diode | |
US8213146B2 (en) | Semiconductor power conversion apparatus | |
KR100735849B1 (ko) | 전력용 반도체장치 | |
Chokhawala et al. | Switching voltage transient protection schemes for high-current IGBT modules | |
JP3812353B2 (ja) | 半導体電力変換装置 | |
US20150085403A1 (en) | Soft shutdown for isolated drivers | |
GB2324664A (en) | Protection of half-bridge driver IC against negative voltage failures | |
JP2007288992A (ja) | 半導体回路 | |
KR101986475B1 (ko) | 구동 장치 | |
CN111971884A (zh) | 栅极驱动电路和栅极驱动方法 | |
CN113056864B (zh) | 电力转换装置 | |
JP7099075B2 (ja) | 半導体モジュール | |
CN111527684A (zh) | 驱动电路内置型功率模块 | |
JP3724481B2 (ja) | インバータ装置及びこれを用いたモータ駆動装置 | |
JP5832845B2 (ja) | 半導体モジュール及び電力変換モジュール | |
US9397207B2 (en) | Gated thyristor power device | |
JP4110052B2 (ja) | インバータ回路 | |
JPH10145206A (ja) | 半導体装置の保護回路 | |
JP2022041081A (ja) | 半導体装置 | |
JP4364997B2 (ja) | スイッチング電源回路 | |
JP2009055521A (ja) | 半導体装置 | |
EP0920114A1 (en) | Power converter wherein mos gate semiconductor device is used |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3724481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |