JP7052452B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7052452B2
JP7052452B2 JP2018051160A JP2018051160A JP7052452B2 JP 7052452 B2 JP7052452 B2 JP 7052452B2 JP 2018051160 A JP2018051160 A JP 2018051160A JP 2018051160 A JP2018051160 A JP 2018051160A JP 7052452 B2 JP7052452 B2 JP 7052452B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
zener diode
semiconductor device
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018051160A
Other languages
English (en)
Other versions
JP2019165542A (ja
Inventor
守生 岩水
普士 山科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018051160A priority Critical patent/JP7052452B2/ja
Priority to CN201910062242.6A priority patent/CN110289842B/zh
Priority to US16/260,198 priority patent/US10620650B2/en
Publication of JP2019165542A publication Critical patent/JP2019165542A/ja
Application granted granted Critical
Publication of JP7052452B2 publication Critical patent/JP7052452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/047—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a temperature responsive switch
    • H02H5/048—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a temperature responsive switch additionally responsive to excess current due to heating of the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08108—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

本発明は半導体装置に関し、特にモータ、メカニカルリレー、ソレノイドなどの誘導性負荷を制御信号に応じて駆動制御する半導体装置に関する。
車両に搭載されている各種電子装置には、電子制御ユニット（ＥＣＵ：Electronic Control Unit）からの制御信号に応じて誘導性負荷を駆動する装置としてワンチップ化された半導体装置が知られている（たとえば、特許文献１参照）。
図１７は従来の半導体装置の構成例を示す回路図、図１８はアクティブクランプ回路を適用したときの半導体装置の動作波形を示す図である。
図１７に例示した半導体装置は、制御信号が入力される入力端子１０１、誘導性負荷を介して電源（車載の誘導性負荷であれば、バッテリ）に接続される出力端子１０２および接地端子１０３を有し、ローサイド型のスイッチング装置を構成している。この半導体装置では、パワー半導体素子１０４として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が使用されており、そのゲート端子は、入力端子１０１に接続されている。パワー半導体素子１０４のコレクタ端子は、出力端子１０２に接続され、エミッタ端子は、接地端子１０３に接続され、センスエミッタ端子は、センス抵抗１０５を介して接地端子１０３に接続されている。パワー半導体素子１０４のコレクタ端子とゲート端子との間には、２つのツェナーダイオードを逆直列に接続して構成されたアクティブクランプ回路１０６が接続されている。
入力端子１０１と接地端子１０３との間には、保護ダイオード１０７、プルダウン抵抗１０８、過熱検出回路１０９およびスイッチ素子１１０、過電流検出回路１１１およびスイッチ素子１１２、およびサージ保護ツェナーダイオード１１３が並列に備えられている。スイッチ素子１１０，１１２には、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が使用されている。なお、この半導体装置を構成するすべての要素は、同一のチップ上に形成されている。また、入力端子１０１に入力されてパワー半導体素子１０４をターンオンするオン信号は、過熱検出回路１０９および過電流検出回路１１１の電源にもなっている。したがって、パワー半導体素子１０４がターンオフしているときは、過熱検出回路１０９および過電流検出回路１１１は、停止していることになる。
ここで、入力端子１０１にローレベルの電圧ＶＩＮが入力されていると、パワー半導体素子１０４はターンオフしており、したがって、図１８に示したように、電流ＩＯＵＴは流れていない。このとき、出力端子１０２の電圧ＶＯＵＴは、バッテリの電圧が印加されている。
入力端子１０１にハイレベルの電圧ＶＩＮが入力されると、パワー半導体素子１０４がターンオンし、誘導性負荷を流れる電流ＩＯＵＴは徐々に増えていく。このとき、出力端子１０２の電圧ＶＯＵＴは、ほぼ接地端子１０３の電位になっている。
また、入力端子１０１にハイレベルの電圧ＶＩＮが入力されると、電圧ＶＩＮを電源とする過熱検出回路１０９および過電流検出回路１１１が動作を開始する。ここで、過熱検出回路１０９がパワー半導体素子１０４の過熱状態を検出すると、過熱検出回路１０９は、スイッチ素子１１０をオンさせて、パワー半導体素子１０４のゲート端子の電位をプルダウンし、パワー半導体素子１０４をオフさせる。これにより、パワー半導体素子１０４は、温度上昇が抑えられて熱による破壊が防止される。
さらに、入力端子１０１にハイレベルの電圧ＶＩＮが入力されているときに、過電流検出回路１１１がセンス抵抗１０５によるセンスエミッタ電流の電圧降下を受けて過電流であることを検出すると、過電流検出回路１１１は、スイッチ素子１１２をオンさせる。これにより、パワー半導体素子１０４は、そのゲート端子の電位がプルダウンされてオフされ、パワー半導体素子１０４は、過電流による破壊が防止される。
次に、入力端子１０１の電圧ＶＩＮがローレベルになると、パワー半導体素子１０４がターンオフするとともに過熱検出回路１０９および過電流検出回路１１１がその動作を停止する。
一方、パワー半導体素子１０４がターンオフすると、誘導性負荷が端子両端に逆起電圧を発生し、出力端子１０２と接地端子１０３との間の電圧ＶＯＵＴがバッテリの電圧より高くなる。このとき、アクティブクランプ回路１０６のクランプ電圧が、たとえば、５０Ｖに設定していたとすると、電圧ＶＯＵＴが５０Ｖに達すると、アクティブクランプ回路１０６のツェナーダイオードがブレークダウンする。これにより、アクティブクランプ回路１０６およびプルダウン抵抗１０８に電流が流れてパワー半導体素子１０４のゲート端子にゲート電圧が発生すると、パワー半導体素子１０４がターンオンし、そのコレクタ－エミッタに誘導負荷のエネルギが流れる。このように、アクティブクランプ回路１０６が動作すると、出力端子１０２の電圧ＶＯＵＴが５０Ｖにクランプされてそれ以上高くなることがないため、パワー半導体素子１０４の破壊が防止される。このため、アクティブクランプ回路１０６のクランプ電圧がパワー半導体素子１０４の素子耐圧を決定していることになる。
パワー半導体素子１０４によって誘導負荷のエネルギがなくなると誘導性負荷を流れる電流ＩＯＵＴが流れなくなり、このとき、出力端子１０２の電圧ＶＯＵＴは、バッテリ電圧に戻る。
特開２０１６－１７６４０１号公報（段落〔０００６〕～〔０００８〕，図７）
以上のようなワンチップ構成の半導体装置では、パワー半導体素子のオン・オフの周期が短いと、パワー半導体素子のオフ制御時にアクティブクランプ回路によってターンオンされる時間が増え、パワー半導体素子が発熱してくる。パワー半導体素子が過熱状態に近づくと、パワー半導体素子がオン制御されたときに過熱検出回路が動作し、パワー半導体素子のオン動作を強制的に停止する可能性が高くなる。また、一旦、過熱検出回路が働いてしまうと、パワー半導体素子をオン制御する信号が入力されても、パワー半導体素子の過熱状態が解消されるまで、パワー半導体素子がターンオンできなくなる。
本発明はこのような点に鑑みてなされたものであり、誘導性負荷によって発生された逆起電圧によってアクティブクランプ回路が動作したことによるパワー半導体素子の温度上昇を抑制した半導体装置を提供することを目的とする。
本発明では、上記の課題を解決するために、入力端子と、出力端子と、接地端子と、出力端子に第１の主端子が接続され、接地端子に第２の主端子が接続され、入力端子に入力された信号によってゲート端子が駆動されるパワー半導体素子と、ゲート端子と第１の主端子との間に逆直列に接続されたツェナーダイオードおよびダイオードを有するアクティブクランプ回路とを備えた半導体装置が提供される。この半導体装置は、クランプ電圧切替回路を備えている。このクランプ電圧切替回路は、出力端子の正方向の電圧変化が検出されていないときにアクティブクランプ回路のツェナーダイオードによって決まるクランプ電圧を第１のクランプ電圧に設定し、正方向の電圧変化を検出したときにはツェナーダイオードによって決まるクランプ電圧を第１のクランプ電圧より低い第２のクランプ電圧に設定する。
また、アクティブクランプ回路のツェナーダイオードは、直列接続されて合計のツェナー電圧特性が第１のクランプ電圧に等しい第１のツェナーダイオードおよび第２のツェナーダイオードを有し、第１のツェナーダイオードおよび第２のツェナーダイオードの一方が第２のクランプ電圧に等しいツェナー電圧特性を有する。さらに、クランプ電圧切替回路は、第１のツェナーダイオードおよび第２のツェナーダイオードの直列回路に並列に接続された容量と抵抗または定電流素子との直列接続回路と、容量と抵抗または定電流素子との接続点の正方向の電圧変化を検出して第１のツェナーダイオードおよび第２のツェナーダイオードの他方の両端子を短絡するスイッチ素子とを有する。
上記構成の半導体装置は、誘導性負荷の逆起電圧に起因するアクティブクランプ回路の動作のときだけ低いクランプ電圧に切り替えているので、クランプ耐量が上がり、パワー半導体素子の温度上昇を抑制できるという利点がある。ただし、誘導性負荷の逆起電圧に起因しない直流電圧に対する半導体装置のクランプ電圧については、アクティブクランプ回路が半導体装置のクランプ電圧を決定している高いクランプ電圧にしているので、そのまま維持されている。
第１の実施の形態に係る半導体装置の内部構成例を示す回路図である。 クランプ電圧およびその動作波形を示す図である。 クランプ電圧とクランプ耐量との関係を示す図である。 第２の実施の形態に係る半導体装置の要部構成例を示す回路図である。 第２の実施の形態に係る半導体装置の動作波形を示す図である。 第２の実施の形態に係る半導体装置の素子構造を示す断面図である。 第２の実施の形態に係る半導体装置の素子構造の変形例を示す断面図である。 第３の実施の形態に係る半導体装置の要部構成例を示す回路図である。 第３の実施の形態に係る半導体装置の動作波形を示す図である。 第３の実施の形態に係る半導体装置の素子構造を示す断面図である。 第４の実施の形態に係る半導体装置の要部構成例を示す回路図である。 第４の実施の形態に係る半導体装置の素子構造を示す断面図である。 第５の実施の形態に係る半導体装置の要部構成例を示す回路図である。 第５の実施の形態に係る半導体装置の素子構造を示す断面図である。 第６の実施の形態に係る半導体装置の要部構成例を示す回路図である。 第６の実施の形態に係る半導体装置の素子構造を示す断面図である。 従来の半導体装置の構成例を示す回路図である。 アクティブクランプ回路を適用したときの半導体装置の動作波形を示す図である。
以下、本発明の実施の形態について、車両用の誘導性負荷を制御する半導体装置に適用した場合を例に図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。また、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。
［第１の実施の形態］
図１は第１の実施の形態に係る半導体装置の内部構成例を示す回路図、図２はクランプ電圧およびその動作波形を示す図、図３はクランプ電圧とクランプ耐量との関係を示す図である。
第１の実施の形態に係る半導体装置１は、車載の電子制御ユニットから制御信号が入力される入力端子１１、誘導性負荷２の一方の端子が接続される出力端子１２および接地端子１３を有している。誘導性負荷２の他方の端子は、バッテリ３の正極端子に接続され、バッテリ３の負極端子は、接地端子１３が接続されるグランドに接続されている。
半導体装置１は、出力段にパワー半導体素子１４を備えている。この実施の形態では、パワー半導体素子１４は、Ｎ型のパワーＭＯＳＦＥＴが使用され、そのドレイン端子（第１の主端子）は、出力端子１２に接続され、ソース端子（第２の主端子）は、接地端子１３に接続されている。パワー半導体素子１４のドレイン端子およびソース端子には、内蔵のボディダイオード１５が逆並列に接続されている。
パワー半導体素子１４のゲート端子は、制御回路１６の出力端子に接続され、制御回路１６の入力端子および電源端子は、入力端子１１に接続されている。この制御回路１６は、また、過熱検出回路１７の出力端子、過電流検出回路１８の出力端子およびスイッチ素子１９のゲート端子に接続されている。スイッチ素子１９のドレイン端子は、パワー半導体素子１４のゲート端子に接続され、ソース端子は、パワー半導体素子１４のソース端子に接続されている。過電流検出回路１８の入力端子は、抵抗２０，２１の共通の接続点に接続され、抵抗２０の共通の接続点とは反対側の端子は、出力端子１２に接続され、抵抗２１の共通の接続点とは反対側の端子は、接地端子１３に接続されている。過熱検出回路１７は、制御回路１６がパワー半導体素子１４のオン信号を出力しているとき、パワー半導体素子１４の発熱状態を監視し、パワー半導体素子１４の過熱状態を検出すると、スイッチ素子１９をオンしてパワー半導体素子１４を強制的にターンオフする。過電流検出回路１８は、パワー半導体素子１４のオン制御時に、誘導性負荷２の短絡事故などでパワー半導体素子１４のオン抵抗による電圧降下の上昇を検出すると、スイッチ素子１９をオンしてパワー半導体素子１４を強制的にターンオフする。
パワー半導体素子１４のゲート端子とドレイン端子との間には、アクティブクランプ回路２２が接続されている。アクティブクランプ回路２２は、この実施の形態では、逆直列接続されたツェナーダイオード２３およびダイオード２４を有している。ツェナーダイオード２３のカソード端子は、パワー半導体素子１４のドレイン端子に接続され、ダイオード２４のカソード端子は、パワー半導体素子１４のゲート端子に接続されている。ダイオード２４は、パワー半導体素子１４をオン制御しているときに出力端子１２がグランドレベルまで低下するので、パワー半導体素子１４をオン制御しているゲート電圧がグランドレベルの出力端子１２に印加されてしまうことを阻止している。
アクティブクランプ回路２２には、クランプ電圧切替回路２５が接続されている。このクランプ電圧切替回路２５は、出力端子１２に接続されて、パワー半導体素子１４がターンオフしたときの接地端子１３に対する出力端子１２の電圧変化に応じてアクティブクランプ回路２２のクランプ電圧を切り替える機能を有している。
そして、パワー半導体素子１４のゲート端子とソース端子との間には、定電流素子２６が接続されている。この定電流素子２６は、パワー半導体素子１４のオン信号をプルダウンするとともに、パワー半導体素子１４のオフ制御時に出力端子１２からアクティブクランプ回路２２を介して流れる電流を接地端子１３に流す機能を有している。
以上の構成の半導体装置１において、入力端子１１にパワー半導体素子１４をオフ制御するローレベルの電圧信号が入力されているとき、パワー半導体素子１４はターンオフしている。このとき、出力端子１２の電圧ＶＯＵＴは、図２に示したように、バッテリ３の１２Ｖの電圧になっている。なお、この図２では、アクティブクランプ回路２２は、クランプ電圧切替回路２５によって、２種類のクランプ電圧に設定可能であることを示している。すなわち、５０Ｖは、半導体装置１の直流電圧での耐圧を決定するクランプ電圧（第１のクランプ電圧）であって、パワー半導体素子１４のボディダイオード１５のブレークダウン電圧より低い値に設定された電圧である。３０Ｖは、クランプ電圧切替回路２５が出力端子１２における急峻な正方向の電圧変化（＋ｄＶ／ｄｔ）を検出したときに設定されるクランプ電圧（第２のクランプ電圧）である。
時刻ｔ１において、入力端子１１にハイレベルの電圧信号が入力されると、パワー半導体素子１４がターンオンし、出力端子１２の電圧ＶＯＵＴは、ほぼグランドレベルまで低下する。
時刻ｔ２において、入力端子１１にローレベルの電圧信号が入力されると、パワー半導体素子１４がターンオフする。すると、誘導性負荷２は、その端子両端に逆起電圧（サージ電圧）を発生し、出力端子１２の電圧ＶＯＵＴは、その逆起電圧がバッテリ電圧に上乗せされた電圧に跳ね上がるようになる。クランプ電圧切替回路２５は、その出力端子１２の電圧ＶＯＵＴの急峻な電圧変化を検出すると、アクティブクランプ回路２２のクランプ電圧を５０Ｖから３０Ｖに切り替える。このとき、アクティブクランプ回路２２のツェナーダイオード２３がブレークダウンし、定電流素子２６に電流を流して、パワー半導体素子１４のゲート端子にゲート電圧を発生させる。これにより、パワー半導体素子１４がターンオンし、出力端子１２の電圧ＶＯＵＴは、３０Ｖにクランプされ、誘導性負荷２により発生された逆起電圧は、パワー半導体素子１４によって処理（消費）される。誘導性負荷２により発生されたエネルギがパワー半導体素子１４によって処理されると、パワー半導体素子１４はオフし、出力端子１２の電圧ＶＯＵＴは、バッテリの電圧になる。
なお、図２には、参考のために、アクティブクランプ回路２２のクランプ電圧を５０Ｖとした場合の動作波形（図１４参照）を破線で示している。このように、クランプ電圧を低く設定すると、パワー半導体素子１４が誘導性負荷２により発生された逆起電圧を処理する時間は長くなり、逆起電圧を短時間で処理する場合に比較して発熱量が低く抑えられる。
誘導性負荷２を駆動するときのクランプ耐量は、図３に示したクランプ電圧とクランプ耐量との関係から分かるように、クランプ電圧を低くするほど上がる傾向があり、クランプ電圧を５０Ｖから３０ＶにすることでＸ［ｍＪ］の耐量改善が得られている。しかしながら、図２に示したように、クランプ電圧を低くするほど逆起電圧の処理に時間が掛かるので、クランプ電圧は、時刻ｔ２－ｔ３の時間が想定する最短の周期で誘導性負荷２を繰り返し駆動する場合のターンオフ時間よりも短くなるような値に設定されている。
このように、この半導体装置１は、直流電圧に対するクランプ電圧（５０Ｖ）を維持しながら、逆起電圧に対するクランプ電圧を下げて（３０Ｖ）、クランプ耐量を上げることにより、発熱を低く抑えるようにしている。
［第２の実施の形態］
図４は第２の実施の形態に係る半導体装置の要部構成例を示す回路図、図５は第２の実施の形態に係る半導体装置の動作波形を示す図、図６は第２の実施の形態に係る半導体装置の素子構造を示す断面図である。なお、図４において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、図４では、図１に示した半導体装置１から過熱検出回路１７および過電流検出回路１８を含む保護回路を省略し、制御回路１６については、入力抵抗２７だけを示している。
第２の実施の形態に係る半導体装置１ａでは、アクティブクランプ回路２２は、２つの直列接続されたツェナーダイオード２３ａ，２３ｂと、ダイオード２４とを有している。ツェナーダイオード２３ａのカソード端子は、パワー半導体素子１４のドレイン端子（出力端子１２）に接続され、ツェナーダイオード２３ａのアノード端子は、ツェナーダイオード２３ｂのカソード端子に接続されている。ツェナーダイオード２３ｂのアノード端子は、ダイオード２４のアノード端子に接続され、ダイオード２４のカソード端子は、パワー半導体素子１４のゲート端子に接続されている。ここで、ツェナーダイオード２３ａは、３０Ｖのツェナー電圧特性を有するものが使用され、ツェナーダイオード２３ｂは、２０Ｖのツェナー電圧特性を有するものが使用されていて、このアクティブクランプ回路２２のクランプ電圧を５０Ｖにしている。
クランプ電圧切替回路２５は、容量３１と、抵抗３２と、スイッチ素子３３とを有している。スイッチ素子３３は、Ｎ型ＭＯＳＦＥＴが使用されている。容量３１の一方の端子は、パワー半導体素子１４のドレイン端子（出力端子１２）に接続され、容量３１の他方の端子は、抵抗３２の一方の端子とスイッチ素子３３のゲート端子との接続点Ａに接続されている。抵抗３２の他方の端子は、スイッチ素子３３のソース端子に接続されている。スイッチ素子３３のドレイン端子は、アクティブクランプ回路２２のツェナーダイオード２３ａ，２３ｂの共通の接続点に接続されている。スイッチ素子３３のソース端子は、アクティブクランプ回路２２のツェナーダイオード２３ｂとダイオード２４との共通の接続点に接続されている。
図５に示したように、入力端子１１にローレベルの電圧信号が入力されていてパワー半導体素子１４がターンオフされているとき、出力端子１２には、バッテリ３の電圧になっている。このとき、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡは、電圧ＶＯＵＴが変化しないので、グランドレベルにある。
入力端子１１にハイレベルの電圧信号が入力されてパワー半導体素子１４がターンオンされると、出力端子１２の電圧ＶＯＵＴは、グランドレベルまで低下し、誘導性負荷２を流れる電流ＩＯＵＴは、徐々に上昇していく。このとき、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡは、電圧ＶＯＵＴがグランドレベルのまま変化しないので、グランドレベルにある。
入力端子１１にローレベルの電圧信号が入力されてパワー半導体素子１４がターンオフされると、誘導性負荷２が電流ＩＯＵＴを流し続けようとして誘導性負荷２の両端子に発生した逆起電圧が出力端子１２に印加される。このとき、半導体装置１ａでは、出力端子１２から容量３１、抵抗３２、ダイオード２４およびパワー半導体素子１４のゲート容量を介して接地端子１３に至る回路が形成されている。これにより、出力端子１２の電圧ＶＯＵＴが急峻に立ち上がると、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡも急峻に立ち上がり、スイッチ素子３３をオンさせる。すると、スイッチ素子３３は、オンしてツェナー電圧が２０Ｖのツェナーダイオード２３ｂの両端子を短絡し、アクティブクランプ回路２２のクランプ電圧を５０Ｖから３０Ｖに切り替える。
出力端子１２の電圧ＶＯＵＴがアクティブクランプ回路２２によって３０Ｖにクランプされると、パワー半導体素子１４がターンオンされ、誘導性負荷２の逆起電圧のエネルギがパワー半導体素子１４によって処理される。誘導性負荷２の逆起電圧のエネルギが処理されると、出力端子１２の電圧ＶＯＵＴは、バッテリの電圧になる。その後、出力端子１２の電圧ＶＯＵＴの変化がなくなるので、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡは、グランドレベルに戻る。したがって、クランプ電圧切替回路２５では、その容量３１および抵抗３２で決まる時定数は、誘導性負荷２の逆起電圧が処理される時間よりも長く設定される。
以上の半導体装置１ａは、図６に示す素子構造を有している。この半導体装置１ａの素子構造を示す断面図によれば、パワー半導体素子１４は、Ｎ型基板４１に形成された縦型パワーＭＯＳＦＥＴによって構成されている。アクティブクランプ回路２２のツェナーダイオード２３ａ，２３ｂおよびダイオード２４は、Ｎ型基板４１の上面に形成されたポリシリコンダイオードによって構成されている。クランプ電圧切替回路２５では、容量３１がダイオードのｐｎ接合容量によって構成され、抵抗３２がＮ型基板４１の上面に形成されたポリシリコン抵抗によって構成され、スイッチ素子３３がＮ型基板４１の上面側に形成されたＮ型ＭＯＳＦＥＴによって構成されている。
ここで、クランプ電圧切替回路２５において、容量３１を構成するダイオードは、Ｎ型基板４１の上面側に形成されたｐウエルとＮ型基板４１とによって形成される。また、スイッチ素子３３は、Ｎ型ＭＯＳＦＥＴであるので、Ｎ型基板４１の上面側にｐウエルを形成し、そのｐウエルの上面側にＮ型ＭＯＳＦＥＴを形成し、ｐウエルを接地端子１３に接続している。
［第２の実施の形態の変形例］
図７は第２の実施の形態に係る半導体装置の素子構造の変形例を示す断面図である。なお、図７において、図６に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
この図７に示す素子構造によれば、クランプ電圧切替回路２５の容量３１をＮ型ＭＯＳＦＥＴによって構成している。すなわち、容量３１のＮ型ＭＯＳＦＥＴは、スイッチ素子３３のＮ型ＭＯＳＦＥＴと同様、ｐウエルの上面側に形成され、そのＮ型ＭＯＳＦＥＴのドレイン端子とソース端子とを接続している。これにより、Ｎ型ＭＯＳＦＥＴのゲート－ソース間容量とゲート－ドレイン間容量との合成容量値が容量３１の容量値となる。
［第３の実施の形態］
図８は第３の実施の形態に係る半導体装置の要部構成例を示す回路図、図９は第３の実施の形態に係る半導体装置の動作波形を示す図、図１０は第３の実施の形態に係る半導体装置の素子構造を示す断面図である。なお、図８において、図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第３の実施の形態に係る半導体装置１ｂは、第２の実施の形態に係る半導体装置１ａと比較して、図８に示したように、アクティブクランプ回路２２およびクランプ電圧切替回路２５の構成をそれぞれ変更している。すなわち、アクティブクランプ回路２２では、複数個の、図示の例では２個のツェナーダイオード２３ａ１，２３ａ２を直列接続して３０Ｖのツェナーダイオードにし、複数個の、図示の例では２個のツェナーダイオード２３ｂ１，２３ｂ２を直列接続して２０Ｖのツェナーダイオードにしている。クランプ電圧切替回路２５は、容量３１と、定電流素子３４と、スイッチ素子３３とを有している。容量３１の一方の端子は、パワー半導体素子１４のドレイン端子（出力端子１２）に接続され、容量３１の他方の端子は、定電流素子３４の一方の端子とスイッチ素子３３のゲート端子との接続点Ａに接続されている。定電流素子３４の他方の端子は、スイッチ素子３３のソース端子に接続されている。スイッチ素子３３のドレイン端子は、アクティブクランプ回路２２のツェナーダイオード２３ａ２，２３ｂ１の共通の接続点に接続されている。スイッチ素子３３のソース端子は、アクティブクランプ回路２２のツェナーダイオード２３ｂ２とダイオード２４との共通の接続点に接続されている。
図９に示したように、入力端子１１にローレベルの電圧信号が入力されていてパワー半導体素子１４がターンオフされているとき、出力端子１２には、バッテリ３の電圧が印加されている。このとき、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡは、電圧ＶＯＵＴが変化しないので、グランドレベルにある。
入力端子１１にハイレベルの電圧信号が入力されてパワー半導体素子１４がターンオンされると、出力端子１２の電圧ＶＯＵＴは、グランドレベルまで低下し、誘導性負荷２を流れる電流ＩＯＵＴは、徐々に上昇していく。このとき、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡは、電圧ＶＯＵＴが変化しないので、グランドレベルにある。
入力端子１１にローレベルの電圧信号が入力されてパワー半導体素子１４がターンオフされると、誘導性負荷２の両端子に発生した逆起電圧が出力端子１２に印加される。これにより、出力端子１２の電圧ＶＯＵＴは、急峻に立ち上がるので、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡも急峻に立ち上がり、スイッチ素子３３をオンさせる。すると、スイッチ素子３３は、オンしてツェナー電圧が２０Ｖのツェナーダイオードを形成する直列接続されたツェナーダイオード２３ｂ１，２３ｂ２の両端子を短絡し、アクティブクランプ回路２２のクランプ電圧を５０Ｖから３０Ｖに切り替える。
出力端子１２の電圧ＶＯＵＴがアクティブクランプ回路２２によって３０Ｖにクランプされ、パワー半導体素子１４が誘導性負荷２の逆起電圧のエネルギを処理すると、出力端子１２の電圧ＶＯＵＴは、バッテリの電圧になる。その後、容量３１の電荷が定電流素子３４によって放電されると、クランプ電圧切替回路２５の接続点Ａの電圧ＶＡは、グランドレベルに戻る。
この半導体装置１ｂの素子構造は、たとえば図１０に示した構造にすることができる。図１０に示した構造によれば、クランプ電圧切替回路２５の容量３１は、ダイオードのｐｎ接合容量によって構成されている。クランプ電圧切替回路２５の定電流素子３４は、デプレッション型のＮ型ＭＯＳＦＥＴのゲート端子とソース端子とを接続することによって構成され、デプレッション型のＮ型ＭＯＳＦＥＴのドレイン端子は、接続点Ａに接続されている。デプレッション型のＮ型ＭＯＳＦＥＴのゲート端子およびソース端子は、スイッチ素子３３のソース端子に接続されている。
なお、このクランプ電圧切替回路２５の容量３１は、ダイオードのｐｎ接合容量によって構成しているが、図７に示したように、Ｎ型ＭＯＳＦＥＴのゲート－ソース間容量とゲート－ドレイン間容量との合成容量で構成してもよい。
［第４の実施の形態］
図１１は第４の実施の形態に係る半導体装置の要部構成例を示す回路図、図１２は第４の実施の形態に係る半導体装置の素子構造を示す断面図である。なお、図１１において、図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第４の実施の形態に係る半導体装置１ｃでは、第２の実施の形態に係る半導体装置１ａと比べて、クランプ電圧切替回路２５の抵抗３２の接続位置を変更している。すなわち、抵抗３２の他方の端子は、パワー半導体素子１４のソース端子（接地端子１３）に接続されている。これにより、このクランプ電圧切替回路２５は、出力端子１２と接地端子１３との間の電圧変化を監視し、急激な電圧変化を検出して、アクティブクランプ回路２２のクランプ電圧を５０Ｖから３０Ｖに切り替える。
以上の半導体装置１ｃは、図１２に示す素子構造を有している。この半導体装置１ｃの素子構造を示す断面図によれば、素子構造は、図６に示すものと同じであるが、抵抗３２の他方の端子は、スイッチ素子３３のソース端子ではなく、接地端子１３に接続されている。
［第５の実施の形態］
図１３は第５の実施の形態に係る半導体装置の要部構成例を示す回路図、図１４は第５の実施の形態に係る半導体装置の素子構造を示す断面図である。なお、図１３において、図８に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第５の実施の形態に係る半導体装置１ｄでは、第３の実施の形態に係る半導体装置１ｂと比べて、クランプ電圧切替回路２５の定電流素子３４の接続位置を変更している。すなわち、定電流素子３４の他方の端子は、パワー半導体素子１４のソース端子（接地端子１３）に接続されている。これにより、このクランプ電圧切替回路２５は、出力端子１２と接地端子１３との間の電圧変化を監視し、急激な電圧変化を検出して、アクティブクランプ回路２２のクランプ電圧を５０Ｖから３０Ｖに切り替える。
以上の半導体装置１ｄは、図１４に示す素子構造を有している。この半導体装置１ｄの素子構造を示す断面図によれば、素子構造は、図１０に示すものと同じであるが、定電流素子３４を構成するデプレッション型のＮ型ＭＯＳＦＥＴのゲート端子およびソース端子は、接地端子１３に接続されている。
［第６の実施の形態］
図１５は第６の実施の形態に係る半導体装置の要部構成例を示す回路図、図１６は第６の実施の形態に係る半導体装置の素子構造を示す断面図である。なお、図１５において、図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
第６の実施の形態に係る半導体装置１ｅでは、アクティブクランプ回路２２は、第４の実施の形態に係る半導体装置１ｃのものと相違し、直列接続されたツェナーダイオード２３ａ，２３ｂの位置を逆にしている。すなわち、２０Ｖのツェナー電圧特性を有するツェナーダイオード２３ｂのカソード端子は、パワー半導体素子１４のドレイン端子（出力端子１２）に接続されている。ツェナーダイオード２３ｂのアノード端子は、３０Ｖのツェナー電圧特性を有するツェナーダイオード２３ａのカソード端子に接続されている。また、ツェナーダイオード２３ａのアノード端子は、ダイオード２４のアノード端子に接続されている。
クランプ電圧切替回路２５は、抵抗３２と、容量３１と、スイッチ素子３３ａとを有している。スイッチ素子３３ａは、Ｐ型ＭＯＳＦＥＴが使用されている。抵抗３２の一方の端子は、パワー半導体素子１４のドレイン端子（出力端子１２）に接続され、抵抗３２の他方の端子は、容量３１の一方の端子とスイッチ素子３３ａのゲート端子との接続点Ａに接続されている。容量３１の他方の端子は、パワー半導体素子１４のソース端子（接地端子１３）に接続されている。スイッチ素子３３ａのソース端子は、アクティブクランプ回路２２のツェナーダイオード２３ｂのカソード端子に接続されている。スイッチ素子３３ａのドレイン端子は、アクティブクランプ回路２２のツェナーダイオード２３ａとツェナーダイオード２３ｂとの共通の接続点に接続されている。
この半導体装置１ｅは、第４の実施の形態に係る半導体装置１ｃと同様に、ターンオン状態のパワー半導体素子１４がターンオフされたときに、誘導性負荷２の両端子に発生した逆起電圧をクランプ電圧切替回路２５が検出する。これにより、クランプ電圧切替回路２５は、スイッチ素子３３ａをオンして、ツェナー電圧が２０Ｖのツェナーダイオード２３ｂの両端子を短絡させ、アクティブクランプ回路２２のクランプ電圧を５０Ｖから３０Ｖに切り替える。誘導性負荷２の逆起電圧のエネルギは、パワー半導体素子１４によって処理され、出力端子１２の電圧ＶＯＵＴは、３０Ｖにクランプされる。
この半導体装置１ｅの素子構造は、図１６に示したように、Ｎ型基板４１の上面側に形成されたＰ型ＭＯＳＦＥＴによってスイッチ素子３３ａが構成されている。容量３１は、図７に示した構造と同様、Ｎ型基板４１に形成したｐウエルの上面側に形成されるＮ型ＭＯＳＦＥＴによって構成され、そのＮ型ＭＯＳＦＥＴのゲート－ソース間容量とゲート－ドレイン間容量との合成容量値を有している。容量３１を構成するＮ型ＭＯＳＦＥＴのドレイン端子およびソース端子は、接地端子１３に接続されている。
なお、容量３１の他方の端子は、パワー半導体素子１４のソース端子（接地端子１３）に接続する代わりにスイッチング素子３３ａのドレイン端子と接続することもできる。
さらに、上記の実施の形態では、パワー半導体素子１４としてＭＯＳＦＥＴを使用した場合について説明したが、パワー半導体素子１４にＩＧＢＴおよびフリーホイリングダイオードを使用したものでもよい。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 半導体装置
２ 誘導性負荷
３ バッテリ
１１ 入力端子
１２ 出力端子
１３ 接地端子
１４ パワー半導体素子
１５ ボディダイオード
１６ 制御回路
１７ 過熱検出回路
１８ 過電流検出回路
１９ スイッチ素子
２０，２１ 抵抗
２２ アクティブクランプ回路
２３，２３ａ，２３ａ１，２３ａ２，２３ｂ，２３ｂ１，２３ｂ２ ツェナーダイオード
２４ ダイオード
２５ クランプ電圧切替回路
２６ 定電流素子
２７ 入力抵抗
３１ 容量
３２ 抵抗
３３，３３ａ スイッチ素子
３４ 定電流素子
４１ Ｎ型基板

Claims (9)

  1. 入力端子と、出力端子と、接地端子と、前記出力端子に第１の主端子が接続され、前記接地端子に第２の主端子が接続され、前記入力端子に入力された信号によってゲート端子が駆動されるパワー半導体素子と、前記ゲート端子と前記第１の主端子との間に逆直列に接続されたツェナーダイオードおよびダイオードを有するアクティブクランプ回路とを備えた半導体装置において、
    前記出力端子の正方向の電圧変化が検出されていないときに前記アクティブクランプ回路の前記ツェナーダイオードによって決まるクランプ電圧を第１のクランプ電圧に設定し、前記正方向の電圧変化を検出したときには前記ツェナーダイオードによって決まる前記クランプ電圧を前記第１のクランプ電圧より低い第２のクランプ電圧に設定するクランプ電圧切替回路を備え、
    前記アクティブクランプ回路の前記ツェナーダイオードは、直列接続されて合計のツェナー電圧特性が前記第１のクランプ電圧に等しい第１のツェナーダイオードおよび第２のツェナーダイオードを有し、前記第１のツェナーダイオードおよび前記第２のツェナーダイオードの一方が前記第２のクランプ電圧に等しいツェナー電圧特性を有し、
    前記クランプ電圧切替回路は、前記第１のツェナーダイオードおよび前記第２のツェナーダイオードの直列回路に並列に接続された容量と抵抗または定電流素子との直列接続回路と、前記容量と前記抵抗または前記定電流素子との接続点の前記正方向の電圧変化を検出して前記第１のツェナーダイオードおよび前記第２のツェナーダイオードの他方の両端子を短絡するスイッチ素子とを有する、
    半導体装置。
  2. 前記第１のツェナーダイオードまたは前記第２のツェナーダイオードは、複数個のツェナーダイオードを直列接続して構成される、請求項１に記載の半導体装置。
  3. 入力端子と、出力端子と、接地端子と、前記出力端子に第１の主端子が接続され、前記接地端子に第２の主端子が接続され、前記入力端子に入力された信号によってゲート端子が駆動されるパワー半導体素子と、前記ゲート端子と前記第１の主端子との間に逆直列に接続されたツェナーダイオードおよびダイオードを有するアクティブクランプ回路とを備えた半導体装置において、
    前記出力端子の正方向の電圧変化が検出されていないときに前記アクティブクランプ回路の前記ツェナーダイオードによって決まるクランプ電圧を第１のクランプ電圧に設定し、前記正方向の電圧変化を検出したときには前記ツェナーダイオードによって決まる前記クランプ電圧を前記第１のクランプ電圧より低い第２のクランプ電圧に設定するクランプ電圧切替回路を備え、
    前記アクティブクランプ回路の前記ツェナーダイオードは、直列接続されて合計のツェナー電圧特性が前記第１のクランプ電圧に等しい第１のツェナーダイオードおよび第２のツェナーダイオードを有し、前記第１のツェナーダイオードおよび前記第２のツェナーダイオードの一方が前記第２のクランプ電圧に等しいツェナー電圧特性を有し、
    前記クランプ電圧切替回路は、前記パワー半導体素子の前記第１の主端子および前記第２の主端子に接続された容量と抵抗または定電流素子との直列接続回路と、前記容量と前記抵抗または前記定電流素子との接続点の前記正方向の電圧変化を検出して前記第１のツェナーダイオードおよび前記第２のツェナーダイオードの他方の両端子を短絡するスイッチ素子とを有する、
    半導体装置。
  4. 前記パワー半導体素子および前記クランプ電圧切替回路は、Ｎ型基板に形成されている、請求項１または３記載の半導体装置。
  5. 前記容量は、前記Ｎ型基板に形成されたダイオードのｐｎ接合容量で構成されている、請求項４記載の半導体装置。
  6. 前記容量は、前記Ｎ型基板に形成されたＭＯＳＦＥＴのゲート－ソース間容量とゲート－ドレイン間容量との合成容量で構成されている、請求項４記載の半導体装置。
  7. 前記抵抗は、前記Ｎ型基板の上面に形成されたポリシリコン抵抗によって構成されている、請求項４記載の半導体装置。
  8. 前記定電流素子は、前記Ｎ型基板に形成されたデプレッション型のＭＯＳＦＥＴのゲート端子とソース端子とを接続して構成されている、請求項４記載の半導体装置。
  9. 前記第１のクランプ電圧は、前記パワー半導体素子に逆並列に接続されたダイオードのブレークダウン電圧より低い値に設定された、請求項１記載の半導体装置。
JP2018051160A 2018-03-19 2018-03-19 半導体装置 Active JP7052452B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018051160A JP7052452B2 (ja) 2018-03-19 2018-03-19 半導体装置
CN201910062242.6A CN110289842B (zh) 2018-03-19 2019-01-23 半导体装置
US16/260,198 US10620650B2 (en) 2018-03-19 2019-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051160A JP7052452B2 (ja) 2018-03-19 2018-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2019165542A JP2019165542A (ja) 2019-09-26
JP7052452B2 true JP7052452B2 (ja) 2022-04-12

Family

ID=67904073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051160A Active JP7052452B2 (ja) 2018-03-19 2018-03-19 半導体装置

Country Status (3)

Country Link
US (1) US10620650B2 (ja)
JP (1) JP7052452B2 (ja)
CN (1) CN110289842B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110768649B (zh) * 2018-07-26 2023-03-24 台达电子工业股份有限公司 功率半导体开关的门极电路及门极驱动电路
JP7293736B2 (ja) * 2019-03-07 2023-06-20 富士電機株式会社 半導体集積回路
CN111464162B (zh) * 2020-04-28 2023-06-20 山特电子（深圳）有限公司 米勒钳位驱动电路
CN111722072B (zh) * 2020-05-14 2022-02-25 上海交通大学 高耐压的功率半导体器件导通压降在线测量电路及系统
CN113595541B (zh) * 2021-08-03 2024-06-18 珠海格力电器股份有限公司 开关管控制装置及开关管设备
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151989A (ja) 2000-11-14 2002-05-24 Toyota Industries Corp クランプ回路
JP2013146008A (ja) 2012-01-16 2013-07-25 Fuji Electric Co Ltd 駆動回路およびパワー集積回路装置
JP2013251671A (ja) 2012-05-31 2013-12-12 Renesas Electronics Corp 半導体装置
JP2016167693A (ja) 2015-03-09 2016-09-15 株式会社東芝 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3814958B2 (ja) * 1997-07-09 2006-08-30 日産自動車株式会社 半導体集積回路
JP3632385B2 (ja) * 1997-07-30 2005-03-23 株式会社デンソー 誘導性負荷の駆動回路
JP2001085618A (ja) * 1999-09-10 2001-03-30 Nissan Motor Co Ltd 半導体集積回路
JP4348961B2 (ja) 2003-02-12 2009-10-21 株式会社デンソー 誘導性負荷駆動用ｉｃ
JP4866672B2 (ja) 2006-07-27 2012-02-01 ルネサスエレクトロニクス株式会社 負荷駆動回路
JP5223402B2 (ja) 2008-03-19 2013-06-26 株式会社アドヴィックス 車両用電動モータ駆動制御装置
US8040647B2 (en) * 2008-11-11 2011-10-18 Infineon Technologies Austria Ag System and method for protection against loss of battery in reverse battery protected devices
JP6303410B2 (ja) * 2013-11-07 2018-04-04 富士電機株式会社 電力供給装置
JP6565244B2 (ja) 2015-03-20 2019-08-28 富士電機株式会社 イグナイタ用半導体装置、イグナイタシステム及び点火コイルユニット
JP6596948B2 (ja) * 2015-06-10 2019-10-30 富士電機株式会社 半導体装置
JP6122542B1 (ja) * 2016-12-01 2017-04-26 イサハヤ電子株式会社 アクティブクランプ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151989A (ja) 2000-11-14 2002-05-24 Toyota Industries Corp クランプ回路
JP2013146008A (ja) 2012-01-16 2013-07-25 Fuji Electric Co Ltd 駆動回路およびパワー集積回路装置
JP2013251671A (ja) 2012-05-31 2013-12-12 Renesas Electronics Corp 半導体装置
JP2016167693A (ja) 2015-03-09 2016-09-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US10620650B2 (en) 2020-04-14
CN110289842B (zh) 2024-06-07
CN110289842A (zh) 2019-09-27
US20190286181A1 (en) 2019-09-19
JP2019165542A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
JP7052452B2 (ja) 半導体装置
JP4432215B2 (ja) 半導体スイッチング素子のゲート駆動回路
JP6303410B2 (ja) 電力供給装置
US7830196B2 (en) Semiconductor device alleviating or preventing surge voltage
JP5383426B2 (ja) 異常検出時急速放電回路
JP3812353B2 (ja) 半導体電力変換装置
JP2007215389A (ja) パワー半導体素子とこれを用いた半導体回路
CN103368160B (zh) 箝位电路
JP3568823B2 (ja) 絶縁ゲート型半導体素子のゲート制御回路
EP3104527B1 (en) Semiconductor device
US8503146B1 (en) Gate driver with short-circuit protection
JP4971603B2 (ja) 電圧駆動型半導体スイッチング素子の駆動方法
JP5542719B2 (ja) 電力用半導体素子の駆動保護回路
JP7002431B2 (ja) 半導体装置
JPH11205112A (ja) 高耐圧パワー集積回路
JP6122542B1 (ja) アクティブクランプ回路
WO2005027326A1 (ja) スイッチング素子保護回路
WO2019235144A1 (ja) 駆動回路
JP4858253B2 (ja) トランジスタの駆動回路
US8189309B2 (en) Clamp for controlling current discharge
US20120256493A1 (en) Switching device and switching module
JP2002135973A (ja) 過電圧保護回路
CN109075781B (zh) 电力用半导体元件的驱动电路以及电动机驱动装置
JP2870558B2 (ja) 自動車用パワー集積回路
US11606090B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150