JP2726433B2 - 半導体素子駆動用回路配置 - Google Patents

半導体素子駆動用回路配置

Info

Publication number
JP2726433B2
JP2726433B2 JP63138569A JP13856988A JP2726433B2 JP 2726433 B2 JP2726433 B2 JP 2726433B2 JP 63138569 A JP63138569 A JP 63138569A JP 13856988 A JP13856988 A JP 13856988A JP 2726433 B2 JP2726433 B2 JP 2726433B2
Authority
JP
Japan
Prior art keywords
circuit
circuit arrangement
semiconductor
driving
control electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63138569A
Other languages
English (en)
Other versions
JPS648718A (en
Inventor
フィリップ・ハーヴェイ・バード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS648718A publication Critical patent/JPS648718A/ja
Application granted granted Critical
Publication of JP2726433B2 publication Critical patent/JP2726433B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、半導体素子の導通の所望の状態を規定す
る制御信号に応じて半導体素子の制御電極に適切な信号
を印加する駆動手段と、電力供給電圧が予定の閾値を越
えるどうかを検出する手段と、その供給電圧がその閾値
を越えるのを閾値検出手段が検出するとき、電力供給源
の第１の端子に制御電極を接続することにより半導体素
子を導通させる手段と、を具えた電力供給源にわたり負
荷と直列に接続された半導体素子を駆動するための回路
配置に関するものである。
かかる回路配置は電気電力回路で出力トランジスタ、
サイリスタ、トライアックなどの駆動用の応用分野に数
多く要求されている。特殊な例として、半導体素子とそ
の関連回路配置はランプまたは電気モータ制御用電子ス
イッチとして作用してもよい。
特に誘導性要素が車両のような系の一部を形成する応
用分野では、電圧供給源は高電圧トランジェントや“ス
パイク”を受け易く、これは普通の電子−機械的スイッ
チよりより容易に半導体スイッチを損傷する。過剰な電
圧は半導体素子内の接合をブレークダウンさせ多分それ
は永久的な破壊であろう。
英国特許第1534206号明細書にははかかる回路配置が
開示されており、供給電圧が閾値を越えるとき別の所望
の状態に関係なく半導体素子を導通させてこの問題を軽
減するのを目的としている。
公知の回路配置は半導体素子、トランジスタが遮断
（非導通）時のトランジェントよりより損傷を受け易い
ということがあり、それはその時のその主電流を伝える
端子にわたり供給源やトランジェントの全電圧がかかる
ためである。遮断された半導体素子を通ってブレークダ
ウン電流を流す高電圧トランジェントの間、この大きな
電圧効果は大量のエネルギーが半導体内で消費され、熱
により損傷をひきおこすことを意味する。反対に、半導
体素子がオン（導通）にある時供給電圧（とそれ故その
供給電圧に重畳されるトランジェントも含む）は制御さ
れる負荷をよぎって主に印加され、それはその通常の動
作の一部としてのトランジェントに抗するよう構成され
る。過剰の高電圧の期間に半導体素子を導通させること
により、その素子の別の所望の状態が“オフ”状態にあ
る時でさえ、負荷は過剰電圧の少なくともいくらかを電
圧降下させる。これは損傷をさけるため半導体素子内で
発生する熱を削減する。有効な保護を提供するため、閾
値検出手段が通常の駆動回路とは独立に作用し、制御電
極を供給源の第１の端子にできるだけ最短時間で可能な
限り直接的に接続させるべきであるということは既知で
ある。
半導体素子が制御信号に対応して速やかに遮断せねば
ならぬことを要求されると公知の回路配置では問題がお
こる。速い遮断に到達するには、導通の所望の状態が
“オフ”（非導通）時、電力供給源の第２の端子に制御
電極を接続する能動性手段手段を制御電極に信号を印加
する前記駆動手段が具えていてもよい。このことは大き
な電力素子の制御電極と必然的に関連している大きな容
量を速やかに放電させるのに有効である。例えば、電力
用金属−酸化物−半導体型電界効果トランジスタ（MOS
FET）電力素子の大きさと型により数十または数百ピ
コフアラッド（pF）ものゲート容量を有してる。
しかしながら上述の直接作用する公知の保護回路の前
記能動性遮断手段との組合わせは、その遮断手段がスパ
イクの発生中高電流で損傷し易いという問題を生じ、そ
の理由はその保護回路が全トランジェント電圧を遮断手
段（例えば導電性プル・ダウントランジスタ）に印加す
るように作用するからである。１つの解決はその遮断手
段にトランジェント電流が安全なレベルに制限されるよ
うな十分に高い抵抗を持たせることである。この解決を
採用した公知の回路はジーメンス（Siemens）のBTS 41
2高性能電力スイッチ集積回路でこれは1986年I.E.E.E.I
ndustrial Applications Society Annual Meeting,pp.4
29−433にJ.TihanyiとM.Glogolja著で記載されている。
特に430頁第２図示抵抗RGに着目されたい。しかしなが
ら、要求される高い抵抗は遮断回路をしてこの回路によ
り駆動される半導体素子の速い遮断への到達に逆効果を
与える。
本発明の目的は、半導体素子の速い遮断が到達され、
しかも高電圧トランジェントに起因する損傷の可能性を
最低にする冒頭にのべた回路配置の提供を可能にするこ
とである。
すなわち本発明は、半導体素子の導通の所望の状態を
規定する制御信号に応じて半導体素子の制御電極に適切
な信号を印加する駆動手段と、電力供給電圧が予定の閾
値を越えるかどうかを検出する手段と、その供給電圧が
その閾値を越えるのを閾値検出手段が検出するとき、電
力供給源の第１の端子に制御電極を接続することにより
半導体素子を導通させる手段と、を具えた電力供給源に
わたり負荷と直列に接続された半導体素子を駆動するた
めの回路配置において、半導体素子の制御電極に信号を
印加する前記駆動手段が、能動性遮断トランジスタと、
半導体素子の導通の所望の状態を規定する制御信号に応
じてその遮断トランジスタを駆動する手段とを具え、半
導体素子の導通の所望の状態が“オフ”非導通のとき、
半導体素子の制御電極を電力供給源の第２の端子に接続
するため、その制御電極とその第２の端子間を連結する
主電流通路を前記遮断トランジスタが有するとともに、
供給電圧が閾値を越えるとき第２の端子から制御電極を
はずすよう、前記駆動手段を介する前記遮断トランジス
タを無能にする手段を具えることを特徴とする半導体素
子駆動用回路配置を提供する。スパイクの間に前記駆動
手段を介する前記遮断トランジスタを無能にすることに
より、遮断トランジスタへの損傷はその動作を著しくそ
こなうことなく排除される。
制御電極の供給源の第１の端子に接続する手段は制御
電極に適切な信号を印加する駆動手段を無効にするよう
その電極に直接的に作用するよう配置されてもよいし、
遮断手段を無能にする手段は制御電極に適切な信号を印
加する手段を介して間接的に作用するよう配置されても
よい。かかる配置は同じ瞬時に遮断手段を無能にするこ
となく公知の直接的に作用する保護回路の速い応答を保
持することもできる。遮断手段は続いて通常の制御回路
によって無能にされ、このことは遮断手段のなかでのト
ランジェントな熱消費を安全なレベルに制限するようス
パイク開始後直ちにおこなわれる。
電力供給電圧が閾値を越えたかどうかを検出する手段
と半導体素子を導通させる手段とは、制御電極と電圧供
給源の第１の端子間接続用に配置されるブレークダウン
回路を有していてよく、そのブレークダウン回路は導通
の所望の状態が“オフ”（非導通）の時逆バイアスされ
るよう直列に接続される１つまたはそれ以上の半導体ブ
レークダウンダイオードを具えている。このことは提供
される本発明の簡単なそして速い動作の実施例を可能と
する。半導体ブレークダウンダイオードはゼナーまたは
アバランシェ型であってよい。
ブレークダウン回路はさらにブレークダウンダイオー
ドと直列に接続されるがブレークダウンダイオードを通
過する正方向の導通を阻止するよう反対極性に接続され
る半導体ダイオードを具えていてよい。かかる形態は、
もし動作のあるモードで、例えば”オン”状態の間、ブ
レークダウン回路がさもなければ導通にバイアスされ回
路配置の動作を妨げる時は望ましい。例えば阻止ダイオ
ードがないと、制御出力は第１の供給源端子をほぼ越え
た電圧まで容易に上昇させることができない。
遮断手段を無能にする手段は別の閾値検出手段の出力
で制御信号をゲートする論理回路を具えていてもよい。
このことは基本的駆動回路に比較的簡単な変形で所望の
保護回路を提供することを可能とする。別の閾値検出手
段は第１に述べた閾値検出手段と組合わされてもよいし
別個でもよい。
論理回路の動作に含まれる伝播遅延のために、直接作
用する簡単なブレークダウン回路はそれでもトランジェ
ントにすぐ応答できる利点を有するが、上述の変形が附
加されると、遮断手段は論理信号が論理ならびに駆動回
路を介して伝播する間ごく短い間のみ高い電流が流れ
る。この変形の別の利点は閾値検出回路の出力がその時
またその回路を例えばプル・アップ（Pull−up）トラン
ジスタにより第１の供給端子への制御出力に接続させる
だろう。このことは簡単なブレークダウン回路よりより
効果的に制御出力に接続された電力半導体素子を導通さ
せることができるが、ただし速い動作がプル・アップト
ランジスタにわたる電圧降下と比較して大きなブレーク
ダウン電圧以下では導通しない。
別の閾値検出手段は電力供給源にわたって接続された
電位分割回路を具えていてもよいし、その分割器の１つ
のアームは閾値を規定するため１つまたはそれ以上の半
導体ブレークダウン素子を有している。かかる電位分割
回路は１つまたはそれ以上の逆方向バイアスさせたゼナ
ーまたはアバランシェダイアードと直列の抵抗素子を具
えていてもよい。もし回路配置がMOSトランジスタを使
用して構成されるなら、抵抗はMOS抵抗素子として用意
されてもよいし、閾値検出手段をして回路配置ののこり
の部分とともに集積化するのに適するようにする。
制御電極に信号を印加する手段は有用な供給源電圧の
およぶ範囲外の電圧でその電極に信号を印加するための
電圧源を有していてもよい。駆動される半導体素子がコ
モンドレーン／またはコモンコレクタの形態で接続され
るMOSまたはバイポーラトランジスタの時は電圧源が必
要とされ、それはその時にはゲートまたはベース電圧が
その素子を完全に導通させるために供給電圧以上に持ち
上げられねばならないからである。
電圧源は電荷ポンプ（pump）回路を具えていてもよ
い。電荷ポンプは容易に低電流電圧源を集積化し、例え
ば回路配置がコモンドレイン接続のMOSFETのゲートを駆
動するのに使用されるときは特に有用である。この回路
配置は外部回路に閾値が越されたことを通知するための
出力信号を発生する手段を具えていてもよい。
この発明はさらに半導体出力素子を本発明に係わる回
路配置とを具え、その回路配置が出力素子の制御電極と
接続された電子回路を提供する。出力素子は例えばDMOS
電力トランジスタでもよい。回路配置の少なくとも一部
は出力素子と同じ半導体上に集積化されてもよい。
本発明はまたさらに車両用または同じ応用分野に適切
な高性能電力スイッチを提供する。この場合高性能電力
スイッチは高電圧トランジェントに対して作りつけの保
護回路を有する半導体電力スイッチ回路となる。
以下添付図面を参照し実施例により本発明を詳細に説
明する。添付図面は１図のみで本発明に拘わる回路配置
の実施例を含む回路の回路線図である。
同図はｎ−チャンネル、金属−酸化物−半導体電力ト
ランジスタ、すなわち、電力MOST1を駆動するこの発明
に係わる回路配置10を示している。MOS1は第１の供給端
子３に接続されるドレイン電極２と、制御されるべき負
荷５の一方の端子に接続されるソース電極４を有してい
る。負荷５の他の端子は第２の供給端子６に接続され
る。端子３は、例えば、車両用バッテリーの正電極に接
続されてもよいし、端子６は車のシャーシまたは接地に
接続されてもよい。MOST1はまた技術的には公知である
電流感知回路（図示されず）に８で接続のために別のの
ソース電極７を有している。
MOST1のゲート９は端子11を介し回路配置10の制御出
力に接続される。回路装置10はまた端子12に接続される
制御入力を有し、端子14と18を介して供給端子６（0V）
と３（VBATT）それぞれに接続される。回路配置10はま
た低電圧供給端子19を介して使用される調整器により５
から12Vの電圧である電圧調整器（図示されず）の出力
に接続される。
第１のブレークダウン回路29は端子18（VBATT）に接
続される第１の端と制御出力端子11、そこでMOST1のゲ
ート９に接続される第２の端とを有している。第１のブ
レークダウン回路29はダイオードの直列チェーンを具
え、それはブロッキングダイオードD13ではじまりその
ダイオードのアノードは端子18（VBATT）へ第１の端で
接続される。４つのブレークダウンダイオード29a−29d
はD13のカソードと出力端子11との間で直列に接続され
る。ブレークダウンダイオード29a−29dはダイオードD1
3と反対の向きに接続され、ダイオード29aのカソードは
D13のカソードに接続され、ダイオード29dのアノードは
端子11に接続されている。
動作に際し信号は後に記述される手段により端子11で
発生され、MOST1が“オン”（端子11が高い電圧）であ
るか“オフ”（端子11が低い電圧）であるべきかを規定
するようMOST1のゲート９に印加される。通常の動作で
は、ブレークダウン回路はD13かダイオード29a−29dが
逆方向にバイアスされるだろうから実質的に開路であ
る。しかしながら、第１のブレークダウン回路29は直列
に接続されるダイオードの数と各ダイオードのブレーク
ダウン電圧に依存する電圧で勿論ブレークダウンするだ
ろう。図示の４つのダイオードで、ダイオード29a−29d
の各々が約12Vのブレークダウン電圧を有するならVBATT
の検出閾値は約50Vであろう。
電圧VBATTが第１のブレークダウン回路29のブレーク
ダウン電圧により規定される閾値以上の時は、通常は逆
方向にバイアスされ“オフ”状態にあるダイオード29a
−29dはブレークダウンし制御出力端子11と供給源VBATT
との間は正方向にバイアスされたダイオードD13を介し
て低抵抗通路を形成する。これはMOST1を高い電圧トラ
ンジェント（transient）期間導通させる効果を有し、
ほとんど瞬時の応答で、MOST1のゲートに普通印加され
る信号を無効にする。回路29はそれがMOST1のゲート９
における電圧をVBATTより約50V以上低くならないよう制
限する範囲でのみ導通するのは注目すべきことである。
MOST1はそれ故その電圧までの電圧でのトランジェント
電流に由来する電力消費に耐え得ねばならないが、この
実施例では後に説明されるようにスパイクの検出に引続
く直後の期間のみこのことが成立つ。ダイオードD13は
端子11の電圧がVBATT以上に上昇する時、そうでなけれ
ば“オン”状態になったダイオード29a−29dを介する正
方向導通を阻止するために設けられる。回路配置10はさ
らに閾値検出回路20、論理回路22と電荷ポンプ（pump）
回路24を有している。閾値検出回路20は直列に接続され
る４つのブレークダウンダイオード30a−30dを具え、ダ
イオード30aのカソードが供給端子18（VBATT）に接続さ
れる第２のブレークダウン回路30を具えている。ダイオ
ード30dのアノードは抵抗素子RD8の一端に接続され、RD
8の他端は別の抵抗素子RD9を介して供給端子14（0V）に
接続される。別のブレークダウンダイオードD7はRD9と
並列に接続され、そのアノードが供給端子14に接続さ
れ、カソードはRD9とRD8の接合点112に接続される。抵
抗素子RD8とRD9の接合点112は回路20の出力32を形成し
論理信号HVをキャリー（carry）する。端子33（図示さ
れず）が、外部回路への信号HVの指示の提供が必要なら
出力（HV）に接続されてもよい。
通常の動作では、逆方向にバイアスされたダイオード
30a−30dにかかる電圧がブレークダウンをひきおこすの
に十分でないため出力32は低く保たれる。かくて出力32
は通常動作を示す信号HV＝０をキャリーする。しかしも
し過剰に高い電圧トランジェントが供給端子14と18間に
発生すると、ダイオード30a−30dはブレークダウンして
導通し、出力32はダイオード30a−30dの低いブレークダ
ウン抵抗の故に高くなる。かくて高電圧トランジェント
または電圧供給での“スパイク”の間、信号HV＝１が出
力32に供給される。ダイオードD7はスパイク中に回路22
の入力トランジスタを傷めないよう論理回路22に入力に
印加される電圧を制限するよう働く。
信号HV＝１により指示されるVBATTの閾値を規定する
第２のブレークダウン回路30のブレークダウン電圧は、
前に記載した第１のブレークダウン回路29の場合と丁度
同じように直列チェーン30a−30dでのダイオードの数と
各ダイオードのブレークダウン電圧により決定される。
もし別のブレークダウンダイオードD7が約12Vのブレー
クダウン電圧を有し、端子14と19間低電圧供給電圧が12
VであるようVLOWが調整される時は、ダイオードD7は低
電圧供給源のほぼ範囲内になるよう低電圧論理回路22へ
の入力を制限するだろう。
論理回路22は４つのトランジスタT57−T60をを具えた
２つの入力CMOS NORゲート118と２つのトランジスタT6
1とT62を具え１つの出力124を有するCMOSインバータ120
からなっている。これらのCMOS回路は低電圧供給端子14
と19に接続される。NORゲート118の１入力は制御入力端
子12に接続されNORゲート118の他の入力は閾値検出回路
20の出力32に接続される。NORゲート118の出力122はイ
ンバータ120の入力に接続される。
動作に際し、信号ONはMOST1の所望の状態を規定する
べく制御入力端子12に印加される。信号HVとONの論理的
ORの組は出力124に出力され、一方相補性信号、NORの組
は122に出力される。出力122と124はともに論理回路22
の出力を形成する。
電荷ポンプ回路24は２つの高電圧ｎ−チャンネルトラ
ンジスタT63とT65を有している。T63とT65のソースは供
給端子14（0V）に接続され、それらのゲートはともに回
路24のゲート入力を形成する相補性入力の対を形成す
る。T63のゲートは論理回路22の出力124に接続され、一
方T65のゲートはライン131を介して論理回路22の相補性
（NOR）出力122に接続される。他の高電圧ｎ−チャンネ
ルトランジスタT67はライン131に接続されるゲートを有
し、トランジスタT65とT67のソースは供給端子14（0V）
に接続される。
発振器回路（図示されず）により駆動される別の入力
端子36（CP）は２つのコンデンサC1,C2の各１つの板に
接続される。コンデンサC1の他の板はダイオードD8のカ
ソードとまたT65のドレインへ126で接続される。ダイオ
ーD8のアノードは高電圧ｐ−チャンネルトランジスタT6
4のドレインに接続され、T64のソースは供給端子18（V
BATT）に接続される。コンデンサC2の他の板はダイオー
ドD10のカソードに128で接続され、D10のアノードは供
給端子18（VBATT）に接続される。
ｎ−チャンネルトランジスタT63のドレインは抵抗素
子RD10の一端に接続され、それはRD10と他の抵抗素子RD
11とを具える電位分割器の入力を形成する。RD10とRD11
間接合点は電位分解器の出力、ライン130に接続され、
一方RD11の他端は端子18（VBATT）に接続される。ライ
ン130はまたトランジスタT64のゲートに接続され、一方
ブレークダウンダイオードD9はRD11と並列にそのカソー
ドは端子18（VBATT）にそのアノードはライン130に接続
される。
トランジスタT67のドレインは制御出力端子11を介し
て電力MOST1のゲート９で接続される。別の高電圧ｎ−
チャンネルトランジスタT66は126でコンデンサC1に接続
されるそのゲート、端子11を介して電力MOST1のゲート
９に接続されるそのソースとを有している。トランジス
タT66は電力MOST1のソース４に接続される分離バックゲ
ート電極132を有している。ブレークダウンダイオードD
11はトランジスタT66のゲートとソース間に接続され、D
11のアノードはT66のソースに接続され、一方他のブレ
ークダウンダイオードD12は電力MOST1のゲート９とソー
ス４間に同様に接続される。
動作に際し、124の信号と122のその相補性信号は電力
MOST1の状態が“オン”（導通）か“オフ”（非導通）
かを決定する。“オン”状態では、ON＝１の時、端子14
と19における低電圧供給源を基準すれば124でのOR信号
は高く122でのNOR信号は低い。かくて、T63は導通しT65
とT67は導通しない。電位分割器RD10/RD11は高電圧トラ
ンジスタT64を制御するために130で信号を有効にするレ
ベルシフト回路として動作し、それで“オン”状態でT6
4がD8のアノードにVBATTを印加するよう導通する。ブレ
ークダウンD9は高い供給電圧時にT64の損傷を避けるた
めT64に印加されるゲート−ソース電圧を制限するよう
動作する。同時にリング発振器のような発振器（図示さ
れず）に接続される端子36（CP）は発振器の出力により
決定される２つの電圧間で高い周波数で振動する。例え
ばCPは最大にふれを利用するため供給電圧VBATTと0V間
でほぼ振動してもよいが、より小さい信号が望まれるな
ら、CPは例えばVBATTとある中間電圧の間で振動しても
よい。CP用電圧の選択は電力MOST1のゲート９にそのト
ランジスタを確実に導通させるために要求される特定の
電圧に依存する。
振動がCP（36）で低い電圧例えば0Vの時はC1とC2はそ
れぞれのダイオードD8,D10を介してそれらがほぼ供給電
圧からそれらと直列に接続された素子による電圧降下分
をひいた電圧になるまで充電する。CPが高く、VBATTに
なるとC1のC2はダイオードD8とD10を介して放電でき
ず、D8とD10は126と128での電圧がほぼVBATTのレベルま
で上昇すると逆方向バイアスになる。C1の電荷はその際
トランジスタT66のゲート容量に分配され、T66は導通
し、さらにC2の電荷はT66と出力端子11を介して流れ電
力MOST1のゲート容量に分配される。この手順は入力CP
の各循環で繰り返えされ、発振のある回数後、電力MOST
1のゲート９がVBATT以上数Ｖの電圧VGに保持され、それ
によって電力MOST1が確実に導通するにいたる。VGの究
極の値はほぼ次の式で与えられる： VG＝VBATT＋ΔVCP−VBE−VTH ここでΔVCPは信号CPの発振の最高最低振幅、VBEはダ
イオードD10の正方向電圧降下を表わし、VTHは導通した
ときのトランジスタT66の電圧降下である。集積化の便
宜さからまたは他の理由から、ダイオードD10がブレー
クダウンダイオードとして構成されるならば、到達可能
なVGの値がそのダイオードのブレークダウン電圧によっ
て制限されるのは注目されるべきことである。ゲート９
はCPが低い電圧の間再び放電はされない、それはその時
T66が遮断されそれでT66が同期整流器として動作するか
らである。
コンデンサC1とC2の値と信号CPの発振の周波数を適切
に選択することで負荷の導通する割合が制御できる。フ
ィラメントランプのような負荷をゆっくりと付勢して、
フィラメントが冷の時多大の“流入”電流を避けるのは
望ましい。かかる多大の“流入”電流は例えば負荷への
接続のため電力半導体に接着された細いワイヤに多大の
損傷を与える。
T66のソースそれ自身または0Vよりはむしろ電力MOST1
のソース４にトランジスタT66のバック−ゲート領域を
接続するのは、回路配置10と電力MOST1が集積回路を具
える時には好都合であり、それはT66のような低電力素
子が形成される半導体基板はまた電力MOST1のドレーン
領域であるだろうからである。これは、例えば、MOST1
が垂直電力MOSFETの場合で、もしトランジスタT66が電
力MOST1から分離されることなく集積化されるならその
時はT66が形成されるｎ型基板はVBATTに接続される。も
しT66のバック−ゲート132を形成するｐ型領域が通常の
方法でT66のソースに短絡されると、T66のソース、それ
故電力MOST1のゲート９は要求どおりVBATT以上には上昇
し得ないだろう、それはバックゲート132と基板間ｐ−
ｎ接合がその時正方向にバイアスされるからである。こ
の問題を避けるためバックゲート132は0Vのようなある
固定した基準電圧に結ぶことができるが、どのような電
圧が選択されても動作時にT66に或る段階または他の段
階で過度の逆方向−バイアスを印加することになり、そ
れで回路の効率はそこなわれるだろうし、T66はブレー
クダウンなしにかかる高い逆方向−バイアスに耐え得る
構成とされる必要が生じるだろう。
図示のようにバックゲート132の接続は到達される簡
単な集積化にすることができるし、T66は常に印加され
る小さな逆方向−バイアス電圧を有し、それはMOST1が
導通する時は、MOST1のソース４はそのゲート９によっ
てほぼVBATTまで上昇するからである。T66のバック−ゲ
ート132を出力素子のソースに接続することにより得ら
れる他の利点は、上述のｐ−ｎ接合がその時にはダイオ
ードD12のように動作するように接続され、それでD12は
別に設けられる必要はない。ダイオードD12はツェナー
またはアバランシェブレータダウンダイオードでMOST1
に印加されるゲート−ソース間電圧を制限するように働
く。ブレークダウンダイオードD11はT66に対して同様な
機能を果す。これらのダイオードのブレークダウン電圧
は選択の対象となるが、回路が集積回路として構成され
るときは、集積化ダイオードは12Vから14Vのブレークダ
ウン電圧を有するMOSトランジスタとして同時に都合よ
く形成される。ダイオードD8とD10はブレークダウンダ
イオードとして動作する必要はないが、この実施例では
製造の都合上図示のごとくブレークダウンダイオードで
他のダイオードと同じである。
“オフ”状態において、入力端子12が低電圧になると
（ON＝0,その瞬時はHV＝０とする）、T63とT64は遮断に
なる。発振器（図示されず）は信号ON＝０に応答し、発
振する信号は入力36（CP）には印加されない。かくてダ
イオードD8はVBATTからの接続をたたれトランジスタT65
とT67はライン131を介して論理回路22の出力122によっ
て導通される。かくてT66のゲートは0Vに引きこまれ、T
66は遮断となり、電力MOST1のゲート９の供給源からの
接続をたち、それでMOST1を遮断とし、負荷５を非付勢
化する。大面積電力MOST1のゲート容量が大きくしかも
速い遮断のため積極的な引下げが要求されるためトラン
ジスタT67が備えられる。特に速い遮断が要求される時
は、トランジスタT67は他のトランジスタよりより大き
なチャンネル断面、すなわち特に低いオン抵抗を有して
構成される。
端子11を供給端子18（VBATT）に接続するスパイク時
には第１のブレークダウン回路29が直接そして独立に作
用するから、遮断トランジスタ（turn−off transisto
r）T67は第２のブレークダウン回路30の引続く動作がな
いとしたら大きなトランジェント電流で損傷を受け易
い。この問題を削減すべく採用される別の解決法はオン
抵抗のより高い遮断トランジスタを構成することで、そ
うすればトランジェント電流は制限される。不幸にし
て、この高いオン抵抗は通常の動作にある遮断トランジ
スタの動きを劣化させ、本質的に良好な動きをする場合
には許容し得る妥協値ではない。
図示の回路では、スパイクが発生すると、第２のブレ
ークダウン回路30がブレークダウンし（ほぼ第１のブレ
ークダウン回路29と同時に）、信号HV＝１が閾値検出回
路20の出力32に現われる。この信号HV＝１は信号NO＝０
を無効にすることができ、それは電荷ポンプ（pump）回
路24を活性化する論理組合わせON＋NVであるからであ
る。しかしながら、例えばもし発振器が動作開始に必要
な時間がスパイクに直ちに応答するのに有益であるには
長すぎる場合は、信号HV＝１は必ずしも発振器（図示せ
ず）を活性化する必要はない。
もしVBATTが予定の閾値を越え“オフ”状態の間、ON
＝０の時、その出力32で信号HV＝１を発生するのを回路
20が検出するなら、論理回路22のOR出力124は“０“か
ら“1"に変化しT63は導通し、それで過剰電圧の間T64を
導通させる。入力36に発振が印加されない時は、電荷ポ
ンプ回路24は電力MOST1のゲート９をVBATT以上の電圧間
で駆動できないけれど、トランジスタT66は少なくともV
BATTの数Ｖ以内にゲート９をダイオードD10を介して引
きこむようT64により十分に導通される。勿論同時に論
理回路22のNOR出力122は“1"から“0"に変化し、ライン
131を介してトランジスタT65とT67を遮断し、0Vとトラ
ンジスタT66およびMOST1それぞれのゲート間の接続をた
つ。
回路22と24を介在する伝播遅延があり、それで回路30
のブレークダウンからトランジスタT64とT66の導通およ
びプル・ダウントランジスタT65とT67の遮断までにμse
cまたはその程度の短い遅延が使用される集積化技術に
依存してあってもよい。この理由で、第１のブレークダ
ウン回路29はそのμsecの遅延の間高い電圧トランジェ
ントによる直接の損傷からMOST1を守るためになお必要
とされるが、信号HV＝１に応じる引続く動作には２つの
重要な利点がある。
第１には、遮断トランジスタ（turn−off transisto
r）T67は上述の伝播遅延周期の間にのみトランジェント
電流を受ける。かくて、トランジスタT67はトランジェ
ント電流の全期間耐え得るに必要な高いオン抵抗で構成
される必要はなく、その働きはその結果それ程劣化させ
られることはない。回路20を提供する第２の利点はトラ
ンジスタT64とT66の導通によってスパイクの後の部分
で、MOST1の保護がそれ自身でまた改善される。ダイオ
ードD10を介するトランジスタT64とT66にわたる電圧降
下のほんの数Ｖであろうし、一方トランジェントの間回
路29にわたる電圧降下はブレークダウン電圧、すなわち
この例では50V以下にはなり得ないことが思いおこされ
るだろう。かくて短い遅延後、MOST1はスパイクの残り
の部分でより確実に導通し、電力消費（すなわち発生す
る熱）は従って削減される。
前節に述べたごとく電力MOSFETを駆動し同時に（V
BATTそれ自身が正である）供給源での正方向に向かうス
パイクに対して電力MOSFETを保護するのにその回路配置
が使用される場合は、電力MOSFETはまた負方向に向かう
スパイクに対して全く供給源の不注意な逆極性接続にも
保護されるというのは注目すべきことである。逆方向供
給源状態ではｎ−チャンネルMOSFETのドレイン領域と基
板領域間pn接合は正方向にバイアスされ、負電圧が丁度
正方向に向うスパイクの場合のごとく負荷に全部かかる
から、この保護が電力MOSFET、例えば図示のMOST1につ
いて生じる。このｐ−ｎ接合は誘導負荷と駆動するとき
フライホイールダイドーオ（fly wheel diode）として
また有効に使用されてもよい。逆方向極性の供給源に対
するかかる固有の免疫性はMOSFET構造の特徴で、いわば
バイポーラ電力素子にはかかる免疫性は先天的には存在
しないのは明らかであろう。
これまでのべてきた開示から、種々の変形が当業者に
とり可能である。かかる変形は電力半導体素子や関連回
路やその構成部品の設計や使用ですでに公知であり、こ
こにすでに述べてきた特徴の代りとかその特徴に不可的
な他の特徴を含んでいてもよい。特許請求の範囲では特
徴の特別な組合せについては他の出願ですでに明確にの
べられてきているが、この出願の開示の範囲はここに明
白にまたは暗黙裡に新規な特徴または特徴の新規な組合
わせかまたは当業者に明白な特徴の１つまたはそれ以上
を含む上位概念を含んでいると理解すべきであり、それ
らは特許請求の範囲で現在請求している発明に関連して
いようがいまいが、現出願またはこれから導出されるな
にか別の出願の継続の間にかかる特徴および／またはか
かる特徴の組合わせについて現在明確にのべられている
のと同じ技術的課題の１部または前部を解決しようがし
まいがそれは問われない。
【図面の簡単な説明】
添付図面は本発明に係わる回路配置の実施例を含む回路
の回路線図を示す。 １……MOST、２……ドレーン電極 ３……第１の供給端子、４……ソース電極 ５……負荷、６……第２の供給端子 ７……別のソース電極、８……電流感知回路への端子 ９……MOSTのゲート、10……回路配置 11,12,14,18,19……端子 20……閾値検出回路、22……論理回路 24……電荷ポンプ回路、29……第１のブレークダウン回
路 30……第２のブレークダウン回路 118……CMOS NORゲート 120……CMOSインバータ

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子（１）の導通の所望の状態を規
    定する制御信号（12へのオン）に応じて半導体素子の制
    御電極（９）に適切な信号を印加する駆動手段（22,2
    4）と、電力供給電圧が予定の閾値を越えるかどうかを
    検出する手段（29）と、その供給電圧がその閾値を越え
    るのを閾値検出手段（29）が検出するとき、電力供給源
    の第１の端子（３）に制御電極（９）を接続することに
    より半導体素子を導通させる手段（29）と、を具えた電
    力供給源にわたり（3,6）負荷（５）と直列に接続され
    た半導体素子を駆動するための回路配置において、 半導体素子の制御電極に信号を印加する前記駆動手段
    （22,24）が、能動性遮断トランジスタ（T67）と、半導
    体素子の導通の所望の状態を規定する制御信号（12への
    オン）に応じてその遮断トランジスタ（T67）を駆動す
    る手段（118,122,131）とを具え、半導体素子の導通の
    所望の状態が“オフ”非導通のとき、半導体素子の制御
    電極（９）を電力供給源の第２の端子（６）に接続する
    ため、その制御電極（９）とその第２の端子（６）間を
    連結する主電流通路を前記遮断トランジスタ（T67）が
    有するとともに、供給電圧が閾値を越えるとき第２の端
    子（６）から制御電極（９）をはずすよう、前記駆動手
    段（22,24）を介する前記遮断トランジスタ（T67）を無
    能にする手段（20,30,118,112,131）を具えることを特
    徴とする半導体素子駆動用回路装置。
  2. 【請求項２】請求項１記載の回路配置において、電力供
    給源の第１の端子に制御電極を接続する手段が、制御電
    極へ適切な信号を印加する駆動手段を無効にするため、
    その電極に直接的に作用するよう配置され、一方遮断手
    段を無能にする手段が、制御電極に適切な信号を印加す
    る駆動手段を介して間接的に作用するよう配置された半
    導体素子駆動用回路配置。
  3. 【請求項３】請求項２記載の回路配置において、電力供
    給電圧が閾値を越えるかどうかを検出する手段と半導体
    素子を導通させる手段が、制御電極と電圧供給源の第１
    の端子間接続用に配置されたブレークダウン回路を有
    し、導通の所望の状態が“オフ”非導通にある時逆方向
    にバイアスされるよう直列に接続された１つまたはそれ
    以上の半導体ブレークダウンダイオードを具えた半導体
    素子駆動用回路配置。
  4. 【請求項４】請求項３記載の回路配置において、ブレー
    クダウン回路がブレークダウンダイオードと直列に接続
    されるがブレークダウンダイオードを介する正方向の導
    通を阻止するよう逆極性で接続される半導体ダイオード
    をさらに具えた半導体素子駆動用回路配置。
  5. 【請求項５】請求項１から４いずれかに記載の回路配置
    において、遮断手段の無能にする手段が制御信号を別の
    閾値検出手段でゲートするための論力回路を具えた半導
    体素子駆動用回路配置。
  6. 【請求項６】請求項５記載の回路配置において、別の閾
    値検出手段が電力供給源にわたって接続された電位分割
    回路を具え、その分割器の１つのアームは閾値を規定す
    るための１つまたはそれ以上の半導体ブレークダウン素
    子を有している半導体素子駆動用回路配置。
  7. 【請求項７】請求項１から６いずれかに記載の回路配置
    において、制御電極に信号を印加する手段が有用な供給
    電圧の及ぶ範囲外の電圧でその電極に信号を印加するた
    めの電圧源を有する半導体素子駆動用回路配置。
  8. 【請求項８】請求項１から７いずれかに記載の回路配置
    が、外部回路に閾値が越されたことを通知するための出
    力信号を発生する手段を具えた半導体素子駆動用回路配
    置。
  9. 【請求項９】請求項１から８いずれかに記載の回路配置
    において、回路配置の少なくとも一部が集積回路を具え
    た半導体素子駆動用回路配置。
  10. 【請求項１０】半導体出力素子とその出力素子の制御電
    極に接続される請求項１から９いずれかに記載の回路配
    置とを具えた電子回路において、回路配置の少なくとも
    一部が半導体出力素子と同じ基板の上に集積化されるこ
    とを特徴とする電子回路。
  11. 【請求項１１】請求項10記載の電子回路を具えたことを
    特徴とする車両用に適切な高性能電力スイッチ。
JP63138569A 1987-06-08 1988-06-07 半導体素子駆動用回路配置 Expired - Lifetime JP2726433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB878713384A GB8713384D0 (en) 1987-06-08 1987-06-08 Driving semiconductor device
GB8713384 1987-06-08

Publications (2)

Publication Number Publication Date
JPS648718A JPS648718A (en) 1989-01-12
JP2726433B2 true JP2726433B2 (ja) 1998-03-11

Family

ID=10618563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63138569A Expired - Lifetime JP2726433B2 (ja) 1987-06-08 1988-06-07 半導体素子駆動用回路配置

Country Status (6)

Country Link
US (1) US4890020A (ja)
EP (1) EP0294887B1 (ja)
JP (1) JP2726433B2 (ja)
KR (1) KR0135532B1 (ja)
DE (1) DE3886823T2 (ja)
GB (2) GB8713384D0 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808839A (en) * 1988-04-04 1989-02-28 Motorola, Inc. Power field effect transistor driver circuit for protection from overvoltages
US5034875A (en) * 1989-01-11 1991-07-23 Nec Corporation Voltage multiplier circuit
JP2605854B2 (ja) * 1989-01-24 1997-04-30 富士電機株式会社 過電圧保護回路を備えたスイッチ回路
IT1240906B (it) * 1990-03-19 1993-12-20 Seit Elettronica Srl Circuito di pilotaggio velocissimo per mosfet
US5103148A (en) * 1990-11-06 1992-04-07 Motorola, Inc. Low voltage circuit to control high voltage transistor
US5309309A (en) * 1991-08-15 1994-05-03 Ford Motor Company Semiconductor protection against high energy transients
JP2837054B2 (ja) * 1992-09-04 1998-12-14 三菱電機株式会社 絶縁ゲート型半導体装置
US5525925A (en) * 1992-09-25 1996-06-11 Texas Instruments Incorporated Simple power MOSFET low side driver switch-off circuit with limited di/dt and fast response
US5418673A (en) * 1992-12-14 1995-05-23 North American Philips Corporation Control electrode disable circuit for power transistor
DE69412360T2 (de) * 1993-05-27 1999-04-22 Fujitsu Ltd Energieleitungsverbindungsschaltung und entsprechender Schalter mit integrierter Schaltung
DE4432520C1 (de) * 1994-09-13 1996-02-22 Bosch Gmbh Robert Elektronische Schutzschaltung gegen Überspannungen an Leistungsschaltelementen
US5537077A (en) * 1994-12-23 1996-07-16 Advanced Micro Devices, Inc. Power supply dependent method of controlling a charge pump
US5552746A (en) * 1995-04-07 1996-09-03 Sgs-Thomson Microelectronics, Inc. Gate drive circuit
EP0766394B1 (de) * 1995-09-27 2002-03-20 Infineon Technologies AG Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET
US5774000A (en) * 1996-11-08 1998-06-30 Northrop Grumman Corporation DC semiconductor switch
DE19742019C2 (de) * 1997-09-24 2002-04-18 Alcatel Sa Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern
DE69822432D1 (de) * 1998-04-10 2004-04-22 St Microelectronics Srl Elektronische Brücken- und Halbbrückenschaltungen mit Unterdrückung von Spitzenspannungen auf der Versorgungsleitung
US6975493B2 (en) * 2003-01-31 2005-12-13 Delphi Technologies, Inc. Overvoltage transient protection for low side circuits
EP1479918B1 (de) * 2003-04-02 2005-10-12 Catem GmbH & Co. KG Gebläsemodul für einen Kraftfahrzeugsitz
US7139157B2 (en) * 2004-07-30 2006-11-21 Kyocera Wireless Corp. System and method for protecting a load from a voltage source
US7489120B2 (en) * 2006-07-12 2009-02-10 Power Integrations, Inc. Method and apparatus for a high voltage power supply circuit
US7869176B2 (en) * 2007-03-30 2011-01-11 Hamilton Sundstrand Corporation Surge protected power supply
JP5274824B2 (ja) 2007-12-11 2013-08-28 ルネサスエレクトロニクス株式会社 電力供給制御回路
CN109245052B (zh) * 2018-08-29 2024-04-12 广州金升阳科技有限公司 一种短路保护电路和包含该电路的开关电源
JP2021034838A (ja) * 2019-08-22 2021-03-01 株式会社オートネットワーク技術研究所 出力装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2638178C2 (de) * 1976-08-25 1986-01-02 Robert Bosch Gmbh, 7000 Stuttgart Schutzvorrichtung für integrierte Schaltungen gegen Überspannungen
DE3018501A1 (de) * 1980-05-14 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Schalter mit einem als source-folger betriebenen mis-pet
EP0053709B1 (de) * 1980-12-04 1985-03-06 Siemens Aktiengesellschaft Schaltungsanordnung zum Ansteuern mindestens eines Leistungs-FET
JPS5856286B2 (ja) * 1980-12-25 1983-12-14 富士通株式会社 出力バッファ回路
US4491744A (en) * 1982-08-02 1985-01-01 Burroughs Corporation Current source direct base drive for transistor power switches
US4573099A (en) * 1984-06-29 1986-02-25 At&T Bell Laboratories CMOS Circuit overvoltage protection
JPH0681037B2 (ja) * 1984-08-29 1994-10-12 富士通株式会社 保護回路付ｔｔｌ回路
JPS61131141U (ja) * 1985-02-04 1986-08-16
EP0201878A3 (de) * 1985-05-10 1987-04-15 Siemens Aktiengesellschaft Schaltungsanordnung mit einem p-schaltenden n-Kanal MOS-Transistor
US4691129A (en) * 1986-03-19 1987-09-01 Siemens Aktiengesellschaft Drive circuit for a power MOSFET with source-side load

Also Published As

Publication number Publication date
GB8713384D0 (en) 1987-07-15
DE3886823D1 (de) 1994-02-17
DE3886823T2 (de) 1994-07-07
EP0294887B1 (en) 1994-01-05
US4890020A (en) 1989-12-26
GB2206255A (en) 1988-12-29
KR890001273A (ko) 1989-03-20
EP0294887A2 (en) 1988-12-14
EP0294887A3 (en) 1990-01-24
JPS648718A (en) 1989-01-12
KR0135532B1 (ko) 1998-05-15
GB8812959D0 (en) 1988-07-06

Similar Documents

Publication Publication Date Title
JP2726433B2 (ja) 半導体素子駆動用回路配置
US7310006B2 (en) Semiconductor integrated circuit
JP3222330B2 (ja) 半導体回路及び半導体集積回路
US4992683A (en) Load driver with reduced dissipation under reverse-battery conditions
US5550701A (en) Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode
GB2324664A (en) Protection of half-bridge driver IC against negative voltage failures
KR100194128B1 (ko) 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치
US8299841B2 (en) Semiconductor device
CN110289842B (zh) 半导体装置
JPH0213115A (ja) 電力用電界効果トランジスタ駆動回路
US9503073B2 (en) Power semiconductor device
JP2001160748A (ja) 電気負荷駆動回路
EP3104527B1 (en) Semiconductor device
CN109075693B (zh) 功率元件的驱动电路
JP3537061B2 (ja) 半導体装置
JP2589938B2 (ja) 半導体集積回路装置の静電破壊保護回路
JPH03166816A (ja) 半導体集積回路装置
KR101768782B1 (ko) 배선용 차단기의 기생적인 스위칭-온을 방지하기 위한 파워 전자 장치-어셈블리
US6832356B1 (en) Gate driver for power device
JP4192650B2 (ja) パワースイッチング素子の駆動回路
CN210380646U (zh) 一种组合功率管驱动电路和电源装置
JP3258050B2 (ja) 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置
JP2000295838A (ja) ドライブ回路
US5391997A (en) Optically isolated N-channel MOSFET driver
JP3039092B2 (ja) 短絡保護回路

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11