CN1719706B - 半导体装置、dc/dc变换器和电源系统 - Google Patents

半导体装置、dc/dc变换器和电源系统 Download PDF

Info

Publication number
CN1719706B
CN1719706B CN200510078017XA CN200510078017A CN1719706B CN 1719706 B CN1719706 B CN 1719706B CN 200510078017X A CN200510078017X A CN 200510078017XA CN 200510078017 A CN200510078017 A CN 200510078017A CN 1719706 B CN1719706 B CN 1719706B
Authority
CN
China
Prior art keywords
mentioned
end switch
mosfet
driver
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200510078017XA
Other languages
English (en)
Other versions
CN1719706A (zh
Inventor
白石正树
岩崎贵之
松浦伸悌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1719706A publication Critical patent/CN1719706A/zh
Application granted granted Critical
Publication of CN1719706B publication Critical patent/CN1719706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

提供一种半导体装置、DC/DC变换器和电源系统，该半导体装置可防止自导通并能大幅度地提高电源变换效率。在把高端开关、低端开关、两个驱动器单封装化了的电源用封装中系统中，由于通过把辅助开关内装在低端开关的栅-源间，并在同一个芯片上构成该低端开关的低端MOSFET3和辅助开关的辅助MOSFET4，能够防止自导通，所以可以安装阈值电压低的低端MOSFET3，电源变换效率大幅度地提高。而且，关于辅助MOSFET4的栅驱动，通过利用高端MOSFET2的驱动器，也不需要设置新的驱动电路，而且能够以与现有制品相同的管脚配置来实现，置换是容易的。

Description

半导体装置、DC/DC变换器和电源系统
技术领域
本发明涉及电源电路的半导体装置，特别涉及在用于DC/DC变换器中的、把高端开关、低端开关和驱动器集成为一个封装的半导体装置，即所谓的称为“封装中系统”的半导体装置中，用于提高电源变换效率的有效的技术。
背景技术
按照本发明人的研究，有关电源电路的半导体装置，可考虑以下的技术。
近年来，为了达到电源电路等的小型化、高速负载响应，正在开展用于电源中的功率MOSFET(金属氧化物半导体场效应晶体管)的高频化。
特别是，用于个人计算机或计算机游戏机等电源电路中的非绝缘型DC/DC变换器，伴随着进行驱动的CPU等的大电流化和作为无源部件的扼流圈、输入输出电路器的小型化要求等，有大电流化、高频化的趋势。
例如，在个人计算机或计算机游戏机等的电源电路中，广泛使用非绝缘型DC/DC变换器。伴随着安装于电子系统中的CPU等的大电流化的低电压化，要求非绝缘型DC/DC变换器相高效率化、小型化。
这样的非绝缘型DC/DC变换器由高端开关和低端开关构成，该开关分别使用功率MOSFET。
这些开关通过使高端与低端取得同步并交互地进行导通/关断，来进行电压变换。高端开关为DC/DC变换器的控制用开关，而低端开关为同步整流用开关。
此外，在最近的DC/DC变换器中，为了减小芯片间的寄生电感以与高速响应和小型化相对应，有把高端开关、低端开关和驱动这些开关的驱动器单封装化了的“封装中系统化”的趋势。
下面，使用图8～图10，说明本发明人研究了的作为本发明的前提的现有封装中系统的一个例子。
图8示出现有的针对DC/DC变换器的封装中系统的电路结构的一个例子。封装中系统29的结构，由高端MOSFET 2、低端MOSFET3和驱动各MOSFET的驱动器5、6构成。在此，高端MOSFET 2为半导体芯片7，低端MOSFET 3为半导体芯片8，驱动器5、6为半导体芯片9，把上述三个芯片安装在一个封装中。
说明使用了上述封装中系统的DC/DC变换器的工作原理和各端子。PWM信号从PWM控制器10输入到PWM输入端子18，由此，驱动器5、6通过布线14、16来驱动高端MOSFET 2和低端MOSFET3的栅。通过布线15、17把高端MOSFET 2和低端MOSFET 3的源电位传送到驱动器5、6，以源电位为基准来提供各栅电压。从外部电源VGH和VGL通过VGH输入端子20和VGL输入端子19，来提供施加到各MOSFET的栅上的电压。按照高端MOSFET 2与低端MOSFET 3导通期间的比例，把输入到输入端子23上的电压变换成所希望的电压，输出到输出端子24。由平滑化用电感11和平滑化用电容器12，对输出的电压进行平滑化。
此外，在上述封装中系统中，由于在高端MOSFET 2中使用了n型MOSFET，所以为了对栅进行驱动而使用自举(bootstrap)电路，设有起此作用的电容器28和引导用端子21。再有，在自举电路中，为了防止反向电流而使用二极管，但因其与本发明无关故省略。此外，设有用于监视高端MOSFET 2和低端MOSFET 3的栅电压的、VGH监视端子22和VGL监视端子26、电源接地端子25、逻辑接地端子27。
图9示出现有的针对DC/DC变换器的封装中系统的封装外观、芯片配置、引线键合配置的一个例子。封装使用了作为非引出表面安装封装之一的QFN(四方扁平非引出封装)。如图所示，封装的薄片(tab)分成三个部分，安装着高端MOSFET的半导体芯片7、低端MOSFET的半导体芯片8、驱动器的半导体芯片9。各芯片间利用引线键合连接，作为特征，把各MOSFET的栅驱动用布线14、16，与用于传送作为基准的源电位的布线15、17布线成分别靠近且平行，由此，可减小MOSFET的栅-漏间和源-漏间的寄生电感。
但是，在上述DC/DC变换器中，在低端MOSFET 3关断状态下当高端MOSFET 2导通时，低端MOSFET 3的漏电压(图8、图9的输出端子24的电压)上升，伴随着该电压变化，充电电流通过低端MOSFET 3的栅-漏间的反馈电容在低端MOSFET 3的栅-间流动，引起低端MOSFET 3的栅电压上升的现象。此时，如果低端MOSFET的栅电压超过阈值电压，则低端MOSFET 3变成导通状态，大的贯通电流从高端MOSFET 2流到低端MOSFET 3(自导通现象)，产生变换效率大幅度降低的问题。
图10示出用于说明自导通现象的各电压的定时图。可以看出，当高端MOSFET 2导通时输出端子24的电压上升，在其峰值电压时、低端MOSFET 3的栅-源间电压也具有峰值电压且超过了阈值电压。实际的低端MOSFET需要使用具有高到某种程度的阈值电压的MOSFET以便不引起自导通，因此存在着导通损耗增大，不能实现高效率比的问题。
作为解决上述问题的方法，例如在专利文献1中提出了在同一封装内装低端开关和辅助开关，把辅助开关连接在低端开关的栅-源间，在低端开关的栅电压上升时通过使辅助开关导通把低端开关的栅-源间短路，来预防栅电压上升，防止自导通的手段。
<专利文献1>日本专利申请特开2002-290224号公报
但是，本发明人发现，在上述专利文献1中存在着上述问题和研究不充分之处。
例如，在上述专利文献1中，为了防止上述自导通现象，在同一封装内内装低端开关和辅助开关，但是，需要用于驱动辅助开关的另一电路，需要专用的控制器IC。此外，由于封装的管脚配置对于现有制品改变了，所以不容易与现有制品置换了。此外，描述以利用另一芯片对辅助开关与低端开关进行单封装化为中心，但是，对于辅助开关与低端开关的单芯片化，未描述具体的器件结构等。
虽然后面作了描述，但按照本发明人的研究，在前述的封装中系统中由于自导通也成为问题，所以通过利用另一芯片来单封装化也不能完全防止自导通。而且，对于作为与最近的DC/DC变换器的高频化和小型化对应的趋势的封装中系统未作描述。
发明内容
本发明的技术方案1提供了一种半导体装置，具有高端开关、低端开关、以及分别驱动上述高端开关和上述低端开关的驱动器，且把上述高端开关、上述低端开关、上述驱动器单封装化，所述半导体装置的特征在于：把辅助开关内装在上述低端开关的栅-源间，在同一个芯片上构成上述低端开关和上述辅助开关，上述辅助开关的驱动，利用驱动上述高端开关的驱动器来驱动，驱动上述低端开关和驱动上述辅助开关的电压不同。
本发明的技术方案9提供了一种DC/DC变换器，使用了技术方案1所述的半导体装置，所述DC/DC变换器的特征在于具有：PWM控制器，把PWM信号供给到驱动上述高端开关的驱动器和驱动上述低端开关的驱动器；以及电感和电容器，对于从上述高端开关和上述低端开关输出的电压进行平滑化。
本发明的技术方案10提供了一种电源系统，其特征在于：使用了技术方案9所述的DC/DC变换器。
本发明的技术方案11提供了一种半导体装置，具有高端开关、低端开关、以及分别驱动上述高端开关和上述低端开关的驱动器，且把上述高端开关、上述低端开关、上述驱动器单封装化，所述半导体装置的特征在于：把预驱动器内装在上述低端开关的栅的前级中，在同一个芯片上构成上述低端开关和上述预驱动器，上述辅助开关的驱动，利用驱动上述高端开关的驱动器来驱动。
本发明的技术方案13提供了一种DC/DC变换器，使用了根据技术方案11所述的半导体装置，所述DC/DC变换器的特征在于具有：PWM控制器，把PWM信号供给到驱动上述高端开关的驱动器和驱动上述低端开关的驱动器；以及电感和电容器，对于从上述高端开关和上述低端开关输出的电压进行平滑化。
本发明的技术方案14提供了一种电源系统，其特征在于：使用了技术方案13所述的DC/DC变换器。
因此，本发明的目的在于，提供在用于DC/DC变换器中的封装中系统中，通过把低端开关与用于防止自导通的辅助开关芯片化来防止自导通，能够大幅度地提高电源变换效率的技术。而且，由于在封装中系统内实现了防止自导通，所以能够以与现有制品相同的管脚配置来实现，置换是容易的。
此外，本发明的另一目的在于，提供通过利用高端开关的驱动器来驱动上述辅助开关，使得不需要新的驱动电路，能够容易地防止自导通的封装中系统。
还有，本发明的又一目的在于，提供通过把低端开关与预驱动器的末级单芯片化，在防止自导通的同时能够提高低端开关的驱动能力，并能进一步提高电源变换效率的封装中系统。
本发明的上述和其它目的以及新的特征，从本说明书的描述和附图中将会变得明显。
对本申请中公开的发明中的有代表性的方案，简单地说明如下。
本发明应用于具有高端开关、低端开关、分别驱动高端开关和低端开关的两个驱动器，且把高端开关、低端开关、两个驱动器单封装化了的封装中系统中，具有下述特征。
即，在本发明的封装中系统中，把辅助开关内装在低端开关的栅-源间，在同一个芯片上构成低端开关和辅助开关。
而且，在本发明的封装中系统中，辅助开关的驱动，利用驱动高端开关的驱动器来驱动。此外，低端开关用纵型MOSFET来形成，辅助开关用横型MOSFET来形成。而且，低端开关的MOSFET和辅助开关的MOSFET的栅氧化膜在同一个工序中来形成。此外，MOSFET辅助开关的MOSFET的栅-源间耐压比低端开关的MOSFET的栅-源间耐压高。此外，辅助开关的MOSFET的漏-源间耐压低。此外，低端开关的MOSFET的阈值电压小于等于1V。此外，关于本发明的封装中系统，把预驱动器内装在低端开关的栅前级中，在同一个芯片上构成低端开关和预驱动器。而且，低端开关用纵型功率MOSFET来形成，预驱动器用横型MOSFET来形成。
此外，本发明应用在使用了上述那样的封装中系统的DC/DC变换器以及使用了该DC/DC变换器的电源系统中，具有：把PWM信号供给到驱动高端开关的驱动器和驱动低端开关的驱动器的PWM控制器；以及对于从高端开关和低端开关输出的电压进行平滑化的电感和电容器。
按照本申请中公开的发明中有代表性的方案得到的效果，简单地说明如下。
(1)在电源用封装中系统中，能够防止自导通。
(2)其结果，能够使用阈值电压低的低端MOSFET，能够大幅度地提高电源变换效率。
附图说明
图1示出本发明的实施方式1的封装中系统的电路结构的一个例子。
图2示出本发明的实施方式1中，图1的封装外观、芯片配置、引线键合配置的一个例子。
图3示出用于说明本发明的实施方式1中的能够防止自导通的效果的各电压的定时图。
图4示出用于说明本发明的实施方式1中的效果的模拟结果。
图5示出本发明的实施方式1中的器件的剖面结构的一个例子。
图6示出本发明的实施方式2的封装中系统的电路结构的一个例子。
图7示出本发明的实施方式2中，图6的封装外观、芯片配置、引线键合配置的一个例子。
图8示出作为本发明的前提被研究了的、现有的封装中系统的电路结构的一个例子。
图9示出作为本发明的前提被研究了的、现有的封装中系统的封装外观、芯片配置、引线键合配置的一个例子。
图10示出用于说明作为本发明的前提被研究了的、现有的封装中系统中，自导通现象的各电压的定时图。
图11是本发明的实施方式1的封装中系统的电路结构的一个例子，详细地示出驱动器部。
图12示出本发明的实施方式了的封装中系统的电路结构的一个例子。
图13示出本发明的实施方式3的封装中系统的电路结构的另一个例子。
附图标记说明
1，29，30-封装中系统
2-高端MOSFET
3-低端MOSFET
4-辅助MOSFET
5，6-驱动器
7，8，9-半导体芯片
10-PWM控制器
11-平滑化用电感
12-平滑化用电容器
13，14，15，16，17-布线
18-PWM输入端子
19-VGL输入端子
20-VGH输入端子
21-引导用端于
22-VGH监视端子
23-输入端子
24-输出端子
25-电源接地端子
26-VGL监视端子
27-逻辑接地端子
28-电容器
31-辅助MOSFET
32，33-布线
34，37，39-栅焊盘
35，36，38，40-源焊盘
41-辅助反相器驱动用焊盘
42-辅助反相器输入电压用焊盘
43-低端MOSFET单元
44-辅助MOSFET单元
45-p型扩散层
46-p型扩散层
47，48-栅氧化膜
49，50-多晶硅电极
51-绝缘膜
52-AL电极
53，60-驱动器最终输出级PMOS
54，61-驱动器最终输出级nMOS
55，56，57，62，63，64-驱动器
58-电平上移电路
59，65-逻辑电路
66-电平下移电路
67，68-布线
具体实施方式
下面，基于附图，详细地说明本发明的实施方式。再有，在用于说明实施方式的全部图中，对具有相同功能的构件原则上标以相同的附图标记，并省略其重复的说明。此外，对于与作为本发明的前提研究了的现有技术的关系也同样地省略重复的说明。
(实施方式1)
图1示出本发明的实施方式1的封装中系统的电路结构的一个例子，图2示出图1的封装外观、芯片配置、引线键合配置的一个例子，图3示出用于说明能够防止自导通的效果的各电压的定时图，图4示出用于说明效果的模拟效果，图5示出器件的剖面结构的一个例子。
图1示出本发明的实施方式1的封装中系统的电路结构的一个例子。与前述图8的现有电路结构例相比较，图1的特征在于，在同一个芯片上内装了用于在低端MOSFET 3中使栅-源间短路的辅助MOSFET 4。还在于，从用于驱动高端MOSFET 2的驱动器通过布线13来驱动辅助MOSFET 4的栅。
即，本实施方式的封装中系统1，在由高端开关的高端MOSFET2；低端开关的低端MOSFET 3；辅助开关的辅助MOSFET 4；以及驱动各MOSFET的驱动器5、6构成的结构中，高端MOSFET 2是半导体芯片7，低端MOSFET 3和辅助MOSFET 4是半导体芯片8，驱动器5、6是半导体芯片9，把上述三个半导体芯片安装在一个封装中。
图2示出本实施方式1的封装中系统的封装外观、芯片配置、引线键合配置的一个例子。与前述图9的现有封装中系统相比较，图2的特征在于，在低端MOSFET 3的半导体芯片8上设有辅助MOSFET4的栅焊盘39，以及把用于驱动高端MOSFET 2的栅电位通过布线13传送到辅助MOSFET以栅焊盘39上。
即，在半导体芯片7上，设有高端MOSFET 2的栅焊盘34、源焊盘(驱动器-源连接用)35、源焊盘(主电流用)36。在半导体芯片8上，设有低端MOSFET 3的栅焊盘37、源焊盘(漏-源连接用)38、辅助MOSFET 4的栅焊盘39、低端MOSFET 3的源焊盘(主电流用)40。
再有，在布线13中的在驱动器5、6的半导体芯片9上进行引线键合的部分，在半导体芯片9的内部进行布线也没有关系。
在该封装中系统1中，由于利用高端MOSFET 2的驱动器5来驱动辅助MOSFET 4，所以不需要在封装中重新配置驱动用的管脚等，还具有容易与现有制品置换的优点。
图3和用于说明利用本实施方式1能够防止自导通的效果的各电压的定时图。当低端MOSFET 3从导通状态切换到关断状态时，回流电流开始在低端MOSFET 3的体二极管中流动，输出端子24的电压从0V下降相当于体二极管的正向电压的量。当低端MOSFET 3和高端MOSFET 2都通过了关断期间(空载时间)时，高端MOSFET 2开始导通。当高端MOSFET 2开始导通时，输出端子24的电压也开始上升。如前所述，输出端子24的电压开始上升时，低端MOSFET 3的栅-源间电压与其同步地也开始上升，在输出端子24的电压成为峰值电压的瞬间，低端MOSFET 3的栅-源间电压也成为峰值电压。
但是，在本实施方式1中，由于把辅助MOSFET 4内装在低端MOSFET 3的栅-源间，所以驱动该辅助MOSFET 4的栅电压，传送高端MOSFET 2的栅电位，此外，由于以输出端子24为基准电位来提供高端的栅电压，所以施加在辅助MOSFET 4的栅-源间的电压如图所示成为高端MOSFET 2的栅-源间电压与输出端子24的电压之和。即，在输出端子24的电压成为峰值电压的瞬间之前，辅助MOSFET4已处于导通状态，充电电流在低端MOSFET 3的栅-源间电容中流动，防止了低端MOSFET 3的栅-源间电压上升。作为其结果，能够防止自导通。
此外，相反地，担心低端MOSFET 3由于辅助MOSFET 4而变得难以导通，但是，由于当高端MOSFET 2关断时回流电流开始在低端MOSFET 3的内装体二极管中流动，所以输出端子24的电压变成比0V低相当于体二极管正向电压的量的电位，其结果，施加在辅助MOSFET 4上的电压也充分变小，在下一次低端MOSFET 3导通时不成为障碍。
在此，利用辅助MOSFET 4能在何种程度上防止低端MOSFET 3的栅-源间电压的上升，这一点显著依赖于在低端MOSFET 3的栅与辅助MOSFET 4之间存在的寄生电感。即，当上述寄生电感较大时，在电流在辅助MOSFET 4的漏-源间流动之前，充电电流已在低端MOSFET 3的栅-源间电容中流动，低端MOSFET 3的栅-源间电压已上升。
图4示出对于在上述中示出的低端MOSFET 3的栅与辅助MOSFET 4的漏之间存在的寄生电感的影响进行了模拟后的结果。即，对于没有辅助MOSFET 4时、把辅助MOSFET 4和低端MOSFET 3以分开的芯片安装在同一个封装中时(寄生电感为1nH左右)、把辅助MOSFET 4和低端MOSFET 3安装在同一个芯片上时(寄生电感为0.1nH左右)的低端MOSFET 3的栅-源间电压，进行了模拟。
由此，即使把辅助MOSFET 4和低端MOSFET 3以分离的芯片安装在同一个封装中，由于低端MOSFET 3的栅-源间电压已上升到1.5V左右，所以不能把例如阈值电压为1V左右的功率MOSFET作为低端用途来使用。另一方面，在把辅助MOSFET 4和低端MOSFET3用同一个芯片形成时，可以把低端MOSFET 3的栅-源间电压的上升抑制到小于等于0.1V，能够把例如阈值电压为1V左右、小于等于1V的功率MOSFET作为低端用途来使用。
图5示出把上述低端MOSFET 3和辅助MOSFET 4单芯片化了的、器件的剖面结构的一个例子。一般地说，在电源用DC/DC变换器中，低端开关使用导通电阻低的沟道型功率MOSFET。在本实施方式中，也示出在沟道型功率MOSFET中内装了辅助MOSFET的结构。43示出作为本体部的低端MOSFET 3的1个单元的剖面结构，44示出辅助MOSFET 4的1个单元的剖面结构。
低端MOSFET单元43是称为纵型的沟道型功率MOSFET，其结构为，在n+基板上的n-外延层、p型扩散层46中形成沟道，通过栅氧化膜47填埋了栅的多晶硅电极49。当在栅的多晶硅电极49上施加电压时，在p型扩散层(阱层)45中产生反相层，MOSFET变成导通状态。此外，为了确保周边区域的耐压，用深的p型井层来形成p型扩散层45。辅助MOSFET单元44是具有平板型电极结构的横型MOSFET，如图所示，在低端MOSFET单元43的周边部形成，通过栅氧化膜48形成了栅的多晶硅电极50。低端MOSFET单元43与辅助MOSFET单元44，如图所示使用绝缘膜51上的Al电极52进行连接。
在该器件的剖面结构中，由于辅助MOSFET单元44的栅氧化膜48和栅的多晶硅电极50能够与低端MOSFET单元43的栅氧化膜47和栅的多晶硅电极49同时形成，且p型扩散层45和n+接触层也能够与低端MOSFET单元43同时形成，所以辅助MOSFET单元44能够利用现有的形成功率MOSFET的工艺来形成，不需要重新追加工艺。
在图5的辅助MOSFET单元44中，有下列两个特征。
(1)漏-源间耐压比本体的低端MOSFET单元43低。
辅助MOSFET单元44由于用p型扩散层45和n+接触层来保持漏-源间耐压，所以与低端MOSFET单元43相比较，漏-源间耐压变低。但是，如果辅助MOSFET单元44的漏-源间电压比施加在低端MOSFET单元43的栅-源间的电压高即可，一般地，在CPU等中使用的DC/DC变换器中的MOSFET的栅的驱动电压为5V左右，使用图5那样的结构能够充分地确保漏-源间耐压大于等于5V。
(2)栅-源间耐压比本体的低端MOSFET单元43高。
如图3的定时图中所示，输出端子24的电压与高端MOSFET 2的栅-源间电压相加所得到的电压施加在辅助MOSFET单元44的栅-源间。一般地，在CPU等中使用的DC/DC变换器中，输入电压为12V左右，栅驱动电压为5V左右，在输出端子电压将要突增到20V左右时，栅-源间耐压需要25V左右。由于同时形成辅助MOSFET中，由于在沟道栅底部变窄处容易引起电场集中，所以与辅助MOSFET单元44中示出的平板型的栅结构相比较，栅-源间耐压变低。
即，辅助MOSFET单元44的栅氧化膜48与低端MOSFET单元43的栅氧化膜47虽然是同一个膜厚，但是，辅助MOSFET单元44一方的栅-源间耐压高。一般地，由于在沟道栅的栅-源间耐压为12V左右的栅氧化膜厚规格下，在平板型的栅结构中就能够确保耐压为30V左右，所以如果以这样的膜厚规格来形成各栅氧化膜，就能够充分确保辅助MOSFET单元44的栅-源间耐压。
根据上述，按照本发明的实施方式1，通过把低端MOSFET 3与用于防止自导通的辅助MOSFET 4单芯片化来防止自导通，能够大幅度地提高电源变换效率。而且，由于在封装中系统内实现了防止自导通，所以能够以与现有制品相同的管脚配置来实现，置换是容易的。
此外，通过利用高端MOSFET 2的驱动器5来驱动辅助MOSFET4，使得不需要新的驱动电路，能够容易地防止自导通。
(实施方式2)
图6示出本发明的实施方式2的封装中系统的电路结构的一个例子，图7示出图6的封装外观、芯片配置、引线键合配置的一个例子。
图6示出本发明的实施方式2的封装中系统的电路结构的一个例子。图6的特征在于，在前述图1中示出的本发明实施方式1中，把预驱动器内装在低端MOSFET 3的栅的前级中，在同一个芯片上内装了对低端MOSFET 3进行驱动的预驱动器的末级。即，在本发明的实施方式2的封装中系统30中，在同一个芯片上内装了用于对低端MOSFET 3的栅进行驱动的p型辅助MOSFET 31，用该辅助MOSFET 31和辅助MOSFET 4构成反相器。再有，与上述实施方式1一样，用沟道型的纵型功率MOSFET来形成低端MOSFET 3，用平板型的横型MOSFET来形成辅助MOSFET 4、31。
从低端MOSFET 3的栅电压输入端子19利用布线32来传送预驱动器的驱动电压。通过作成这样的结构，在能够防止在上述实施方式1中说明了的那样的自导通现象的同时，由于内装了用于对低端MOSFET 3进行导通、关断的辅助MOSFET 31、4，所以低端MOSFET3的栅的驱动能力提高，能够进一步低损耗化。
图7示出本发明的实施方式2的封装中系统的封装外观、芯片配置、引线键合配置的一个例子。图7的特征在于，与前述图2的本发明的实施方式1的封装中系统相比较，在低端MOSFET 3的栅焊盘37的位置上设置辅助反相器驱动用焊盘41，使用布线33传送来自驱动器6的电位。而且，在辅助MOSFET 4的驱动用的栅焊盘39的位置上设置辅助反相器输入电压用焊盘42，使用布线32把低端MOSFET 3的栅电压的输入端子19的电位传送到辅助反相器输入电压用焊盘42上。
再有，布线32中的在驱动器的半导体芯片9上进行引线键合的部分，在半导体芯片9的内部进行布线也没有关系。
根据上述，在本发明的实施方式2中，也与上述实施方式1一样，不需要在封装中重新配置驱动用的管脚等，与现有制品的置换是容易的。此外，虽然未图示，但是，为了把辅助MOSFET 31内装在低端MOSFET 3中，能够通过重新设置n型的井层并使用p型的接触层来形成。
特别是，按照本发明的实施方式2，通过把低端的MOSFET 3与辅助MOSFET 31单芯片化，在防止自导通的同时能够提高低端MOSFET 3的驱动能力，并能进一步提高电源变换效率。
(实施方式3)。
图12和图13示出本发明的实施方式3的封装中系统的电路结构的一个例子。
在本发明的实施方式1中，辅助开关的驱动利用驱动高端开关的驱动器来驱动，但是，本发明的实施方式3为了降低辅助开关的驱动电压，其特征在于：
(1)使用对驱动高端开关的驱动器输出进行了电平降低了的信号来驱动；
(2)使用驱动低端开关的驱动器的末级的前级的驱动器信号来驱动。
图11是实施方式1的针对DC/DC变换器的封装中系统的电路结构的一个例子，示出对MOSFET进行驱动的驱动器部的细节。对高端开关进行驱动的驱动器5，由作为驱动器输出级的末级的p型MOSFET53、n型MOSFET54；前级驱动器55、56、57；电平上移电路58；以及用于防止高端MOSFET 2和低端MOSFET 3同时导通的逻辑电路59构成。再有，在此，把驱动器的输出级数定为4级，但是，多几级或少几级均可。此外，对低端开关进行驱动的驱动器6，由作为驱动器输出级的末级的p型MOSFET60、n型MOSFET61；前级驱动器62、63、64；以及用于防止高端MOSFET 2和低端MOSFET3同时导通的逻辑电路65构成。而且，在逻辑电路65中设有用于输入高端输出信号的电平下移电路66。在本发明的实施方式1中，如图11所示，把对于高端开关进行驱动的驱动器的输出、通过布线13输入到辅助开关4，对辅助开关4进行驱动。因此，辅助开关4由输入电压VIN与驱动器驱动电压VGH之和的电压来驱动。
图12示出本发明的实施方式3的封装中系统的电路结构的一个例子。图12的特征在于，用电平下移电路66把对于高端开关进行驱动的驱动器5的输出降压，通过布线67来驱动辅助开关4。由于使用通过电平下移电路66进行了降压的电压来驱动，所以能够用驱动器驱动电压VGH来驱动辅助开关4。
图13示出本发明的实施方式3的封装中系统的电路结构的另一个例子。图13的特征在于，用对于低端开关进行驱动的驱动器6的末级的前级的驱动器62的输出来驱动辅助开关4。由于驱动器62的输出与驱动器6的输出相位相反，所以在低端MOSFET 3为关断状态时驱动器62输出使辅助开关4导通的信号，因此，具有能够防止自导通的效果。此外，由于驱动器62的输出电压是驱动器驱动电压VGL，所以能够用低电压来驱动辅助开关4。
上面，基于发明的实施方式具体地说明了本发明人提出的发明，但是，本发明不限定于上述实施方式，在不脱离其宗旨的范围内当然可有各种变更。
例如，在上述实施方式中，以封装中系统为主作了说明，但是，本发明能够广泛应用于：使用该封装中系统且具有PWM控制器、平滑化用电感和电容器等的DC/DC变换器；以及使用该DC/DC变换器的个人计算机或计算机游戏机等的电源系统等中。

Claims (14)

1.一种半导体装置，具有高端开关、低端开关、以及分别驱动上述高端开关和上述低端开关的驱动器，且把上述高端开关、上述低端开关、上述驱动器单封装化，所述半导体装置的特征在于：
把辅助开关内装在上述低端开关的栅-源间，在同一个芯片上构成上述低端开关和上述辅助开关，
上述辅助开关的驱动，利用驱动上述高端开关的驱动器来驱动，
驱动上述低端开关和驱动上述辅助开关的电压不同。
2.根据权利要求1所述的半导体装置，其特征在于：
上述辅助开关的驱动，使用通过电平下移电路把驱动上述高端开关的驱动器的输出降压后的输出来驱动。
3.根据权利要求1所述的半导体装置，其特征在于：
上述辅助开关(4)的驱动，使用驱动上述低端开关(3)的将末极驱动器(60、61)和多个前级驱动器(62、63、64)进行了连接的驱动器(6)中的与末极驱动器(60、61)相连接的前级驱动器(62)的输出来驱动。
4.根据权利要求1所述的半导体装置，其特征在于：
上述低端开关用纵型MOSFET形成，
上述辅助开关用横型MOSFET形成。
5.根据权利要求4所述的半导体装置，其特征在于：
上述低端开关的MOSFET和上述辅助开关的MOSFET的栅氧化膜用同一个工序形成。
6.根据权利要求4所述的半导体装置，其特征在于：
上述辅助开关的MOSFET的栅-源间耐压比上述低端开关的MOSFET的栅-源间耐压高。
7.根据权利要求4所述的半导体装置，其特征在于：
上述辅助开关的MOSFET的漏-源间耐压比上述低端开关的MOSFET的漏-源间耐压低。
8.根据权利要求4所述的半导体装置，其特征在于：
上述低端开关的MOSFET的阈值电压小于等于1V。
9.一种DC/DC变换器，使用了权利要求1所述的半导体装置，所述DC/DC变换器的特征在于具有：
PWM控制器，把PWM信号供给到驱动上述高端开关的驱动器和驱动上述低端开关的驱动器；以及
电感和电容器，对于从上述高端开关和上述低端开关输出的电压进行平滑化。
10.一种电源系统，其特征在于：
使用了权利要求9所述的DC/DC变换器。
11.一种半导体装置，具有高端开关、低端开关、以及分别驱动上述高端开关和上述低端开关的驱动器，且把上述高端开关、上述低端开关、上述驱动器单封装化，所述半导体装置的特征在于：
把预驱动器内装在上述低端开关的栅的前级中，在同一个芯片上构成上述低端开关和上述预驱动器，
上述预驱动器的驱动，利用驱动上述高端开关的驱动器来驱动。
12.根据权利要求11所述的半导体装置，其特征在于：
上述低端开关用纵型功率MOSFET形成，
上述预驱动器用横型MOSFET形成。
13.一种DC/DC变换器，使用了权利要求11所述的半导体装置，所述DC/DC变换器的特征在于具有：
PWM控制器，把PWM信号供给到驱动上述高端开关的驱动器和驱动上述低端开关的驱动器；以及
电感和电容器，对于从上述高端开关和上述低端开关输出的电压进行平滑化。
14.一种电源系统，其特征在于：
使用了权利要求13所述的DC/DC变换器。
CN200510078017XA 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统 Active CN1719706B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004203094 2004-07-09
JP2004203094A JP4477952B2 (ja) 2004-07-09 2004-07-09 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
JP2004-203094 2004-07-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210380138.XA Division CN102916008B (zh) 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统

Publications (2)

Publication Number Publication Date
CN1719706A CN1719706A (zh) 2006-01-11
CN1719706B true CN1719706B (zh) 2012-11-21

Family

ID=35540384

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210380138.XA Active CN102916008B (zh) 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统
CN200510078017XA Active CN1719706B (zh) 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210380138.XA Active CN102916008B (zh) 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统

Country Status (3)

Country Link
US (2) US7514731B2 (zh)
JP (1) JP4477952B2 (zh)
CN (2) CN102916008B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
US7482792B2 (en) * 2005-06-14 2009-01-27 Intel Corporation IC with fully integrated DC-to-DC power converter
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
JP4866625B2 (ja) * 2006-02-15 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4739059B2 (ja) 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
US7687885B2 (en) * 2006-05-30 2010-03-30 Renesas Technology Corp. Semiconductor device with reduced parasitic inductance
JP2008061403A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 同期整流装置
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8397090B2 (en) * 2006-12-08 2013-03-12 Intel Corporation Operating integrated circuit logic blocks at independent voltages with single voltage supply
JP4405529B2 (ja) * 2007-05-15 2010-01-27 株式会社東芝 半導体装置
JP4916964B2 (ja) 2007-07-12 2012-04-18 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
US20090040794A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Time-Multiplexed Multi-Output DC/DC Converters and Voltage Regulators
KR100902596B1 (ko) * 2007-09-28 2009-06-11 주식회사 동부하이텍 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
JP5612268B2 (ja) 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP4738442B2 (ja) 2008-05-28 2011-08-03 株式会社東芝 Ｄｃ−ｄｃコンバータ
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
TWI382625B (zh) 2009-07-13 2013-01-11 Asus Technology Pte Ltd 具軟啟動功能直流-直流轉換器的啟動短路保護裝置與方法
JP5486396B2 (ja) * 2010-05-11 2014-05-07 ルネサスエレクトロニクス株式会社 負荷駆動回路
JP5214675B2 (ja) * 2010-08-04 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US8680895B2 (en) * 2010-10-08 2014-03-25 Texas Instruments Incorporated Controlling power chain with same controller in either of two different applications
JP5656072B2 (ja) * 2011-01-25 2015-01-21 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
JP5766992B2 (ja) * 2011-03-24 2015-08-19 トランスフォーム・ジャパン株式会社 スイッチング回路装置
JP5767018B2 (ja) * 2011-05-17 2015-08-19 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路
JP5901926B2 (ja) * 2011-10-05 2016-04-13 ルネサスエレクトロニクス株式会社 Ｐｗｍ出力装置及びモータ駆動装置
JP5582123B2 (ja) * 2011-10-05 2014-09-03 三菱電機株式会社 半導体装置
JP6011761B2 (ja) * 2011-12-19 2016-10-19 パナソニックＩｐマネジメント株式会社 点灯装置及びそれを用いた照明器具
KR101350684B1 (ko) * 2012-07-02 2014-01-13 삼성전기주식회사 유도성 부하에 적용 가능한 게이트 드라이버 회로, 인버터 모듈 및 인버터 장치
US9111764B2 (en) * 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
JP6171451B2 (ja) * 2013-03-25 2017-08-02 セイコーエプソン株式会社 回路装置及び電子機器
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
JP6171861B2 (ja) * 2013-11-07 2017-08-02 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
US9419509B2 (en) * 2014-08-11 2016-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
US9660643B2 (en) 2015-05-28 2017-05-23 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus to improve power device reliability
US9735678B2 (en) * 2015-09-04 2017-08-15 Dialog Semiconductor (Uk) Limited Voltage converters with asymmetric gate voltages
US10367495B2 (en) * 2016-09-19 2019-07-30 Mosway Technologies Limited Half-bridge driver circuit
JP7293718B2 (ja) * 2019-02-27 2023-06-20 セイコーエプソン株式会社 駆動回路および液体吐出装置
JP6772355B1 (ja) 2019-10-15 2020-10-21 株式会社京三製作所 スイッチングモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287023A (en) * 1991-11-07 1994-02-15 Fuji Electric Co., Ltd. Reverse-bias control circuit for a voltage-driven switching element
US5818281A (en) * 1994-09-20 1998-10-06 Hitachi, Ltd. Semiconductor circuit having turn-on prevention capability of switching semiconductor device during off cycle thereof by undesired transient voltages
US6400126B1 (en) * 1999-12-30 2002-06-04 Volterra Semiconductor Corporation Switching regulator with multiple power transistor driving voltages
CN1378285A (zh) * 2001-03-23 2002-11-06 Tdk株式会社 半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160393A (ja) 1984-01-31 1985-08-21 Toshiba Corp モ−タ駆動回路
DE4237489A1 (de) * 1992-11-06 1994-05-11 Bosch Gmbh Robert Schaltung zum Schutz eines MOSFET-Leistungstransistors
US6088208A (en) * 1997-03-31 2000-07-11 Matsushita Electronics Corporation Electronic device, electronic switching apparatus including the same, and production method thereof
JP2003338555A (ja) 1997-03-31 2003-11-28 Matsushita Electric Ind Co Ltd 電子スイッチ装置及びその製造方法
US5905370A (en) * 1997-05-06 1999-05-18 Fairchild Semiconductor Corporation Programmable step down DC-DC converter controller
US6285173B1 (en) * 2000-06-06 2001-09-04 Texas Instruments Incorporated Method to switch MOSFETs using recycled, parasitic energy
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
EP1360763B1 (en) * 2001-02-06 2016-06-08 Nxp B.V. Integrated fet and driver
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
JP4124981B2 (ja) * 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
JP3411025B2 (ja) 2001-06-08 2003-05-26 株式会社東芝 半導体集積回路装置
US6715897B2 (en) * 2001-07-18 2004-04-06 Jack R. Rowe Illuminated hand signal
JP4487481B2 (ja) 2002-01-16 2010-06-23 富士電機システムズ株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287023A (en) * 1991-11-07 1994-02-15 Fuji Electric Co., Ltd. Reverse-bias control circuit for a voltage-driven switching element
US5818281A (en) * 1994-09-20 1998-10-06 Hitachi, Ltd. Semiconductor circuit having turn-on prevention capability of switching semiconductor device during off cycle thereof by undesired transient voltages
US6400126B1 (en) * 1999-12-30 2002-06-04 Volterra Semiconductor Corporation Switching regulator with multiple power transistor driving voltages
CN1378285A (zh) * 2001-03-23 2002-11-06 Tdk株式会社 半导体器件

Also Published As

Publication number Publication date
CN102916008A (zh) 2013-02-06
US20090179235A1 (en) 2009-07-16
JP2006025567A (ja) 2006-01-26
US20060006432A1 (en) 2006-01-12
CN102916008B (zh) 2015-04-01
US8207558B2 (en) 2012-06-26
US7514731B2 (en) 2009-04-07
CN1719706A (zh) 2006-01-11
JP4477952B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
CN1719706B (zh) 半导体装置、dc/dc变换器和电源系统
JP4916964B2 (ja) Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
US8638577B2 (en) Semiconductor device for DC-DC converter including high side and low side semiconductor switches
CN103516338B (zh) 半导体器件和使用该半导体器件的系统
CN101621061B (zh) 半导体装置
CN101976951B (zh) 多相功率开关模式电压调节器
US6603291B2 (en) Integrated FET and driver for use in a synchronous dc-dc conversion circuit
CN105391440B (zh) 半导体装置、功率控制装置和电子系统
US20110181255A1 (en) Semiconductor device and power supply unit using the same
CN1914787A (zh) 开关式电源和半导体集成电路
CN103904893B (zh) 半导体集成电路及其操作方法
US11462616B2 (en) Driver for transistor
JP2003124436A (ja) 半導体装置
JP4212551B2 (ja) 半導体集積回路装置
US9978862B2 (en) Power transistor with at least partially integrated driver stage
CN111316546A (zh) 具有集成下拉晶体管的功率单元
JP5214675B2 (ja) 半導体装置
US8669648B2 (en) Power semiconductor module
US10715134B2 (en) Power module, reverse-conducting IGBT, and drive circuit
CN113054962A (zh) 共源共栅GaN功率器件及其半桥应用电路
US20190115911A1 (en) In-vehicle semiconductor switching device and in-vehicle power supply device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC CORP

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CO., LTD

Effective date: 20100712

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: JAPAN KANAGAWA

TA01 Transfer of patent application right

Effective date of registration: 20100712

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation