JP6171861B2 - 充放電信号回路およびdcdcコンバータ - Google Patents
充放電信号回路およびdcdcコンバータ Download PDFInfo
- Publication number
- JP6171861B2 JP6171861B2 JP2013231281A JP2013231281A JP6171861B2 JP 6171861 B2 JP6171861 B2 JP 6171861B2 JP 2013231281 A JP2013231281 A JP 2013231281A JP 2013231281 A JP2013231281 A JP 2013231281A JP 6171861 B2 JP6171861 B2 JP 6171861B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- transistor
- capacitor
- charge
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
近年、電源回路についても小型化が求められており、インダクタを電源IC内に収容することが望まれている。電源IC内にインダクタを収容するには、インダクタを小型化するが、インダクタは、小型化すれば、インダクタンスの値が小さくなる。インダクタのインダクタンス値および容量値を小さくすると、出力電圧リップル(ノイズ)が増加する。DCDCコンバータの出力電圧リップル(ノイズ)に関する仕様を満たした上で、インダクタンス値および容量値を小さくするには、スイッチング周波数を高く(上昇)すればよい。しかし、スイッチング周波数を高くすると、容量の充放電動作に伴う電力ロスが増加し、効率が低下するという問題がある。
スケーリングファクタSでスケーリング(小型化)したトランジスタをS段縦積みにすることにより、スイッチングに伴う電力ロスを、1/Sに低減することが知られている。しかし、出力段を多段積みにすると、バイアス電圧の変動を抑制するためにバイアス容量の容量値が大きくなるという問題と、ドライバ回路の設計の難しさから3段以上の縦積みを実現するのが難しいという問題があった。
まず、DCDCコンバータおよびそこで使用される充放電信号回路について説明する。
図1は、DCDCコンバータ10の概略構成を示す図である。
図1に示すように、高効率でDCDC変換を行うためには、インダクタL1が使用される。
これまで、インダクタは、ディスクリート(個別)部品の形で供給されるのが一般的で、ある程度の大きさを有していた。そのため、図2の(A)に示すように、内部にDCDC変換用の充放電信号回路22を有する電源IC21を搭載するプリント基板等に、ディスクリート部品であるインダクタ23を搭載し、基板上で配線を行い、DCDCコンバータを形成していた。言い換えれば、インダクタは外付け部品であった。
スケーリングファクタSでスケーリング(小型化)したトランジスタをS段縦積みにすることにより、スイッチングに伴う電力ロスを、1/Sに低減することが知られている。
図3の(A)に示すように、S=1としたスケーリング前の1段の(NMOS)トランジスタで、ソースを接地し、ゲートおよびドレインをVddと0Vの間でスイングする場合を考える。ここで、トランジスタのオン抵抗をR,ゲートソース間容量をCgs、ゲートドレイン間容量をCgd、ドレインソース間容量をCds、ゲートソース間電圧をVgs、ゲートドレイン間電圧をVds、スイッチング周波数をfswで表す。スイッチング損失は、次のように表される。
=(Cgs+2Cgd+Cds)Vdd2fsw
2(Cgs+2Cgd+Cds)(Vdd/2)2fsw
=1/2*(Cgs+2Cgd+Cds)Vdd2fsw
(1)Vmの変動を十分に抑制して各トランジスタの耐圧条件を守るために必要となるバイアス容量Cmの容量値が大きくなることである。
(2)制御信号の生成が難しくなり、ドライバ回路の設計が複雑になるため、3段以上の縦積みを実現するのが難しいことである。
図5の(A)に示すように、PMOSトランジスタのゲートとソースおよびドレインとの間の容量をそれぞれ0.5*Cgpとすると、1個のトランジスタの駆動容量はCgpとなる。そして、図4のDCDCコンバータの出力段は、2個のPMOSトランジスタおよび2個のNMOSトランジスタを縦積みしており、出力段全体では、Ctot=2.25Cgpの容量を駆動することになる。
ここで、電圧変動の許容量をΔV<Vdd/(10S)とすると、Cm>2.25Vgp(10S−1)であり、出力段のスイッチのゲート容量の20〜30倍の容量値のCmが必要である。このように大きな容量は、外付け部品で実現することになる。
図6の(A)は、VddとGNDの間に3個のPMOSトランジスタと3個のNMOSトランジスタをカスコード接続した充放電信号回路を示す。1番目のPMOSトランジスタMp1のゲートには、2Vdd/3とVddの間でスイングする駆動信号が印加される。2番目のPMOSトランジスタMp2のゲートには、2Vdd/3の固定電圧が印加される。1番目のNMOSトランジスタMn1のゲートには、0VとVdd/3の間でスイングする駆動信号が印加される。2番目のNMOSトランジスタMn2のゲートには、Vdd/3の固定電圧が印加される。3番目のPMOSトランジスタMp3および3番目のNMOSトランジスタMn3のゲートには、2Vdd/3とVdd/3の間でスイングする駆動信号がインバータで反転した後印加される。ここで、3番目のPMOSトランジスタMp3および3番目のNMOSトランジスタMn3のゲートに印加する駆動信号の論理反転のタイミング制約が厳しく、早すぎても遅すぎてもMp3またはMn3が破壊するおそれがある。製造プロセスのバラツキ等を考慮して、3つの駆動信号にタイミング差を設けてこの制約を守るようにしているが、その分効率が低下するなどの問題を生じる。
第1の態様のDCDCコンバータは、一方の端子が接地された容量C1と、一方の端子がC1の他方の端子に接続されたインダクタL1と、L1の他方の端子に接続される出力ノードLXに交流信号を出力する充放電信号回路30と、を有する。
レベルシフタ41は、Dl1とCl1の接続ノード(Vdd/3)とGNDの間に接続された下段インバータ対と、インバータ対をソースとしてDl2とCl2の接続ノードとの間に縦積みされた3つのトランジスタ対と、を有する。レベルシフタ41は、下段インバータ対の入力(PWM制御回路31の出力)をIn1の入力に出力し、上段の2つのトランジスタ対の差動信号をレベルシフタ42に出力する。レベルシフタ42〜46は、同じ回路構成を有し、接続される電源が順にシフトすることと、入力が前段から入力されることが異なる。いずれにしろ、各レベルシフタは、PWM駆動信号およびそれに対応する前段の出力および供給される電源電圧に応じて、後述するようなシフト信号を出力する。なお、図7では、PWM制御回路31の出力は、In0で反転されてレベルシフタ41に供給されるのに対して、図8では、PWM制御回路31の出力が直接レベルシフタ41に供給されている。そのため、図7と図8では、PWM制御回路31の出力の論理を反転しているが、これは適宜設定すればよい。
第1の態様では、容量Ch1〜Ch3およびCl1〜Cl3を充電するが、スイッチングのタイミング等が原因で、想定より大きな電圧に充電される場合が起こり得る。そこで、図10の変形例では、容量Ch1〜Ch3およびCl1〜Cl3に並列に、ダイオード列Dha1〜Dha3およびDla1〜Dla3を設けている。ダイオード列の個数は、容量Ch1〜Ch3およびCl1〜Cl3に充電する電圧を、ダイオードの電圧降下分で除した値より大きな最小の整数である。
スイッチング用のハイサイド側トランジスタMp1〜Mp3およびローサイド側トランジスタMn1〜Mn3のオン・オフタイミングは、現実的には理想的な場合から少しずれる。その結果、先にオフしたスイッチング用トランジスタのドレインとソース間に過電圧が印加される恐れがある。図11の(A)は、Mp1およびMp2がオンの状態で、Mp3が先にオフした場合を示している。この場合、図示のように、Mp3の両端に約15Vの大きな電圧がかかり、Mp3が破壊されるおそれがある。
第2の態様のDCDCコンバータは、スイッチング用のハイサイド側トランジスタMp1〜Mp3をNMOSトランジスタMn6〜Mn4としたことが第1の態様と異なる。この変更に伴い、Ip1〜Ip3をMn6〜Mn4に対応してIn6〜In4とするが、回路自体は同じものである。また、レベルシフタ44〜46をレベルシフタ47〜49に変更する。Mn4〜Mn6のゲートには、Mn1〜Mn3のゲートに印加する信号と逆相の信号(反転信号)を印加する必要がある。レベルシフタ47〜49は、図8に示したレベルシフタと同じ回路構成を有するが、In4〜In6のゲートに出力する信号を逆相の信号としたことが、レベルシフタ44〜46と異なる。さらに、ハイサイド側における容量とダイオード列の接続順を変更している。
NMOSトランジスタはPMOSトランジスタに比べて小面積で実現されるので、第1の態様に比べて面積が1/2程度に縮小する。
第3の態様のDCDCコンバータは、ダイオードDh1,Dh2,Dh3およびDl1,Dl2,Dl3の代わりにNMOSトランジスタSn1,Sn2,Sn3およびPMOSトランジスタSp1,Sp2,Sp3を接続したことが、第1の態様と異なる。
第4の態様の充放電信号回路は、以下の事項が第1の態様と異なる。
なお、Mp1〜Mp3がオンの時、Mn1〜Mn3はオフであり、Sl2およびSl3はオフであり、Cl2およびCl3の充電は第1の態様と同様に行われる。
なお、Mn1〜Mn3がオンの時、Mp1〜Mp3はオフであり、Sh2およびSh3はオフであり、Ch2およびCh3の充電は第1の態様と同様に行われる。
第5の態様の充放電信号回路は、以下の事項が第2の態様と異なる。
この状態では、In1のNMOSトランジスタはオン状態であり、PMOSトランジスタはオフ状態である。In2のNMOSトランジスタおよびPMOSトランジスタはオフ状態である。Mn1およびMn2はオフ状態である。Mn12とMn11の接続ノードの電位(中間電位)およびMn12のゲート電位は、1*Vaである。Mn11のゲート電位は、0Vである。
この状態では、In1およびIn2のNMOSトランジスタはオフ状態であり、PMOSトランジスタはオン状態である。Mn1およびMn2はオン状態である。Mn12とMn11の接続ノードの電位(中間電位)は、0Vであり、Mn11およびMn12のゲート電位は、1*Vaである。
以上、実施形態の充放電信号回路のローサイド側における動作を説明したが、ハイサイド側の動作も同様であり、説明は省略する。
実施形態の充放電信号回路では、1つのレベルシフタの出力する駆動信号で、2段のインバータを介して2段のハイサイド側トランジスタまたは2段のローサイド側トランジスタを駆動する。これにより、レベルシフタの段数を減らして、駆動信号の遅延を低減する。
31 PWM制御回路
41〜49、61−66、81−83 レベルシフタ
Mp1〜Mp3、Mn15−18 スイッチング用PMOSトランジスタ
Mn1〜Mn6、Mn11−14 スイッチング用NMOSトランジスタ
Ip1〜Ip3 インバータ
In1〜In3 インバータ
Ch1〜Ch3,Cl1〜Cl3 容量
Dh1〜Dh3,Dl1〜Dl3 ダイオード
Sp1〜Sp2,Sn1〜Sn3 スイッチ用トランジスタ
C0,C1 容量
L1 インダクタ
Claims (12)
- 高電位側電源と出力ノード間に直列に接続された複数のハイサイド側トランジスタと、
低電位側電源と前記出力ノード間に直列に接続された複数のローサイド側トランジスタと、
前記複数のハイサイド側トランジスタのそれぞれに対応して設けられた複数のハイサイド側駆動回路と、
前記複数のローサイド側トランジスタのそれぞれに対応して設けられた複数のローサイド側駆動回路と、
駆動信号を出力する駆動信号生成回路と、を備え、
各ハイサイド側駆動回路は、
前記駆動信号のレベルを変換するハイサイドレベルシフタと、
直列に接続された容量とスイッチ素子の容量スイッチ列であって、前記ハイサイド側トランジスタと並列に接続されたハイサイド容量スイッチ列と、
前記ハイサイド側トランジスタのソースと、前記ハイサイド容量スイッチ列の前記容量と前記スイッチ素子の接続ノード間に接続され、前記ハイサイドレベルシフタの出力が供給され、前記ハイサイド側トランジスタに駆動信号を出力するハイサイド駆動部と、を備え、
各ローサイド側駆動回路は、
前記駆動信号のレベルを変換するローサイドレベルシフタと、
直列に接続され容量とスイッチ素子の容量スイッチ列であって、前記ローサイド側トランジスタと並列に接続されたローサイド容量スイッチ列と、
前記ローサイド側トランジスタのソースと、前記ローサイド容量スイッチ列の前記容量と前記スイッチ素子の接続ノード間に接続され、前記ローサイドレベルシフタの出力が供給され、前記ローサイド側トランジスタに駆動信号を出力するローサイド駆動部と、を備え、
複数の前記ハイサイドレベルシフタおよび複数の前記ローサイドレベルシフタのうち、隣接する少なくとも1組の前記ハイサイドレベルシフタまたは前記ローサイドレベルシフタは、共通であり、
隣接する2個の前記ハイサイド駆動部または前記ローサイド駆動部は、共通の前記ハイサイドレベルシフタまたは前記ローサイドレベルシフタからの同じ出力を受けることを特徴とする充放電信号回路。 - 前記出力ノードから高レベルを出力する時には、
各ハイサイド側駆動回路の前記ハイサイド容量スイッチ列の前記スイッチ素子がオフし、前記容量に充電した電圧により、複数の前記ハイサイド駆動部が前記複数のハイサイド側トランジスタをオンするように駆動し、
各ローサイド側駆動回路の前記ローサイド容量スイッチ列の前記容量が充電され、前記出力ノードと前記低電位側電源の間の電圧を、複数の前記ローサイド容量スイッチ列により分割した電圧で、複数の前記ローサイド駆動部が前記複数のローサイド側トランジスタをオフするように駆動し、
前記出力ノードから低レベルを出力する時には、
各ハイサイド側駆動回路の前記ハイサイド容量スイッチ列の前記容量が充電され、前記出力ノードと前記高電位側電源の間の電圧を、複数の前記ハイサイド容量スイッチ列により分割した電圧で、複数の前記ハイサイド駆動部が前記複数のハイサイド側トランジスタをオフするように駆動し、
各ローサイド側駆動回路の前記ローサイド容量スイッチ列の前記スイッチ素子がオフし、前記容量に充電した電圧により、複数の前記ローサイド駆動部が前記複数のローサイド側トランジスタをオンするように駆動する、ことを特徴とする請求項1記載の充放電信号回路。 - 前記スイッチ素子は、ダイオードであることを特徴とする請求項1または2記載の充放電信号回路。
- 前記ハイサイド側駆動回路の前記ハイサイド容量スイッチ列の前記スイッチ素子は、前記ハイサイド駆動部の出力がゲートに印加され、前記ハイサイド側トランジスタをオンする時にはオフし、前記ハイサイド側トランジスタがオフする時にはオンするトランジスタであることを特徴とする請求項1または2記載の充放電信号回路。
- 各ハイサイド側駆動回路は、直列に接続された複数のダイオードを含むダイオード列であって、前記ハイサイド容量スイッチ列または前記容量に並列に接続されたハイサイドダイオード列を有し、
各ローサイド側駆動回路は、直列に接続された複数のダイオードを含むダイオード列であって、前記ローサイド容量スイッチ列または前記容量に並列に接続されたローサイドダイオード列を有することを特徴とする請求項1から4のいずれか1項記載の充放電信号回路。 - 前記ハイサイド側トランジスタはPMOSトランジスタであり、
前記ローサイド側トランジスタはNMOSトランジスタである、請求項1記載の充放電信号回路。 - 前記ハイサイド側トランジスタおよび前記ローサイド側トランジスタはNMOSトランジスタである、請求項1記載の充放電信号回路。
- 前記高電位側電源に接続される前記ハイサイド側駆動回路の前記容量を常時充電するハイサイド充電回路と、
前記低電位側電源に接続される前記ローサイド側駆動回路の前記容量を常時充電するローサイド充電回路と、
隣接する前記ハイサイド側駆動回路の前記ハイサイド容量スイッチ列の前記容量と前記スイッチ素子の接続ノード間に接続され、隣接する前記ハイサイド側駆動回路の前記高電位側電源から遠い側の前記ハイサイド駆動部の出力がゲートに印加される、少なくとも1つの充電PMOSトランジスタと、
隣接する前記ローサイド側駆動回路の前記ローサイド容量スイッチ列の前記容量と前記スイッチ素子の接続ノード間に接続され、隣接する前記ローサイド側駆動回路の前記低電位側電源から遠い側の前記ローサイド駆動部の出力がゲートに印加される、少なくとも1つの充電NMOSトランジスタと、を備えることを特徴とする請求項6記載の充放電信号回路。 - 前記高電位側電源の電圧が、所定電圧よりも低いことを検出する電源電圧検出回路と、
前記高電位側電源の電圧が所定電圧よりも低い場合に、前記高電位側電源に接続される前記ハイサイド側トランジスタ、前記低電位側電源に接続される前記ローサイド側トランジスタ、前記高電位側電源に接続される前記ハイサイド側駆動回路に接続される前記充電PMOSトランジスタ、および前記低電位側電源に接続される前記ローサイド側駆動回路に接続される前記充電NMOSトランジスタを、オン状態に維持することを特徴とする請求項8記載の充放電信号回路。 - 前記低電位側電源に接続される前記ローサイド側駆動回路の前記容量を常時充電するローサイド充電回路と、
隣接する前記ハイサイド側駆動回路の前記ハイサイド容量スイッチ列および/または前記ローサイド側駆動回路の前記ローサイド容量スイッチ列の前記容量と前記スイッチ素子の接続ノード間に接続され、隣接する前記ハイサイド側駆動回路または前記ローサイド側駆動回路の前記低電位側電源から遠い側の前記ハイサイド駆動部または前記ローサイド駆動部の出力がゲートに印加される、少なくとも3つの充電NMOSトランジスタと、を備えることを特徴とする請求項7記載の充放電信号回路。 - 一方の端子が接地された容量と、
一方の端子が、前記容量の他方の端子に接続されたインダクタと、
前記インダクタの他方の端子に印加する交流信号を出力する充放電信号回路と、を備えるDCDCコンバータであって、
前記充放電信号回路は、請求項1から10のいずれか1項記載の充放電信号回路であることを特徴とするDCDCコンバータ。 - 前記駆動信号生成回路は、PWM信号を出力することを特徴とする請求項11記載のDCDCコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013231281A JP6171861B2 (ja) | 2013-11-07 | 2013-11-07 | 充放電信号回路およびdcdcコンバータ |
US14/464,499 US9263935B2 (en) | 2013-11-07 | 2014-08-20 | Charge and discharge signal circuit and DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013231281A JP6171861B2 (ja) | 2013-11-07 | 2013-11-07 | 充放電信号回路およびdcdcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015091209A JP2015091209A (ja) | 2015-05-11 |
JP6171861B2 true JP6171861B2 (ja) | 2017-08-02 |
Family
ID=53006575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013231281A Expired - Fee Related JP6171861B2 (ja) | 2013-11-07 | 2013-11-07 | 充放電信号回路およびdcdcコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9263935B2 (ja) |
JP (1) | JP6171861B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6088331B2 (ja) * | 2013-04-10 | 2017-03-01 | 富士通株式会社 | 充放電信号回路およびdcdcコンバータ |
JP6465992B2 (ja) * | 2015-10-16 | 2019-02-06 | ローム株式会社 | Dc/dcコンバータおよびその制御回路、システム電源 |
US9492144B1 (en) * | 2015-12-02 | 2016-11-15 | Butterfly Network, Inc. | Multi-level pulser and related apparatus and methods |
US9793892B2 (en) * | 2016-03-10 | 2017-10-17 | Peregrine Semiconductor Corporation | High speed and high voltage driver |
DE102017112248B4 (de) * | 2017-06-02 | 2019-06-27 | Infineon Technologies Dresden Gmbh | Elektronische Schaltung mit mehreren in Reihe geschalteten elektronischen Schaltern und einer Ansteuerschaltung und Verfahren |
JP6887320B2 (ja) * | 2017-06-13 | 2021-06-16 | 株式会社日立製作所 | 電力変換ユニットの駆動回路および駆動方法、電力変換ユニット、並びに電力変換装置 |
KR101927716B1 (ko) | 2017-10-26 | 2018-12-11 | 주식회사 만도 | 스위칭 소자 드라이버 및 전원 장치 |
DE102018128907A1 (de) * | 2017-11-17 | 2019-05-23 | Bruce T. Williams | Hochgeschwindigkeits-Hochspannungs-Verstärkerendstufe mit linearer oder Klasse-D-Topologie |
CN109787607B (zh) * | 2019-01-10 | 2023-05-26 | 苏州睿晟芯微电子科技有限公司 | 基于低压器件的高压高速io电路 |
US11664800B1 (en) * | 2019-07-15 | 2023-05-30 | Xilinx, Inc. | Circuit for and method of implementing IO connections in an integrated circuit device |
US20240162899A1 (en) * | 2022-11-15 | 2024-05-16 | Nxp Usa, Inc. | Cascoded transistor switch |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628010B2 (ja) | 1987-12-17 | 1994-04-13 | 日本電気株式会社 | 高電圧制御回路 |
US7315151B2 (en) * | 1995-01-11 | 2008-01-01 | Microplanet Inc. | Method and apparatus for electronic power control |
US5616945A (en) | 1995-10-13 | 1997-04-01 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
JP3467679B2 (ja) * | 1998-05-11 | 2003-11-17 | 株式会社豊田自動織機 | Dc/dc変換器 |
JP2000201475A (ja) * | 1999-01-04 | 2000-07-18 | Texas Instr Japan Ltd | 電源装置 |
JP3474809B2 (ja) | 1999-08-23 | 2003-12-08 | 株式会社東芝 | 直流電圧変換回路とこれを用いた集積回路 |
TW200525869A (en) | 2004-01-28 | 2005-08-01 | Renesas Tech Corp | Switching power supply and semiconductor IC |
JP4477952B2 (ja) * | 2004-07-09 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置、dc/dcコンバータおよび電源システム |
JP2007074191A (ja) * | 2005-09-06 | 2007-03-22 | Fujitsu Ltd | 半導体装置 |
JP4934880B2 (ja) * | 2006-03-20 | 2012-05-23 | 独立行政法人国立高等専門学校機構 | 高圧電源回路 |
DE102006037336B3 (de) * | 2006-08-10 | 2008-02-07 | Semikron Elektronik Gmbh & Co. Kg | Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente |
US7863877B2 (en) * | 2006-12-11 | 2011-01-04 | International Rectifier Corporation | Monolithically integrated III-nitride power converter |
JP4916964B2 (ja) * | 2007-07-12 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | Dc−dcコンバータ、ドライバic、およびシステムインパッケージ |
US7635998B1 (en) * | 2008-07-10 | 2009-12-22 | Freescale Semiconductor, Inc. | Pre-driver for bridge circuit |
JP2010258928A (ja) * | 2009-04-28 | 2010-11-11 | Renesas Electronics Corp | 半導体集積回路 |
US8786266B2 (en) * | 2010-02-01 | 2014-07-22 | Microchip Technology Incorporated | Effective current sensing for high voltage switching regulators |
JP5655196B2 (ja) | 2010-08-25 | 2015-01-21 | リコー電子デバイス株式会社 | スイッチングコンバータ回路 |
CN202094794U (zh) * | 2011-05-18 | 2011-12-28 | 南京博兰得电子科技有限公司 | 一种自举型门极驱动控制电路 |
JP5916168B2 (ja) * | 2011-06-29 | 2016-05-11 | シナプティクス インコーポレイテッド | 中電圧デバイスを使用する高電圧ドライバ |
CN103248353B (zh) * | 2012-02-07 | 2016-05-25 | 昂宝电子(上海)有限公司 | 用于电压驱动器的电平位移系统和方法 |
TW201340078A (zh) * | 2012-03-22 | 2013-10-01 | Richtek Technology Corp | 提高驅動器效率的電壓轉換電路及方法 |
JP6039327B2 (ja) * | 2012-09-14 | 2016-12-07 | リコー電子デバイス株式会社 | スイッチング電源装置 |
US9000702B2 (en) * | 2012-11-05 | 2015-04-07 | Active-Semi, Inc. | Power management multi-chip module with separate high-side driver integrated circuit die |
JP6088331B2 (ja) * | 2013-04-10 | 2017-03-01 | 富士通株式会社 | 充放電信号回路およびdcdcコンバータ |
-
2013
- 2013-11-07 JP JP2013231281A patent/JP6171861B2/ja not_active Expired - Fee Related
-
2014
- 2014-08-20 US US14/464,499 patent/US9263935B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9263935B2 (en) | 2016-02-16 |
US20150123640A1 (en) | 2015-05-07 |
JP2015091209A (ja) | 2015-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6088331B2 (ja) | 充放電信号回路およびdcdcコンバータ | |
JP6171861B2 (ja) | 充放電信号回路およびdcdcコンバータ | |
JP5967871B2 (ja) | 電源装置 | |
JP4849907B2 (ja) | チャージポンプ回路 | |
JP5744871B2 (ja) | 高効率安定化チャージポンプ | |
US8339184B2 (en) | Gate voltage boosting element for charge pump | |
US9806616B2 (en) | Control circuit for multiple high side switches | |
US20070096796A1 (en) | High voltage charge pump with wide range of supply voltage | |
JP2011120407A (ja) | チャージポンプ回路 | |
CN1681191B (zh) | 升压电路以及半导体集成电路 | |
US9438103B2 (en) | Low voltage and high driving charge pump | |
JP6223817B2 (ja) | チャージポンプ回路 | |
US8362824B2 (en) | Exponential voltage conversion switched capacitor charge pump | |
KR20170131452A (ko) | 파워 fet들의 캐스코드 스택용 드라이브 | |
US7317347B2 (en) | Charge pump circuit with reuse of accumulated electrical charge | |
US20090072889A1 (en) | Charge Pump | |
JP3548161B2 (ja) | チャージポンプ回路 | |
Urso et al. | A switched capacitor DC-DC buck converter for a wide input voltage range | |
TWI493855B (zh) | 電壓轉換電路 | |
US9077259B2 (en) | Gate driver circuit and method | |
US11437907B2 (en) | Charge pump architecture | |
JP5446637B2 (ja) | 昇圧回路 | |
JP2024043304A (ja) | レベルシフト回路 | |
JP2018078758A (ja) | Dc/dcコンバータ | |
Callemeyn et al. | A monolithic stacked Class-D approach for high voltage DC-AC conversion in standard CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6171861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |