JPWO2017056679A1 - 多相電力変換装置の制御回路 - Google Patents
多相電力変換装置の制御回路 Download PDFInfo
- Publication number
- JPWO2017056679A1 JPWO2017056679A1 JP2017542969A JP2017542969A JPWO2017056679A1 JP WO2017056679 A1 JPWO2017056679 A1 JP WO2017056679A1 JP 2017542969 A JP2017542969 A JP 2017542969A JP 2017542969 A JP2017542969 A JP 2017542969A JP WO2017056679 A1 JPWO2017056679 A1 JP WO2017056679A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- overcurrent
- switching element
- phase
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
複数相同時にアーム短絡が起きても、多相電力変換装置のスイッチング素子やドライバ回路の損傷を防止できる多相電力変換装置の制御回路を提供する。スイッチング素子を流れる電流を電圧値として検出する電流検出部(２２)と、電流検出部(２２)で検出した電圧値が第１の基準電圧より大きい場合に個別過電流検出信号Ｓｃｕを出力する過電流検出部(２３)と、２相以上の電流検出部で過電流状態を検出したときに複数相過電流信号を出力して駆動回路のスイッチング素子の制御端子とエミッタ端子を短絡させる過電流状態制御部(２５)を備えた。
Description
本発明は、多相電力変換装置において、過電流状態発生時にスイッチング素子などを保護する多相電力変換装置の制御回路に関する。
従来の例えば、３相電力を出力する多相電力変換装置における制御回路は、例えば３相のうちのいずれか１相において、過電流状態を検出したときに、該当する１相のスイッチング素子の制御端子へのソース電流の供給を停止させるとともに、スイッチング素子の制御端子の電圧を所定の基準電圧に合わせて安定化させる方法が用いられている（例えば、特許文献１参照）。
この従来技術では、過電流状態を検出した過電流検出信号で演算増幅器を動作させ、この演算増幅器で、スイッチング素子の制御端子に出力する出力電圧を分圧した分圧電圧と基準電圧とを比較し、分圧電圧が基準電圧となるように出力電圧を制御するようにしている。
この従来技術では、過電流状態を検出した過電流検出信号で演算増幅器を動作させ、この演算増幅器で、スイッチング素子の制御端子に出力する出力電圧を分圧した分圧電圧と基準電圧とを比較し、分圧電圧が基準電圧となるように出力電圧を制御するようにしている。
しかしながら、上記従来技術では、過電流状態を検出してもスイッチング素子の制御端子に供給される出力電圧は分圧電圧が基準電圧となるように制御されており、スイッチング素子がオン状態を継続することになる。
このため、スイッチング素子をオフ状態とするために、スイッチング素子の制御端子及び低電位側端子間に別途スイッチ素子を接続し、このスイッチ素子を遅延回路で所定時間遅延させた遅延過電流検出信号でオン状態に制御することにより、スイッチング素子の制御端子及び低電位側端子間を短絡することが考えられる。
このため、スイッチング素子をオフ状態とするために、スイッチング素子の制御端子及び低電位側端子間に別途スイッチ素子を接続し、このスイッチ素子を遅延回路で所定時間遅延させた遅延過電流検出信号でオン状態に制御することにより、スイッチング素子の制御端子及び低電位側端子間を短絡することが考えられる。
ところで、多相インバータ及び多相コンバータ等の多相電力変換装置では、ノイズなどによる誤動作により、稀に複数相が同時にアーム短絡して過電流状態になることがある。このような複数相同時のアーム短絡においては１相のみのアーム短絡に比べて数倍の過電流が流れる。このような大きな過電流が流れると、電流の時間的変化によりワイヤボンディングのようなリアクタンス部分の両端に瞬間的な電圧シフトが発生する。この電圧シフトがトリガーとなって、回路内の閉ループにおいて振動が発生する。
この複数相同時のアーム短絡によって、遅延回路で設定された遅れ時間の間すなわち演算増幅器で出力電圧を設定電圧に制御している間に、図３（Ｂ）のｔ１からｔ２の間で示すように大きな振幅を伴う発振現象が起こり、アーム短絡開始から遅延回路で設定される上述の遅れ時間以内に多相電力変換装置のスイッチング素子を構成するＩＧＢＴの耐圧を超えてしまうとこのＩＧＢＴやドライバ回路が損傷することがある。
この複数相同時のアーム短絡によって、遅延回路で設定された遅れ時間の間すなわち演算増幅器で出力電圧を設定電圧に制御している間に、図３（Ｂ）のｔ１からｔ２の間で示すように大きな振幅を伴う発振現象が起こり、アーム短絡開始から遅延回路で設定される上述の遅れ時間以内に多相電力変換装置のスイッチング素子を構成するＩＧＢＴの耐圧を超えてしまうとこのＩＧＢＴやドライバ回路が損傷することがある。
本発明の課題は、このような複数相同時にアーム短絡が起きても、多相電力変換装置のスイッチング素子やドライバ回路の損傷を防止することにある。
本発明に係る多相電力変換装置の制御回路の一態様は、多相電力変換装置の制御回路であって、多相のそれぞれに設けられたスイッチング素子にそれぞれ対応して駆動するスイッチング素子駆動回路を有し、このスイッチング素子駆動回路は、対応したスイッチング素子を動作状態とする場合にスイッチング素子の制御端子にソース電流を供給し、スイッチング素子を非動作状態とする場合に制御端子にシンク電流を供給する駆動電流供給回路と、スイッチング素子を流れる電流を電圧値として検出する電流検出部と、電流検出部で検出した電圧値が第１の基準電圧より大きい場合に個別過電流検出信号を出力する過電流検出部と、少なくとも２相以上の前記スイッチング素子駆動回路の過電流検出部が前記個別過電流検出信号を出力した時に複数相過電流信号を出力してスイッチング素子の制御端子と低電位側端子を短絡させる過電流状態制御部とを備えている。
本発明によれば、２相同時、または３相同時等の多相同時でのアーム短絡が発生した場合には、検出後所定時間の経過を待たずに短絡保護の対処をするため、スイッチング素子やドライバ回路の損傷がなくなる。
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の一の実施の形態に係る半導体素子の駆動装置について図面を参照して説明する。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の一の実施の形態に係る半導体素子の駆動装置について図面を参照して説明する。
図１において、１は多相電力変換装置としての３相インバータ装置である。この３相インバータ装置１は、直流電圧源（図示せず）に接続された正極ラインＰ及び負極ラインＮ間に３つのスイッチングアームＳＡ１〜ＳＡ３が並列に接続されている。
スイッチングアームＳＡ１は、スイッチング素子としてのＩＧＢＴ１１（Ｘ相）及びＩＧＢＴ１２（Ｕ相）とが負極ラインＮ及び正極ラインＰ間に直列に接続され、これらＩＧＢＴ１１及びＩＧＢＴ１２の接続点から交流出力端子ｔｕが導出されている。
また、スイッチングアームＳＡ２は、スイッチング素子としてのＩＧＢＴ１３（Ｙ相）及びＩＧＢＴ１４（Ｖ相）とが負極ラインＮ及び正極ラインＰ間に直列に接続され、これらＩＧＢＴ１３及びＩＧＢＴ１４の接続点から交流出力端子ｔｖが導出されている。
スイッチングアームＳＡ１は、スイッチング素子としてのＩＧＢＴ１１（Ｘ相）及びＩＧＢＴ１２（Ｕ相）とが負極ラインＮ及び正極ラインＰ間に直列に接続され、これらＩＧＢＴ１１及びＩＧＢＴ１２の接続点から交流出力端子ｔｕが導出されている。
また、スイッチングアームＳＡ２は、スイッチング素子としてのＩＧＢＴ１３（Ｙ相）及びＩＧＢＴ１４（Ｖ相）とが負極ラインＮ及び正極ラインＰ間に直列に接続され、これらＩＧＢＴ１３及びＩＧＢＴ１４の接続点から交流出力端子ｔｖが導出されている。
さらに、スイッチングアームＳＡ３は、スイッチング素子としてのＩＧＢＴ１５（Ｚ相）及びＩＧＢＴ１６（Ｗ相）とが負極ラインＮ及び正極ラインＰ間に直列に接続され、これらＩＧＢＴ１５及びＩＧＢＴ１６の接続点から交流出力端子ｔｗが導出されている。
そして、各交流出力端子ｔｕ,ｔｖ,ｔｗに３相交流モータ等の３相負荷が接続される。
また、３相インバータ装置１を構成する各ＩＧＢＴ１１〜１６は、ＩＧＢＴ１１で代表して示すように、コレクタがＩＧＢＴ１１のコレクタに接続され、ゲートがＩＧＢＴ１１のゲートに接続された電流検出用ＩＧＢＴ１７をそれぞれ図示省略しているが備えている。
そして、各交流出力端子ｔｕ,ｔｖ,ｔｗに３相交流モータ等の３相負荷が接続される。
また、３相インバータ装置１を構成する各ＩＧＢＴ１１〜１６は、ＩＧＢＴ１１で代表して示すように、コレクタがＩＧＢＴ１１のコレクタに接続され、ゲートがＩＧＢＴ１１のゲートに接続された電流検出用ＩＧＢＴ１７をそれぞれ図示省略しているが備えている。
そして、３相インバータ装置１を構成する各ＩＧＢＴ１１〜１６のゲート電圧ＶＧが、ＩＧＢＴ１１で代表して示すように、スイッチング素子駆動回路としてのドライバ回路１１１によって制御される。６個のＩＧＢＴを駆動するためには、それぞれにドライバ回路が必要であるが、図１にはこれらのドライバ回路を代表させてＸ相のＩＧＢＴ１１を駆動するドライバ回路１１１のみを示している。
このドライバ回路１１１は、３相インバータ装置１のＩＧＢＴ１１をオン・オフ制御するオン・オフ制御信号ＣＳが入力される制御信号入力端子ｔｉｎ、直流制御電圧源３０からの直流電圧Ｖｃｃが入力される直流制御電源端子ｔｖｃｃ、インバータ装置１のＩＧＢＴ１１のゲートに接続される出力端子ｔｏｕｔ、インバータ装置１の負極ラインＮに接続される第１のグランド端子ｔｐｇｎｄ、インバータ装置１の電流検出用ＩＧＢＴ１７のエミッタが接続される検出電流入力端子ｔｏｃ、外部のグランド（図示せず）に接続される第２のグランド端子ｔｇｎｄを備えている。
このドライバ回路１１１は、３相インバータ装置１のＩＧＢＴ１１をオン・オフ制御するオン・オフ制御信号ＣＳが入力される制御信号入力端子ｔｉｎ、直流制御電圧源３０からの直流電圧Ｖｃｃが入力される直流制御電源端子ｔｖｃｃ、インバータ装置１のＩＧＢＴ１１のゲートに接続される出力端子ｔｏｕｔ、インバータ装置１の負極ラインＮに接続される第１のグランド端子ｔｐｇｎｄ、インバータ装置１の電流検出用ＩＧＢＴ１７のエミッタが接続される検出電流入力端子ｔｏｃ、外部のグランド（図示せず）に接続される第２のグランド端子ｔｇｎｄを備えている。
また、ドライバ回路１１１は、駆動電流供給回路２１と、電流検出部２２と、過電流検出部２３と、複数相過電流状態検出部２４と、過電流状態制御部２５とを備えている。
駆動電流供給回路２１は、直流制御電圧端子ｔｖｃｃ及び第１のグランド端子ｔｐｇｎｄ間に直列に接続されたソース電流を制御する第１のスイッチング素子としてのＰチャネル電界効果型トランジスタ２６と、シンク電流を制御する第２のスイッチング素子としてのＮチャネル電界効果型トランジスタ２７とを有する。
Ｐチャネル電界効果トランジスタ２６は、ソースが直流制御電源端子ｔｖｃｃに接続され、ドレインがＮチャネル電界効果トランジスタ２７のドレインに接続され、ゲートがオア回路２８に接続されている。このオア回路２８には、後述する過電流検出部２３の個別過電流検出信号Ｓｃｕ、遅延回路６３の遅延過電流検出信号Ｓｃｄ、制御信号入力端子ｔｉｎに入力される制御信号ＣＳが入力されている。
駆動電流供給回路２１は、直流制御電圧端子ｔｖｃｃ及び第１のグランド端子ｔｐｇｎｄ間に直列に接続されたソース電流を制御する第１のスイッチング素子としてのＰチャネル電界効果型トランジスタ２６と、シンク電流を制御する第２のスイッチング素子としてのＮチャネル電界効果型トランジスタ２７とを有する。
Ｐチャネル電界効果トランジスタ２６は、ソースが直流制御電源端子ｔｖｃｃに接続され、ドレインがＮチャネル電界効果トランジスタ２７のドレインに接続され、ゲートがオア回路２８に接続されている。このオア回路２８には、後述する過電流検出部２３の個別過電流検出信号Ｓｃｕ、遅延回路６３の遅延過電流検出信号Ｓｃｄ、制御信号入力端子ｔｉｎに入力される制御信号ＣＳが入力されている。
Ｎチャネル電界効果トランジスタ２７は、ドレインがＰチャネル電界効果トランジスタ２６のソースに接続され、ソースが第１のグランド端子ｔｐｇｎｄに接続され、ゲートが入力端子ｔｉｎに接続されている。
そして、Ｐチャネル電界効果型トランジスタ２６及びＮチャネル電界効果型トランジスタ２７の接続点が出力端子ｔｏｕｔに接続されている。
電流検出部２２は、電流入力端子ｔｏｃと第２のグランド端子ｔｇｎｄとの間に直列に接続された抵抗４１及び４２を有し、抵抗４１及び４２の接続点から３相インバータ装置１のＩＧＢＴ１１のコレクタに流れる電流値に応じた電圧値Ｖｉが出力される。
そして、Ｐチャネル電界効果型トランジスタ２６及びＮチャネル電界効果型トランジスタ２７の接続点が出力端子ｔｏｕｔに接続されている。
電流検出部２２は、電流入力端子ｔｏｃと第２のグランド端子ｔｇｎｄとの間に直列に接続された抵抗４１及び４２を有し、抵抗４１及び４２の接続点から３相インバータ装置１のＩＧＢＴ１１のコレクタに流れる電流値に応じた電圧値Ｖｉが出力される。
また、過電流検出部２３は、非反転入力端子に電流検出部２２から出力される電圧値Ｖｉが入力され、反転入力端子に第１の基準電圧源５９から第１の基準電圧Ｖｂ１が入力された比較器５１を備えている。この比較器５１は、Ｖｉ＜Ｖｂ１であるときにＬレベル、Ｖｉ≧Ｖｂ１であるときにＨレベルとなる比較信号を個別過電流検出信号Ｓｃｕとして出力する。
複数相過電流状態検出部２４は、過電流検出部２３から出力される個別過電流検出信号Ｓｃｕを他のドライバ回路１１３及び１１５に出力する出力端子３１と、他のドライバ回路１１３及び１１５の過電流検出部２３から出力される個別過電流検出信号Ｓｃｖ及びＳｃｗが入力される入力端子３２及び３３とを備えている。
複数相過電流状態検出部２４は、過電流検出部２３から出力される個別過電流検出信号Ｓｃｕを他のドライバ回路１１３及び１１５に出力する出力端子３１と、他のドライバ回路１１３及び１１５の過電流検出部２３から出力される個別過電流検出信号Ｓｃｖ及びＳｃｗが入力される入力端子３２及び３３とを備えている。
また、複数相過電流状態検出部２４は、３つのアンド回路５２ａ、５２ｂ及び５２ｃと、これらアンド回路５２ａ、５２ｂ及び５２ｃの出力が入力されるオア回路５３とを備えている。アンド回路５２ａには、個別過電流検出信号Ｓｃｕ及びＳｃｖが入力され，これらの論理積出力がオア回路５３に出力される。アンド回路５２ｂには、個別過電流検出信号Ｓｃｕ及びＳｃｗが入力され、これらの論理積出力がオア回路５３に出力される。アンド回路５２ｃには、個別過電流検出信号Ｓｃｖ及びＳｃｗが入力され、これらの論理積出力がオア回路５３に出力される。そして、オア回路５３の論理和出力が複数相過電流信号Ｓｏｃとして出力される。
過電流状態制御部２５は、駆動電流供給回路２１のスイッチング素子２７と並列に接続された短絡用スイッチ素子６１と、出力端子ｔｏｕｔのゲート電圧ＶＧを第２基準電圧Ｖｂ２に制御する演算増幅器６５とを備えている。
短絡用スイッチ素子６１は、例えばＮチャネル電界効果トランジスタで構成されている。このＮチャネル電界効果トランジスタは、ドレインが駆動電流供給回路２１の電界効果トランジスタ２６及び２７の接続点と出力端子ｔｏｕｔとの間に接続され、ソースが駆動電流供給回路の電界効果トランジスタ２７のソース及び第１のグランド端子ｔｐｇｎｄ間に接続され、ゲートがオア回路６２に接続されている。
短絡用スイッチ素子６１は、例えばＮチャネル電界効果トランジスタで構成されている。このＮチャネル電界効果トランジスタは、ドレインが駆動電流供給回路２１の電界効果トランジスタ２６及び２７の接続点と出力端子ｔｏｕｔとの間に接続され、ソースが駆動電流供給回路の電界効果トランジスタ２７のソース及び第１のグランド端子ｔｐｇｎｄ間に接続され、ゲートがオア回路６２に接続されている。
オア回路６２には、複数相過電流状態検出部２４から出力される複数相過電流信号Ｓｏｃと過電流検出部２３の個別過電流検出信号Ｓｃｕを所定時間遅延させる遅延回路６３から出力される遅延過電流検出信号Ｓｃｄ入力されている。この短絡用スイッチ素子６１がオン状態となることにより、スイッチング素子１１の制御端子（ゲート端子）及び低電位側端子（エミッタ端子）間が短絡される。
演算増幅器６５は、非反転入力端子が第２の基準電圧Ｖｂ２を出力する第２の基準電圧源６６に接続され、反転入力端子が短絡用スイッチ素子６１と並列に接続された分圧抵抗６７及び６８の接続点に接続され、出力端子が出力端子ｔｏｕｔに接続されている。この演算増幅器６５に供給される動作電源は、過電流検出部２３から出力される個別過電流検出信号Ｓｃｕ及び複数相過電流状態検出部２４から出力される複数相過電流信号Ｓｏｃが論理反転回路（ＮＯＴ回路）６９を介して入力されるアンド回路７０から供給される。
演算増幅器６５は、非反転入力端子が第２の基準電圧Ｖｂ２を出力する第２の基準電圧源６６に接続され、反転入力端子が短絡用スイッチ素子６１と並列に接続された分圧抵抗６７及び６８の接続点に接続され、出力端子が出力端子ｔｏｕｔに接続されている。この演算増幅器６５に供給される動作電源は、過電流検出部２３から出力される個別過電流検出信号Ｓｃｕ及び複数相過電流状態検出部２４から出力される複数相過電流信号Ｓｏｃが論理反転回路（ＮＯＴ回路）６９を介して入力されるアンド回路７０から供給される。
図２は、端子３１、３２、３３に関するドライバ回路１１１、１１３、１１５間の相互接続方法を示す図である。ドライバ回路１１１、１１３、１１５はそれぞれ、ＩＧＢＴ１１、１３、１５を駆動する回路であり、それぞれの構成は図１のドライバ回路１１１と同等である。図２に示すように、１つのドライバ回路の端子３１を他のドライバ回路の端子３２または３３に接続するようにしている。
次に上記第１の実施形態の動作について説明する。
はじめに、ＩＧＢＴ１１のコレクタとエミッタが短絡（アーム短絡）していない正常状態での動作について説明する。
端子ｔｉｎには、ＩＧＢＴ１１のオン・オフを切り替えるための制御信号ＣＳが入力される。この制御信号ＣＳは、ドライバ回路１１１の入力電圧Ｖｃｃ（以下Ｈレベルとも記す）とグランド電圧（以下Ｌレベルとも記す）間を遷移する矩形波信号である。端子ｔｉｎの電圧がＬレベルになると、Ｎチャネル電界効果型トランジスタ２７は非導通状態となる。
はじめに、ＩＧＢＴ１１のコレクタとエミッタが短絡（アーム短絡）していない正常状態での動作について説明する。
端子ｔｉｎには、ＩＧＢＴ１１のオン・オフを切り替えるための制御信号ＣＳが入力される。この制御信号ＣＳは、ドライバ回路１１１の入力電圧Ｖｃｃ（以下Ｈレベルとも記す）とグランド電圧（以下Ｌレベルとも記す）間を遷移する矩形波信号である。端子ｔｉｎの電圧がＬレベルになると、Ｎチャネル電界効果型トランジスタ２７は非導通状態となる。
また、正常動作時には端子ｔｉｎからの制御信号ＣＳのＬレベル時にオア回路２８の他の入力もＬレベルとなっているので、Ｐチャネル電界効果型トランジスタ２６のゲート電位がＬレベルになり、Ｐチャネル電界効果型トランジスタ２６は導通する。その結果、直流制御電圧源３０からＰチャネル電界効果型トランジスタ２６を介して、ＩＧＢＴ１１のゲート容量を充電するソース電流が供給されて端子ｔｏｕｔの電圧が入力電圧Ｖｃｃとなり、ＩＧＢＴ１１はターンオンする。
また、端子ｔｉｎに入力される制御信号ＣＳの電圧がＨレベルになると、Ｐチャネル電界効果型トランジスタ２６は非導通となり、これに代えてＮチャネル電界効果型トランジスタ２７が導通状態になる。したがって、ＩＧＢＴ１１のゲート容量を放電するシンク電流がＮチャネル電界効果型トランジスタ２７に流れて端子ｔｏｕｔはＬレベルになり、ＩＧＢＴ１１はターンオフする。このように、インバータ装置１はＩＧＢＴ１１〜１６のターンオンとターンオフの状態を順次切り替えて制御することにより、ＰＮ間の直流電圧から３相の交流電圧を得ることができる。
また、端子ｔｉｎに入力される制御信号ＣＳの電圧がＨレベルになると、Ｐチャネル電界効果型トランジスタ２６は非導通となり、これに代えてＮチャネル電界効果型トランジスタ２７が導通状態になる。したがって、ＩＧＢＴ１１のゲート容量を放電するシンク電流がＮチャネル電界効果型トランジスタ２７に流れて端子ｔｏｕｔはＬレベルになり、ＩＧＢＴ１１はターンオフする。このように、インバータ装置１はＩＧＢＴ１１〜１６のターンオンとターンオフの状態を順次切り替えて制御することにより、ＰＮ間の直流電圧から３相の交流電圧を得ることができる。
次に、１相のみでアーム短絡（ＩＧＢＴのコレクタとエミッタが短絡状態になること。ここではＩＧＢＴ１１に直列接続されているＩＧＢＴ１２が短絡状態になった時を考える。）が発生した場合、ＩＧＢＴ１１のコレクタとエミッタ間には数百ボルトの直流高電圧が印加され、ＩＧＢＴ１１がターンオンすると、ＩＧＢＴ１１に過大なコレクタ電流が流れる状態となる。
このため、ＩＧＢＴ１１のコレクタ電流検出用のＩＧＢＴ１７には、ＩＧＢＴ１１のコレクタ電流に比例した小さな電流が流れ、この電流はｔｏｃ端子を介して抵抗４１と抵抗４２に流入し、抵抗４２の両端電圧Ｖｉも上昇する。ＩＧＢＴ１１のコレクタ電流が大きくなるほど、抵抗４２の両端電圧Ｖｉもそれに比例して高くなる。前記抵抗４２の両端電圧Ｖｉが第１の基準電圧値Ｖｂ１以上になると、過電流検出部２３の比較器５１から出力される個別過電流検出信号Ｓｃｕは、ＬレベルからＨレベルに反転する。
このため、ＩＧＢＴ１１のコレクタ電流検出用のＩＧＢＴ１７には、ＩＧＢＴ１１のコレクタ電流に比例した小さな電流が流れ、この電流はｔｏｃ端子を介して抵抗４１と抵抗４２に流入し、抵抗４２の両端電圧Ｖｉも上昇する。ＩＧＢＴ１１のコレクタ電流が大きくなるほど、抵抗４２の両端電圧Ｖｉもそれに比例して高くなる。前記抵抗４２の両端電圧Ｖｉが第１の基準電圧値Ｖｂ１以上になると、過電流検出部２３の比較器５１から出力される個別過電流検出信号Ｓｃｕは、ＬレベルからＨレベルに反転する。
Ｈレベルに反転した個別過電流検出信号Ｓｃｕは、オア回路２８を介してＰチャネル電界効果型トランジスタ２６のゲートに供給されて、このＰチャネル電界効果型トランジスタ２６を非導通とする。
この１相のドライバ回路１１１でのみでアーム短絡を生じているときには、他のドライバ回路１１３及び１１５では過電流検出部２３で過電流を検出しておらず、入力端子３２及び３３に入力される個別過電流検出信号Ｓｃｖ及びＳｃｗはＬレベルとなっている。
このため、各アンド回路５２ａ、５２ｂ及び５２ｃから出力される論理積出力がＬレベルとなり、オア回路５３から出力される複数相過電流信号ＳｏｃはＬレベルを維持する。この複数相過電流信号Ｓｏｃが論理反転回路６９で論理反転される。
この１相のドライバ回路１１１でのみでアーム短絡を生じているときには、他のドライバ回路１１３及び１１５では過電流検出部２３で過電流を検出しておらず、入力端子３２及び３３に入力される個別過電流検出信号Ｓｃｖ及びＳｃｗはＬレベルとなっている。
このため、各アンド回路５２ａ、５２ｂ及び５２ｃから出力される論理積出力がＬレベルとなり、オア回路５３から出力される複数相過電流信号ＳｏｃはＬレベルを維持する。この複数相過電流信号Ｓｏｃが論理反転回路６９で論理反転される。
したがって、アンド回路７０の入力側には個別過電流検出信号のＨレベルと、複数相過電流信号Ｓｏｃが反転されたＨレベルとが入力されるので、その出力がＨレベルとなり、演算増幅器６５に作動電力を供給する。この結果、ドライバ回路１１１の出力電圧であるゲート電圧ＶＧが分圧抵抗６７及び６８による分圧電圧が第２の基準電圧Ｖｂ２と等しくなるように制御される。これにより、電圧Ｖtｏｕｔが端子ｔｖｃｃの電圧Ｖｃｃより低い一定値となるように制御して、ＩＧＢＴ１１に流れる電流を一定値に制限することでＩＧＢＴ１１のデバイス破壊を回避する。
また、過電流検出部２３の個別過電流検出信号Ｓｃｕは、遅延回路６３にも入力される。このため、遅延回路６３で予め設定された時間以上経過すると、遅延回路６３からＨレベルの遅延過電流検出信号Ｓｃｄが出力され、オア回路２８を介してＰチャネル電界効果型トランジスタ２６のゲートに供給され、このＰチャネル電界効果トランジスタ２６の非導通を継続させる。これと同時に、遅延過電流検出信号Ｓｃｄがオア回路６２を介して短絡用スイッチ素子６１のゲートに供給され、この短絡用スイッチ素子６１がオン状態に制御される。このため、端子toutの電圧をグランドレベルまで低下させる。したがって、ＩＧＢＴ１１のゲート及びエミッタ間が短絡される。
図３は端子ｔｏｕｔの電圧Ｖｔｏｕｔの波形を示す。（Ａ）は、１アーム短絡（１相のみ過電流）の場合の波形である。ｔ０はＶｔｉｎがステップダウンする時刻、ｔ１は電圧値Ｖｉが電圧値Ｖｂ１以上となり、過電流を検知する時刻、ｔ２は、時刻ｔ１から遅延回路６３で設定された遅延時間Δｔだけ遅れた時刻である（ｔ２＝ｔ１＋Δｔ）。このように、過電流が検出されると、電圧Ｖｏｕｔが演算増幅器６５によって一定電圧に制御され、その後遅延回路６３で設定される時間が経過してからゆっくり電圧Ｖtoutを低下させてゆく。
次に、２相以上で同時に過電流が発生した場合の動作を、図１〜図３を用いて説明する。図１および図２において、３相のうちのいずれかの２相に対応するＩＧＢＴ、例えばＩＧＢＴ１１とＩＧＢＴ１３が何らかの原因で同時に過電流状態になった場合、ドライバ回路１１１と１１３それぞれの端子３１に各過電流検出部２３から個別過電流検出信号ＳｃｕおよびＳｃｖが出力される。
この時、ドライバ回路１１１の端子３１の個別過電流検出信号Ｓｃｕによって、ドライバ回路１１１の端子３１に接続されるドライバ回路１１３の端子３２とドライバ回路１１５の端子３３へもドライバ回路１１１の個別過電流検出信号Ｓｃｕが出力される。同様に、ドライバ回路１１３の端子３１の個別過電流検出信号Ｓｃｖによって、ドライバ回路１１３の端子３１に接続されるドライバ回路１１１の端子３３とドライバ回路１１５の端子３２へもドライバ回路１１３の個別過電流検出信号Ｓｃｖが出力される。このため、ドライバ回路１１１では端子３１と３２に、ドライバ回路１１３では端子３１と３３に、ドライバ回路１１５では端子３２と３３に、それぞれＨレベルの個別過電流検出信号が与えられる。
この時、ドライバ回路１１１の端子３１の個別過電流検出信号Ｓｃｕによって、ドライバ回路１１１の端子３１に接続されるドライバ回路１１３の端子３２とドライバ回路１１５の端子３３へもドライバ回路１１１の個別過電流検出信号Ｓｃｕが出力される。同様に、ドライバ回路１１３の端子３１の個別過電流検出信号Ｓｃｖによって、ドライバ回路１１３の端子３１に接続されるドライバ回路１１１の端子３３とドライバ回路１１５の端子３２へもドライバ回路１１３の個別過電流検出信号Ｓｃｖが出力される。このため、ドライバ回路１１１では端子３１と３２に、ドライバ回路１１３では端子３１と３３に、ドライバ回路１１５では端子３２と３３に、それぞれＨレベルの個別過電流検出信号が与えられる。
すると、ドライバ回路１１１ではアンド回路５２ａが、ドライバ回路１１３ではアンド回路５２ｂが、ドライバ回路１１５ではアンド回路５２ｃが、それぞれＨレベルを出力するので、それぞれのオア回路５３もＨレベル、すなわち複数相過電流信号Ｓｏｃを出力する。オア回路５３の出力がＨレベルになると、オア回路６２の出力も直ちにＨレベルとなって、Ｎチャネル電界効果型トランジスタ６１が即座に導通する。この時のＶtout波形を図３（Ｃ）に示す。１相のみがアーム短絡すると遅延回路５４で予め設定された時間が経過してから初めてＮチャネル電界効果型トランジスタ６１がオンする場合に比べ、３相全てのＩＧＢＴを瞬時に停止させることが可能となり、過電流によるＩＧＢＴの破壊を防ぐことができる。
なお、オア回路５３の出力がＨレベルになると、論理反転回路６９の出力がＬレベルとなるため、演算増幅器６５は非動作状態となる。また、１相のみがアーム短絡する場合は、１相に対応するＩＧＢＴ、例えばＩＧＢＴ１１が過電流状態になり、ドライバ回路１１１の端子３１に比較器５１から個別過電流検出信号Ｓｃｕが出力される。
この時、ドライバ回路１１３の端子３３とドライバ回路１１５の端子３２へ個別過電流検出信号Ｓｃｕが与えられるだけで、ドライバ回路１１１の端子３２と３３、ドライバ回路１１３の端子３１と３２及びドライバ回路１１５の端子３１と３３には個別過電流検出信号が与えられない。このため、ドライバ回路１１１，１１３及び１１５のアンド回路５２ａ，５２ｂ，５２ｃの出力が全てＬレベルとなるため、オア回路５３の出力すなわち複数相過電流信号ＳｏｃはＬレベルを維持する。この場合は図３（Ａ）のｔ１からｔ２に示す動作となる。
この時、ドライバ回路１１３の端子３３とドライバ回路１１５の端子３２へ個別過電流検出信号Ｓｃｕが与えられるだけで、ドライバ回路１１１の端子３２と３３、ドライバ回路１１３の端子３１と３２及びドライバ回路１１５の端子３１と３３には個別過電流検出信号が与えられない。このため、ドライバ回路１１１，１１３及び１１５のアンド回路５２ａ，５２ｂ，５２ｃの出力が全てＬレベルとなるため、オア回路５３の出力すなわち複数相過電流信号ＳｏｃはＬレベルを維持する。この場合は図３（Ａ）のｔ１からｔ２に示す動作となる。
さらに、３相全てのスイッチングアームＳＡ〜ＳＣで同時にアーム短絡が発生した場合には、各ドライバ回路１１１、１１３および１１５の夫々複数相過電流検出部２４で、３つのアンド回路５２ａ〜５２ｃから同時にＨレベルが出力され、これらがオア回路５３を介して複数相過電流信号Ｓｏｃとして出力されるので、上述した２相で同時にアーム短絡が発生した場合と同様に、各ドライバ回路１１１、１１３および１１５で同時にＩＧＢＴ１１、１３および１５を直ちにターンオフさせて過電流によるＩＧＢＴの破壊を防ぐことができる。
本実施形態では、上述したように、複数相で同時にアーム短絡が発生した場合には、３相全てのＩＧＢＴを瞬時に停止することができ、複数相で同時にアーム短絡が発生した場合に起因する発振現象によりＩＧＢＴの耐圧を超えてしまい，ＩＧＢＴやドライバ回路が損傷することを防止することが可能となる。
すなわち、本実施形態における複数相過電流検出部２４を省略した場合には、図４に示すように、過電流検出部２３から出力される個別過電流検出信号Ｓｃｕがオア回路２８を介してＰチャネル電界効果トランジスタ２６のゲートに供給されるとともに、演算増幅器６５に動作電源として供給され、さらに遅延回路６３にも供給される。この遅延回路６３から出力される遅延過電流検出信号Ｓｃｄは、オア回路２８に供給されるとともに、短絡用スイッチ素子６１のゲートに供給される。
すなわち、本実施形態における複数相過電流検出部２４を省略した場合には、図４に示すように、過電流検出部２３から出力される個別過電流検出信号Ｓｃｕがオア回路２８を介してＰチャネル電界効果トランジスタ２６のゲートに供給されるとともに、演算増幅器６５に動作電源として供給され、さらに遅延回路６３にも供給される。この遅延回路６３から出力される遅延過電流検出信号Ｓｃｄは、オア回路２８に供給されるとともに、短絡用スイッチ素子６１のゲートに供給される。
この図４の構成では、各相がそれぞれにドライバ回路を停止させる構成であるので、複数相が同時に過電流状態になった場合であっても、各相の過電流状態制御部２５が動作し、ドライバ回路１１１やＩＧＢＴ１１は、遅延回路６３により設定された時間だけ遅れて停止する。
したがって、例えばＩＧＢＴ１１および１２で構成されるスイッチングアームＳＡにのみアーム短絡が生じた場合には、過電流検出部２３の比較器５１で過電流を検出してＨレベルの個別過電流検出信号Ｓｃｕが出力される。このため、個別過電流検出信号Ｓｃｕによって、Ｐチャネル電界効果トランジスタ２６が非導通状態となるとともに、演算増幅器６５に作動電力が供給されて動作状態となる。その後、遅延回路６３で設定された遅延時間Δｔが経過した時点で短絡用スイッチ素子６１が導通状態に制御されてＩＧＢＴ１１のゲートおよびエミッタ間が短絡され、ＩＧＢＴ１１がターンオフする。
したがって、例えばＩＧＢＴ１１および１２で構成されるスイッチングアームＳＡにのみアーム短絡が生じた場合には、過電流検出部２３の比較器５１で過電流を検出してＨレベルの個別過電流検出信号Ｓｃｕが出力される。このため、個別過電流検出信号Ｓｃｕによって、Ｐチャネル電界効果トランジスタ２６が非導通状態となるとともに、演算増幅器６５に作動電力が供給されて動作状態となる。その後、遅延回路６３で設定された遅延時間Δｔが経過した時点で短絡用スイッチ素子６１が導通状態に制御されてＩＧＢＴ１１のゲートおよびエミッタ間が短絡され、ＩＧＢＴ１１がターンオフする。
一方、例えばスイッチングアームＳＡおよびＳＢで同時にアーム短絡が発生した場合には、ドライバ回路１１１および１１３の過電流検出部２３で個別に過電流を検出する。このため、Ｕ相およびＶ相の過電流状態制御部２５が動作し、ドライバ回路１１１やＩＧＢＴ１１は、遅延回路６３により設定された時間だけ遅れて停止する。
このような複数相同時のアーム短絡においては１相のみのアーム短絡に比べて数倍の過電流が流れる。このような大きな過電流が流れると、電流の時間的変化によりワイヤボンディングのようなリアクタンス部分の両端に瞬間的な電圧シフトが発生する。この電圧シフトがトリガーとなって、回路内の閉ループにおいて振動が発生する。
このような複数相同時のアーム短絡においては１相のみのアーム短絡に比べて数倍の過電流が流れる。このような大きな過電流が流れると、電流の時間的変化によりワイヤボンディングのようなリアクタンス部分の両端に瞬間的な電圧シフトが発生する。この電圧シフトがトリガーとなって、回路内の閉ループにおいて振動が発生する。
この複数相同時のアーム短絡によって、遅延回路６３で設定された遅れ時間の間すなわち演算増幅器で出力電圧を設定電圧に制御している間に、図３（Ｂ）のｔ１からｔ２の間で示すように大きな振幅を伴う発振現象が起こり、アーム短絡開始から遅延回路６３で設定される上述の遅れ時間以内に多相電力変換装置のスイッチング素子を構成するＩＧＢＴの耐圧を超えてしまうとこのＩＧＢＴやドライバ回路が損傷することがある。
これに対して、本実施形態では、各ドライバ回路１１１、１１３および１１５にそれぞれ複数相過電流状態検出部２４が設けられ、この複数相過電流状態検出部２４で複数相の過電流状態を検出したときに、複数相過電流信号Ｓｏｃが出力される。このため、各ドライバ回路１１１、１１３および１１５で同時に、複数相過電流信号Ｓｏｃによって短絡用スイッチ素子６１が瞬時に導通してＩＧＢＴ１１をターンオフさせるとともに、演算増幅器６５への作動電力の供給を停止する。したがって、ドライバ回路１１１の出力端子ｔｏｕｔから出力される出力電圧（ゲート電圧）Ｖｔｏｕｔが図３（ｃ）に示すように直ちに低下することになり、電流の時間的変化によりワイヤボンディングのようなリアクタンス部分の両端に発生する瞬間的な電圧シフトがトリガーとなって、回路内の閉ループにおいて発生する振動の影響を受けることがなくなる。
これに対して、本実施形態では、各ドライバ回路１１１、１１３および１１５にそれぞれ複数相過電流状態検出部２４が設けられ、この複数相過電流状態検出部２４で複数相の過電流状態を検出したときに、複数相過電流信号Ｓｏｃが出力される。このため、各ドライバ回路１１１、１１３および１１５で同時に、複数相過電流信号Ｓｏｃによって短絡用スイッチ素子６１が瞬時に導通してＩＧＢＴ１１をターンオフさせるとともに、演算増幅器６５への作動電力の供給を停止する。したがって、ドライバ回路１１１の出力端子ｔｏｕｔから出力される出力電圧（ゲート電圧）Ｖｔｏｕｔが図３（ｃ）に示すように直ちに低下することになり、電流の時間的変化によりワイヤボンディングのようなリアクタンス部分の両端に発生する瞬間的な電圧シフトがトリガーとなって、回路内の閉ループにおいて発生する振動の影響を受けることがなくなる。
次に、本発明の第２の実施の形態について、図５を用いて説明する。
第１の実施の形態が、２相または３相が同時に過電流を検出した場合に３相全てのＩＧＢＴを即ＯＦＦにすることができる回路構成であるのに対して、第２の実施の形態では、３相全てで同時に過電流が検出された場合にのみ、３相全てのＩＧＢＴを直ちにターンオフすることができる回路構成であることが異なる点である。
図５においては、複数相過電流検出部２４が、端子３１、３２、３３がそのまま入力される３入力アンド回路５２ｄを備えている。このため、複数相過電流信号ＳｏｃがＨレベルとなるには、出力端子３１、３２、３３の個別過電流検出信号Ｓｃｕ、ＳｃｖおよびＳｃｗがすべて、Ｈレベルに切り替わる必要がある。すなわち、３相すべてが同時に過電流状態になり、ドライバ回路１１１，１１３及び１１５の全ての個別過電流検出信号Ｓｃｕ、ＳｃｖおよびＳｃｗがＨレベルとなり、他のドライブ回路から個別過電流検出信号が与えられる端子３２及び３３からもＨレベルの信号を入力することが過電流検出の条件である。それ以外の回路構成、動作、Ｖtout波形については、図１、図２、図３（Ｃ）と同様である。
第１の実施の形態が、２相または３相が同時に過電流を検出した場合に３相全てのＩＧＢＴを即ＯＦＦにすることができる回路構成であるのに対して、第２の実施の形態では、３相全てで同時に過電流が検出された場合にのみ、３相全てのＩＧＢＴを直ちにターンオフすることができる回路構成であることが異なる点である。
図５においては、複数相過電流検出部２４が、端子３１、３２、３３がそのまま入力される３入力アンド回路５２ｄを備えている。このため、複数相過電流信号ＳｏｃがＨレベルとなるには、出力端子３１、３２、３３の個別過電流検出信号Ｓｃｕ、ＳｃｖおよびＳｃｗがすべて、Ｈレベルに切り替わる必要がある。すなわち、３相すべてが同時に過電流状態になり、ドライバ回路１１１，１１３及び１１５の全ての個別過電流検出信号Ｓｃｕ、ＳｃｖおよびＳｃｗがＨレベルとなり、他のドライブ回路から個別過電流検出信号が与えられる端子３２及び３３からもＨレベルの信号を入力することが過電流検出の条件である。それ以外の回路構成、動作、Ｖtout波形については、図１、図２、図３（Ｃ）と同様である。
なお、第１の実施の形態、第２の実施の形態ともに、下アーム（Ｘ相、Ｙ相、Ｚ相）のＩＧＢＴでアーム短絡の過電流検出と制御を行う回路構成としている。その理由は、上アームではそれぞれのグランドが個別に変動し、アーム短絡の電流検出と制御が困難なためである。
また、上記第１および第２の実施形態では、インバータ装置１のスイッチング素子がＩＧＢＴである場合について説明したが、これに限定されるものではなく、ＭＯＳＦＥＴなどの電圧制御型半導体素子を適用することができ、さらにＳｉＣ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＩＧＢＴ、ＧａＮ−ＭＯＳＦＥＴ等のワイドバンドギャップ半導体素子を適用することができる。
さらに、上記第１および第２の実施形態では、多相電力変換装置として３相インバータ装置を適用した場合について説明したが、これに限定されるものではなく、４相以上の多相インバータや多相コンバータに本発明を適用することができる。
また、上記第１および第２の実施形態では、インバータ装置１のスイッチング素子がＩＧＢＴである場合について説明したが、これに限定されるものではなく、ＭＯＳＦＥＴなどの電圧制御型半導体素子を適用することができ、さらにＳｉＣ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＩＧＢＴ、ＧａＮ−ＭＯＳＦＥＴ等のワイドバンドギャップ半導体素子を適用することができる。
さらに、上記第１および第２の実施形態では、多相電力変換装置として３相インバータ装置を適用した場合について説明したが、これに限定されるものではなく、４相以上の多相インバータや多相コンバータに本発明を適用することができる。
１ インバータ装置
ＳＡ１、ＳＡ２、ＳＡ３ スイッチングアーム
１１、１３、１５ 下アーム（Ｘ相、Ｙ相、Ｚ相）ＩＧＢＴ
１２、１４、１６ 上アーム（Ｕ相、Ｖ相、Ｗ相）ＩＧＢＴ
１７ ＩＧＢＴ１１の電流検出用ＩＧＢＴ
２１ 駆動電流供給回路
２２ 電流検出部
２３ 過電流検出部
２４ 複数相過電流状態検出部
２５ 過電流状態制御部
２６ Ｐチャネル電界効果型トランジスタ
２７ Ｎチャネル電界効果型トランジスタ
２８ オア回路
３０ 直流制御電圧源
３１、３２、３３ 端子
４１、４２ 抵抗
５１ 比較器
５２a、５２ｂ、５３ｃ、５２ｄ、７０７ アンド回路
５４ 遅延回路
５３、６２ オア回路
６９ 論理反転回路
５９ 第１の基準電圧源（電圧Ｖｂ１）
６１ 短絡用スイッチ素子
６５ 演算増幅器
６６ 第２の基準電圧源（電圧Ｖｂ２）
１１１、１１３、１１５ ドライバ回路
ＳＡ１、ＳＡ２、ＳＡ３ スイッチングアーム
１１、１３、１５ 下アーム（Ｘ相、Ｙ相、Ｚ相）ＩＧＢＴ
１２、１４、１６ 上アーム（Ｕ相、Ｖ相、Ｗ相）ＩＧＢＴ
１７ ＩＧＢＴ１１の電流検出用ＩＧＢＴ
２１ 駆動電流供給回路
２２ 電流検出部
２３ 過電流検出部
２４ 複数相過電流状態検出部
２５ 過電流状態制御部
２６ Ｐチャネル電界効果型トランジスタ
２７ Ｎチャネル電界効果型トランジスタ
２８ オア回路
３０ 直流制御電圧源
３１、３２、３３ 端子
４１、４２ 抵抗
５１ 比較器
５２a、５２ｂ、５３ｃ、５２ｄ、７０７ アンド回路
５４ 遅延回路
５３、６２ オア回路
６９ 論理反転回路
５９ 第１の基準電圧源（電圧Ｖｂ１）
６１ 短絡用スイッチ素子
６５ 演算増幅器
６６ 第２の基準電圧源（電圧Ｖｂ２）
１１１、１１３、１１５ ドライバ回路
Claims (7)
- 多相電力変換装置の制御回路であって、多相のそれぞれに設けられたスイッチング素子にそれぞれ対応して駆動するスイッチング素子駆動回路を有し、
該スイッチング素子駆動回路は、
対応した前記スイッチング素子を動作状態とする場合に前記スイッチング素子の制御端子にソース電流を供給し、前記スイッチング素子を非動作状態とする場合に前記制御端子にシンク電流を供給する駆動電流供給回路と、
前記スイッチング素子を流れる電流を電圧値として検出する電流検出部と、
前記電流検出部で検出した電圧値が第１の基準電圧より大きい場合に個別過電流検出信号を出力する過電流検出部と、
少なくとも２相以上の前記スイッチング素子駆動回路の前記過電流検出部が前記個別過電流検出信号を出力した時に複数相過電流信号を出力して前記スイッチング素子の制御端子と低電位側端子を短絡させる過電流状態制御部と
を備えていることを特徴とする多相電力変換装置の制御回路。 - 前記スイッチング素子駆動回路は、それぞれ、
自己が生成した前記個別過電流検出信号を出力する端子と、
他のスイッチング素子駆動回路から出力される前記個別過電流検出信号を入力する端子と、を有することを特徴とする、請求項１に記載の多相電力変換装置の制御回路。 - 前記スイッチング素子駆動回路は、前記スイッチング素子の制御端子の電圧を検出した電圧が入力される反転入力端子と、第２の基準電圧が入力される非反転入力端子と、前記スイッチング素子の制御端子に接続される出力端子を備える演算増幅器を有し、
該演算増幅器は、前記スイッチング素子駆動回路の内部で前記個別過電流検出信号が出力されかつ前記複数相過電流信号が出力されていないときに動作状態となることを特徴とする請求項１に記載の多相電力変換装置の制御回路。 - 前記スイッチング素子駆動回路は、各相の前記個別過電流検出信号を入力し、２つ以上の個別過電流検出信号がオン状態であるときに前記複数相過電流信号を出力する複数相過電流状態検出部をさらに備え、
前記過電流状態制御部は、前記スイッチング素子の制御端子及び低電位側端子間に接続された短絡用スイッチ素子とを備え、前記複数相過電流信号が前記短絡用スイッチ素子の制御端子に入力されることを特徴とする請求項１に記載の多相電力変換装置の制御回路。 - 前記複数相過電流状態検出部は、それぞれの前記個別過電流検出信号のうち異なる２つの個別過電流検出信号が入力される複数の論理積回路と、各論理積回路の出力が入力される論理和回路とを備え、前記論理和回路から前記複数相過電流信号を出力することを特徴とする請求項４に記載の多相電力変換装置の制御回路。
- 前記複数相過電流状態検出部は、全ての前記個別過電流検出信号が入力される論理積回路を有し、該論理積回路から前記複数相過電流信号を出力することを特徴とする請求項１に記載の多相電力変換装置の制御回路。
- 前記電力変換装置のスイッチング素子が、電圧制御型半導体素子であることを特徴とする請求項１に記載の多相電力変換装置の制御回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015193029 | 2015-09-30 | ||
| JP2015193029 | 2015-09-30 | ||
| PCT/JP2016/072424 WO2017056679A1 (ja) | 2015-09-30 | 2016-07-29 | 多相電力変換装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017056679A1 true JPWO2017056679A1 (ja) | 2017-12-28 |
| JP6409982B2 JP6409982B2 (ja) | 2018-10-24 |
Family
ID=58423435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017542969A Active JP6409982B2 (ja) | 2015-09-30 | 2016-07-29 | 多相電力変換装置の制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10141834B2 (ja) |
| JP (1) | JP6409982B2 (ja) |
| CN (1) | CN107408878B (ja) |
| DE (1) | DE112016000564B4 (ja) |
| WO (1) | WO2017056679A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3664272A4 (en) * | 2017-08-04 | 2020-08-12 | Shindengen Electric Manufacturing Co., Ltd. | POWER SUPPLY DEVICE AND METHOD OF CONTROLLING THE POWER SUPPLY DEVICE |
| CN114026761A (zh) * | 2020-01-10 | 2022-02-08 | 富士电机株式会社 | 开关控制电路、半导体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345688A (ja) * | 2000-03-31 | 2001-12-14 | Denso Corp | 半導体スイッチング素子駆動回路 |
| JP2010062860A (ja) * | 2008-09-03 | 2010-03-18 | Fuji Electric Systems Co Ltd | スイッチング素子駆動回路 |
| JP2013214875A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 半導体装置 |
| JP2014011701A (ja) * | 2012-07-02 | 2014-01-20 | Denso Corp | スイッチング素子の駆動回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3456176A (en) * | 1967-04-13 | 1969-07-15 | Web Press Eng Inc | Electrical control having improved firing circuit |
| US5235504A (en) * | 1991-03-15 | 1993-08-10 | Emerson Electric Co. | High power-factor converter for motor drives and power supplies |
| US5608301A (en) * | 1995-06-28 | 1997-03-04 | Hitachi Koki Co., Ltd. | Motor control system for centrifugal machine |
| US5731681A (en) * | 1995-06-28 | 1998-03-24 | Hitachi Koki Co., Ltd. | Motor control system for centrifugal machine |
| US6717785B2 (en) * | 2000-03-31 | 2004-04-06 | Denso Corporation | Semiconductor switching element driving circuit |
| JP4044861B2 (ja) | 2003-04-03 | 2008-02-06 | 三菱電機株式会社 | 電力変換装置およびその電力変換装置を備える電力変換システム装置 |
| JP5003589B2 (ja) | 2008-05-15 | 2012-08-15 | トヨタ自動車株式会社 | 短絡相特定方法 |
| JP5726037B2 (ja) * | 2011-09-30 | 2015-05-27 | 三菱電機株式会社 | 半導体装置 |
-
2016
- 2016-07-29 CN CN201680013424.9A patent/CN107408878B/zh active Active
- 2016-07-29 WO PCT/JP2016/072424 patent/WO2017056679A1/ja active Application Filing
- 2016-07-29 JP JP2017542969A patent/JP6409982B2/ja active Active
- 2016-07-29 DE DE112016000564.4T patent/DE112016000564B4/de not_active Expired - Fee Related
-
2017
- 2017-08-29 US US15/689,790 patent/US10141834B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345688A (ja) * | 2000-03-31 | 2001-12-14 | Denso Corp | 半導体スイッチング素子駆動回路 |
| JP2010062860A (ja) * | 2008-09-03 | 2010-03-18 | Fuji Electric Systems Co Ltd | スイッチング素子駆動回路 |
| JP2013214875A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 半導体装置 |
| JP2014011701A (ja) * | 2012-07-02 | 2014-01-20 | Denso Corp | スイッチング素子の駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112016000564T5 (de) | 2017-11-09 |
| JP6409982B2 (ja) | 2018-10-24 |
| CN107408878B (zh) | 2019-07-30 |
| DE112016000564B4 (de) | 2022-10-06 |
| WO2017056679A1 (ja) | 2017-04-06 |
| US20170358982A1 (en) | 2017-12-14 |
| CN107408878A (zh) | 2017-11-28 |
| US10141834B2 (en) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10291110B2 (en) | Driving circuit for switching element and power conversion system | |
| JP6961944B2 (ja) | パワー半導体モジュール | |
| JP6351736B2 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
| JP5641638B2 (ja) | 異常検知回路、負荷駆動装置、電気機器 | |
| JP5146555B2 (ja) | スイッチング素子の駆動回路 | |
| US10574226B2 (en) | Gate driver including gate sense circuit | |
| JPWO2018158807A1 (ja) | 半導体装置、および、電力変換システム | |
| JP2014117112A (ja) | 半導体制御装置及び電力変換装置 | |
| JP2008118834A (ja) | サージ低減回路およびサージ低減回路を備えたインバータ装置 | |
| JP2015032984A (ja) | 半導体素子の駆動装置およびそれを用いた電力変換装置 | |
| JP2017079534A (ja) | ゲート制御回路 | |
| JP7087371B2 (ja) | 半導体装置およびパワーモジュール | |
| US8994437B2 (en) | Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device | |
| JP5282492B2 (ja) | スイッチング素子駆動回路 | |
| JP6409982B2 (ja) | 多相電力変換装置の制御回路 | |
| US20210359676A1 (en) | Power module with built-in drive circuits | |
| JP6664311B2 (ja) | 駆動システムおよび電力変換装置 | |
| CN111527684B (zh) | 驱动电路内置型功率模块 | |
| CN109274072B (zh) | 开关电路 | |
| JP2018061301A (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
| JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
| JPWO2020121419A1 (ja) | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール | |
| JP2007252020A (ja) | 電力変換装置 | |
| JP6642074B2 (ja) | スイッチング素子の駆動装置 | |
| JP6753348B2 (ja) | スイッチング素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6409982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |