JP6664311B2 - 駆動システムおよび電力変換装置 - Google Patents

Description

この発明は、駆動システムおよび電力変換装置に関し、より特定的には、半導体スイッチング素子の駆動システムおよび、半導体スイッチング素子を含む電力変換装置に関する。

ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）およびＩＧＢＴ（Insulated Gate Bipolar Transistor）に代表される電力用の半導体スイッチング素子のオンオフ制御によって電力変換が行われることが一般的である。この際に、電圧駆動型の半導体スイッチング素子に対しては、オンオフ制御のための信号に応じて、ゲートを充放電する駆動回路が適用される。

たとえば、特開２００２−２７６５７号公報（特許文献１）および特開２００１−１９７７２４号公報（特許文献２）には、電力用半導体素子のゲート駆動回路として、通常時と過電流時との間でゲート放電経路を切換えることによって、過電流時にゲート抵抗値を上昇させて、ＩＧＢＴを緩やかにターンオフするための回路構成が記載されている。

特開２００２−２７６５７号公報 特開２００１−１９７７２４号公報

特許文献１および２に記載されるように、過電流発生時には、ターンオフ速度を低下させることによって、サージ電圧を低減することが好ましい。しかしながら、特許文献１および２では、通常時（すなわち、過電流の非検出時）のターンオフ動作時に用いられる低抵抗値のゲート放電経路と、過電流検出時に用いられる高抵抗のゲート放電経路とが並列に接続されており、各放電経路は、直列接続されたスイッチおよび抵抗素子によって構成されている。

したがって、過電流検出時には、低抵抗値のゲート放電経路を形成するためのスイッチのオフと、高抵抗値のゲート放電経路を形成するためのスイッチのオンとのタイミングがずれることによる不具合の発生が懸念される。具体的には、誤って両方のゲート放電経路が形成されてしまうと、過電流検出時にターンオフ速度が却って高くなることが懸念される。反対に、両方のゲート放電経路が非形成とされてしまうと、ゲート電位が不定となることによって、半導体スイッチング素子が誤動作することが懸念される。

また、通常時には、ゲート放電経路およびゲート充電経路が相補的に形成されてゲートが駆動されるところ、特許文献１および２の構成では、過電流検出時には、ゲート充電経路を確実に遮断する必要がある。この結果、通常時でのゲート放電経路およびゲート充電経路の形成および非形成を制御するためのスイッチの制御に、過電流の検出有無を反映する必要が生じるので、スイッチの制御構成が複雑化することが懸念される。これにより、部品点数の増加のみならず、上述したスイッチのオンオフタイミングのずれによる問題点も発生し易くなる虞がある。

本発明は、このような問題点を解決するためになされたものであって、本発明の目的は、過電流検出時に、誤動作を発生させることなく、半導体スイッチング素子のターンオフ速度を確実に低下させることである。

本発明のある局面では、駆動制御信号に応じてオンオフされる半導体スイッチング素子の駆動システムは、駆動回路と、抵抗素子と、バイパススイッチングとを備える。駆動回路は、駆動制御信号に応じて、半導体スイッチング素子のゲートを第１の電圧へ向けて充電する動作およびゲートを第２の電圧へ向けて放電する動作を選択的に実行するように構成される。抵抗素子は、駆動回路による放電動作によって形成される放電経路に接続される。バイパススイッチは、上記放電経路において抵抗素子と並列に接続される。バイパススイッチは、半導体スイッチング素子の過電流の非検出時にオン状態であり、半導体スイッチング素子の過電流検出に応答してオン状態からオフ状態に変化する。

本発明の他のある局面では、電力変換装置は、半導体スイッチング素子と、駆動回路と、抵抗素子と、バイパススイッチングとを備える。半導体スイッチング素子は、駆動制御信号に応じてオンオフされる。駆動回路は、駆動制御信号に応じて、半導体スイッチング素子のゲートを第１の電圧へ向けて充電する充電動作およびゲートを第２の電圧へ向けて放電する放電動作を選択的に実行するように構成される、過電流検出器は、半導体スイッチング素子の過電流を検出するように構成される。抵抗素子は、駆動回路による放電動作によって形成される放電経路に接続される。バイパススイッチは、放電経路において抵抗素子と並列に接続される。バイパススイッチは、過電流検出器による過電流の非検出時にオン状態であり、過電流検出器による過電流検出に応答してオン状態からオフ状態に変化する。
本発明のさらに他のある局面では、電力変換装置は、半導体スイッチング素子と、駆動回路と、抵抗素子と、バイパススイッチングとを備える。半導体スイッチング素子は、駆動制御信号に応じてオンオフされる。駆動回路は、駆動制御信号に応じて、半導体スイッチング素子のゲートを第１の電圧へ向けて充電する充電動作およびゲートを第２の電圧へ向けて放電する放電動作を選択的に実行するように構成される、過電流検出器は、半導体スイッチング素子の過電流を検出するように構成される。抵抗素子は、駆動回路による放電動作によって形成される放電経路に接続される。バイパススイッチは、放電経路において抵抗素子と並列に接続される。バイパススイッチは、過電流検出器による過電流検出に応答してオン状態からオフ状態に変化する。半導体スイッチング素子は、複数の対向アームを構成するように複数個配置される。複数の対向アームの各々は、第１の電源電圧を供給する第１の電源配線と負荷との間に接続される第１の半導体スイッチング素子と、第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源配線と負荷との間に電気的に接続される第２の半導体スイッチング素子を有するように構成される。駆動回路は、半導体スイッチング素子の各々に対応して配置される。複数の対向アームのうちの２以上の対向アームにおいて、当該２以上の第２の半導体スイッチング素子のそれぞれの駆動回路による放電経路の一部が共通である。抵抗素子は、放電経路のうちの２以上の第２の半導体スイッチング素子の間で共通する一部に配置されて、２以上の第２の半導体スイッチング素子によって共有される。

本発明によれば、過電流検出時に、誤動作を発生させることなく、半導体スイッチング素子のターンオフ速度を確実に低下させることができる。

本発明の実施の形態１に従う電力変換装置の構成を説明する回路図である。 実施の形態１に従う電力変換装置の下アームの半導体スイッチング素子の駆動システムの構成を説明する回路図である。 実施の形態１の変形例に従う電力変換装置１ｂの構成を説明する回路図である。 実施の形態２に従う電力変換装置の構成を説明する回路図である。 実施の形態２に従う電力変換装置における下アームの半導体スイッチング素子の駆動システムの構成を説明する回路図である。 実施の形態３に従う電力変換装置の回路構成を説明する回路図である。 実施の形態３に従う電力変換装置における下アームの半導体スイッチング素子の駆動システムの構成を説明する回路図である。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、本発明の実施の形態１に従う電力変換装置の構成を説明する回路図である。

図１を参照して、実施の形態１に従う電力変換装置１ａは、単相インバータで構成されており、入力端に接続された直流電源１７からの直流電圧を交流電圧に変換して負荷５に出力する。すなわち、負荷５は、電力変換装置１ａによって制御された周波数を有する交流電圧（単相）の供給を受けて動作する。

直流電源１７は、たとえば、太陽電池やバッテリなどの直流電源からの出力電圧を昇圧あるいは降圧するＤＣ／ＤＣコンバータによって構成することができる。あるいは、系統電源などの交流電源の電圧を直流電圧に変換して出力するＡＣ／ＤＣコンバータによって、直流電源１７を構成することも可能である。直流電源１７は、電力変換装置１ａと同一の筐体内に設けられていてもよく、さらには、電力変換装置１ａと同一の回路基板上に配設されてもよい。

負荷５は、たとえば、５０Ｈｚや６０Ｈｚの系統電源からの交流電圧が供給されて動作する、家庭用電気機器あるいは産業電気機器で構成することができる。または、負荷５は、数十ｋＨｚ〜数百ｋＨｚといった高周波の交流電圧が入力されて動作する、誘導加熱装置の加熱コイル、ワイヤレス給電装置の給電コイル等の装置内に設けられた部品であってもよい。さらには、負荷５は、鉄道車両や自動車などの移動体の電動機、エレベータやエスカレータあるいは産業機器に設けられる電動機、あるいは空気調和機や冷凍機などの冷凍サイクル装置の圧縮機であってもよい。

本実施の形態に従う電力変換装置１ａの出力周波数は特に制限されるものではなく、負荷５についても、交流電圧の供給を受けて動作するものであれば、任意の機器あるいは装置を適用することができる。

電力変換装置１ａは、直流電源１７の正極端子と接続された電源配線１８と、直流電源１７の負極端子と接続された電源配線１９と、半導体スイッチング素子１０，２０，３０，４０で構成されたフルブリッジ回路と、フルブリッジ回路の出力端に接続されたフィルタ回路２と、フルブリッジ回路の動作を制御する制御部７とを備える。

フルブリッジ回路は、Ｕ相アーム回路と、Ｗ相アーム回路とが並列接続されており、Ｕ相アーム回路は、電源配線１８およびノードＮｕの間に接続された半導体スイッチング素子１０と、ノードＮｕと電源配線１９との間に電気的に接続された半導体スイッチング素子２０とを含む。同様に、Ｗ相アーム回路は、電源配線１８およびノードＮｗの間に接続された半導体スイッチング素子３０と、ノードＮｗと電源配線１９との間に電気的に接続された半導体スイッチング素子４０とを含む。

なお、本実施の形態においては、各相アーム回路を構成する半導体スイッチング素子のうち、電源配線１８（直流電源１７の正極側）に接続される半導体スイッチング素子１０，３０を「上アーム素子」とも称し、電源配線１８（直流電源１７の負極側）に接続される半導体スイッチング素子２０，４０を「下アーム素子」とも称する。すなわち、電力変換装置１ａのような単相インバータでは、Ｕ相およびＷ相の各々で、上アーム素子および下アーム素子によって「対向アーム」が構成される。したがって、上アーム素子である半導体スイッチング素子１０，３０は「第１の半導体スイッチング素子」に対応し、下アーム素子である半導体スイッチング素子２０，４０は、「第２の半導体スイッチング素子」に対応する。

図１では、半導体スイッチング素子がＭＯＳＦＥＴで構成されている場合を例示しているが、半導体スイッチング素子はＩＧＢＴによって構成されてもよい。半導体スイッチング素子１０〜４０がＭＯＳＦＥＴで構成される場合には、構造上、ダイオード１５，２５，３５，４５は、ボディダイオードとして形成される。半導体スイッチング素子１０〜４０が、ＩＧＢＴである場合には、ＩＧＢＴの導通方向と逆向きに導通するように、ダイオード素子を接続することによって、ダイオード１５，２５，３５，４５を設けることができる。

半導体スイッチング素子は、ケイ素（Ｓｉ）や炭化ケイ素（ＳｉＣ）あるいは窒化ガリウム（ＧａＮ）などの半導体材料によって作製することができる。特に、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、または、ダイヤモンド等のワイドバンドギャップ半導体によって形成された半導体スイッチング素子では、スイッチング速度が高いため、損失が小さくなることが知られている。

なお、半導体材料にＳｉＣを用いたＭＯＳＦＥＴでは、構造上ボディダイオードが形成されるが、ボディダイオードに電流が流れたときの電圧降下が大きいため損失の増加が懸念される。このため、ボディダイオードよりも電圧降下が小さいダイオード素子（たとえば、ショットキーバリアダイオード）を、ＭＯＳＦＥＴと逆並列に接続することも可能である。

半導体スイッチング素子１０は、正電極１１と、負電極１２と、制御電極１３とを有し、半導体スイッチング素子２０は、正電極２１と、負電極２２と、制御電極２３とを有する。同様に、半導体スイッチング素子３０は、正電極３１と、負電極３２と、制御電極３３とを有し、半導体スイッチング素子４０は、正電極４１と、負電極４２と、制御電極４３とを有する。

本実施の形態では、半導体スイッチング素子の正電極、負電極、および制御電極を次のように定義する。半導体スイッチング素子がＭＯＳＦＥＴである場合には、ドレイン電極を正電極、ソース電極を負電極、ゲート電極を制御電極と定義し、半導体スイッチング素子がＩＧＢＴである場合には、コレクタ電極を正電極、エミッタ電極を負電極、ゲート電極を制御電極と定義する。

フィルタ回路２は、リアクトル３ａ，３ｂおよびキャパシタ４を含む。リアクトル３ｂは、Ｕ相アームのノードＮｕと負荷５との間に接続される。リアクトル３ａは、Ｗ相アームのノードＮｗと負荷５との間に接続される。キャパシタ４は、リアクトル３ａ，３ｂおよび負荷５の接続側において、負荷５と並列に接続される。

制御部７は、半導体スイッチング素子１０，２０，３０，４０のオンオフを制御することによって、電力変換装置１ａの動作を制御する。制御部７は、マイクロコンピュータ等の演算処理器およびロジック回路を用いて構成することができる。

たとえば、制御部７は、電力変換装置１ａの各部の電圧および電流などを測定する各種センサ（図示せず）の出力に基づいて、電力変換装置１ａの出力が目標値と一致するように、半導体スイッチング素子１０，２０，３０，４０のオンオフを制御するための信号を生成する。

具体的には、制御部７は、半導体スイッチング素子１０（Ｕ相上アーム）のオンオフを制御するための駆動制御信号ＧＨｕと、半導体スイッチング素子２０（Ｕ相下アーム）のオンオフを制御する駆動制御信号ＧＬｕと、半導体スイッチング素子３０（Ｗ相上アーム）のオンオフを制御する駆動制御信号ＧＨｗと、半導体スイッチング素子４０（Ｗ相下アーム）のオンオフを制御する駆動制御信号ＧＬｗとを出力する。駆動制御信号ＧＬｕおよびＧＨｕは、制御信号線１５１および１５４にそれぞれ出力される。同様に、駆動制御信号ＧＨｗおよびＧＬｗは、制御信号線２５１および２５４へそれぞれ出力される。各制御信号は、対応の半導体スイッチング素子をオフすべき期間では論理ローレベル（以下、単に「Ｌレベル」とも称する）に設定され、一方で、対応の半導体スイッチング素子をオンすべき期間では論理ハイレベル（以下、単に「Ｈレベル」とも称する）に設定される。

さらに、制御部７は、異常を検知した場合に電力変換装置１ａの動作を停止するための保護機能を備えている。たとえば、過電流検出器６によって、半導体スイッチング素子の過電流が検出されると、制御部７は、保護制御信号ＳＰｕおよびＳＰｗを発生する。保護制御信号ＳＰｕおよびＳＰｗは、制御信号線１５７および２５７にそれぞれ出力される。

過電流検出器６は、たとえば、各半導体スイッチング素子１０，２０，３０，４０に設けられたシャント抵抗の出力電圧に基づいて、各半導体スイッチング素子の通過電流が所定のしきい値を超えたことを検出するように構成することができる。あるいは、過電流検出器６は、負荷５の短絡等によって過大な電流がインバータから出力されたときに過電流を検出するように構成されてもよい。この際には、電力変換装置１ａから負荷５に供給される電流を検出するための電流センサによって、過電流検出器６を構成することができる。

過電流検出器６は、これらの電流センサやシャント抵抗によって所定の基準値を超える電流が流れたことを検出すると、異常検出信号Ｓｆｌの出力によって、過電流の検出を制御部７に対して通知する。

制御部７は、過電流の非検出時（すなわち、通常時）には、保護制御信号ＳＰｕおよびＳＰｗをデフォルトであるＬレベルに維持する。一方で、制御部７は、過電流検出器６が異常検出信号Ｓｆｌを出力すると、すなわち、過電流の検出時には、保護制御信号ＳＰｕおよびＳＰｗをＨレベルに設定する。

ＭＯＳＦＥＴやＩＧＢＴなどの絶縁ゲート型の半導体スイッチング素子では、制御電極（ゲート）および負電極（ソースまたはエミッタ）の間に寄生容量が存在する。半導体スイッチング素子は、寄生容量が充電されて制御電極および負電極の間の電圧（ゲート・ソース間電圧）が閾値電圧よりも高いときにオンする。一方、半導体スイッチング素子は、寄生容量が放電されて制御電極および負電極の間の電圧（ゲート・ソース間電圧）が閾値電圧よりも低いときにはオフする。

したがって、電力変換装置１ａには、駆動制御信号ＧＨｕ，ＧＬｕ，ＧＨｗ，ＧＬｗに応じて、半導体スイッチング素子１０，２０，３０，４０の制御電極であるゲート電極を充放電するための駆動システムとして、駆動回路５１，５２，５３，５４と、制御電源１０１，１０２と、ブートストラップ回路１１１ｕ，１１１ｗと、平滑コンデンサ１６，２６，３６，４６がさらに配置される。

まず、Ｕ相アーム回路における、半導体スイッチング素子１０および２０の駆動システムの構成について説明する。

Ｕ相アーム回路には、制御電源１０１と、ブートストラップ回路１１１ｕと、平滑コンデンサ１６，２６が配置されている。平滑コンデンサ２６は、制御電源１０１と並列に接続されている。平滑コンデンサ１６は、ブートストラップ回路１１１ｕを経由して、制御電源１０１の正極に接続されている。ブートストラップ回路１１１ｕは、ダイオード１１２および電流制限抵抗１１３を有する。

平滑コンデンサ１６は、ブートストラップ回路１１１ｕによって、制御電源１０１と同等の電圧に充電される。平滑コンデンサ１６の負極と、半導体スイッチング素子１０の負電極（ソース）とは、駆動回路５１の内部で電気的に接続されている。あるいは、平滑コンデンサ１６の負極と、半導体スイッチング素子１０の負電極とは、駆動回路５１の外部で電気的に接続することも可能である。

下アームの半導体スイッチング素子２０に対応して、駆動回路５２が配置される。駆動回路５２には、制御信号線１５１により駆動制御信号ＧＬｕが入力される。駆動回路５２は、駆動制御信号ＧＬｕに応じて半導体スイッチング素子２０のゲート電極２３を充放電することによって、半導体スイッチング素子２０をオンオフする。さらに、駆動回路５２と、基準電位点８との間に、放電速度制御回路１００ａが配置される。基準電位点８は、平滑コンデンサ２６および制御電源１０１の負極、ならびに、半導体スイッチング素子２０の負電極（ソース電極）２２と電気的に接続されている。

放電速度制御回路１００ａは、抵抗素子１０５ａおよびバイパススイッチ１１０ａを有する。抵抗素子１０５ａは、半導体スイッチング素子２０のゲート電極２３と、基準電位点８との間の放電経路に後述するゲート抵抗と直列に接続される。バイパススイッチ１１０ａは、当該放電経路において、抵抗素子１０５ａと並列に接続される。

バイパススイッチ１１０ａは、制御部７から制御信号線１５７（図１）によって伝達される保護制御信号ＳＰｕに応じてオンオフされる。具体的には、バイパススイッチ１１０ａは、保護制御信号ＳＰｕのＬレベル期間（通常時）にはオンする一方で、保護制御信号ＳＰｕのＨレベル期間（過電流検出時）にはオフされる。

図２を用いて、下アームの半導体スイッチング素子２０の駆動システムの構成についてさらに説明する。

図２を参照して、半導体スイッチング素子２０の駆動回路５２は、ｎｐｎトランジスタで構成されたトランジスタ７４ｎと、ｐｎｐトランジスタで構成されたトランジスタ７４ｐと、ゲート抵抗８４とを有する。

トランジスタ７４ｎは、電源ライン７１およびノードＮ１との間に接続される。トランジスタ７４ｐは、ノードＮ１および電源ライン７２の間に接続される。ゲート抵抗８４は、ノードＮ１と半導体スイッチング素子２０のゲート電極２３との間に接続される。

電源ライン７１は、平滑コンデンサ２６および制御電源１０１の正極と電気的に接続される。電源ライン７２は、放電速度制御回路１００ａを経由して、基準電位点８と電気的に接続される。

トランジスタ７４ｎおよび７４ｐの制御電極（ベース）は、制御信号線１５１と接続される。したがって、駆動制御信号ＧＬｕのＨレベル期間では、トランジスタ７４ｎがオンする。このとき、トランジスタ７４ｎによって、ゲート電極２３を充電するための駆動電流が、電源ライン７１からゲート電極２３へ供給される。これにより、ゲート電極２３は、ゲート抵抗８４を経由した充電経路によって、高電圧側に駆動される。これに伴い半導体スイッチング素子２０は、ゲート・ソース間電圧が閾値電圧よりも高くなるのに応じてオンする。

これに対して駆動制御信号ＧＬｕのＬレベル期間では、トランジスタ７４ｎがオフする一方で、トランジスタ７４ｐがオンする。これにより、ゲート電極２３からゲート抵抗８４を経由して基準電位点８に至る放電経路が形成されることによってゲート・ソース間電圧が閾値電圧よりも低くなると、半導体スイッチング素子２０はオフされる。

半導体スイッチング素子２０のゲート電極２３から基準電位点８への放電経路は、バイパススイッチ１１０ａのオン時には、抵抗素子１０５ａを排除して形成される。このとき、ゲート電極２３の放電速度はゲート抵抗８４の抵抗値によって規定される。

これに対して、バイパススイッチ１１０ａのオフ時には、ゲート電極２３から基準電位点８への放電経路において、ゲート抵抗８４および抵抗素子１０５ａが直列に接続されることになる。このときの放電速度は、ゲート抵抗８４および抵抗素子１０５ａの電気抵抗の和によって規定される。したがって、バイパススイッチ１１０ａのオフ時には、バイパススイッチ１１０ａのオン時と比較して放電経路の電気抵抗値が高くなるので、ゲート電極２３の放電電流が低下する。この結果、ゲート電極２３の放電速度が低くなり、半導体スイッチング素子２０のターンオフが緩やかになることが理解される。

このように、保護制御信号ＳＰｕがＬレベルである通常時（過電流の非検出時）においては、バイパススイッチ１１０ａがオンされることにより、ゲート電極２３の放電速度は高く設定されて、半導体スイッチング素子２０は速やかにターンオフされる。これにより、スイッチング損失を抑制することができる。

これに対して、保護制御信号ＳＰｕがＨレベルである過電流検出時には、バイパススイッチ１１０ａがオフされることにより、ゲート電極２３をターンオフするための放電速度が低くなる。この結果、過電流発生時には、ターンオフ速度を緩やかにして、サージ電圧を抑制することが可能となる。

なお、図２に示された駆動回路５２の構成は例示に過ぎず、ゲートドライブ集積回路等によって構成されたゲート回路によって駆動回路５２を構成することもできる。すなわち駆動回路５２は、ゲート電極２３を制御信号に応じて充放電する機能を有するものであれば、任意の構成を適用することができる。

再び図１を参照して、上アームの駆動回路５１は、図２に示した駆動回路５２と同様に構成することができる。この場合には、トランジスタ７４ｎおよびトランジスタ７４ｐを、図２の構成と同様にゲート電極１３（半導体スイッチング素子１０）に対して接続するとともに、トランジスタ７４ｎおよびトランジスタ７４ｐの制御電極（ベース）を、駆動制御信号ＧＨｕを伝送する制御信号線１５４と接続することができる。

Ｗ相上アームの半導体スイッチング素子３０に対しても、半導体スイッチング素子１０と同様に、駆動回路５３、平滑コンデンサ３６、および、ダイオード１２２および電流制限抵抗１２３によるブートストラップ回路１１１ｗが設けられる。平滑コンデンサ３６は、ブートストラップ回路１１１ｗを経由して制御電源１０２により充電される。また、駆動回路５３は、駆動回路５１と同様の機能を有するように構成される。具体的には、駆動回路５３は、制御信号線２５１（図１）によって伝達される駆動制御信号ＧＨｗに応じて、半導体スイッチング素子３０のゲート電極３３を充電または放電するように構成される。

Ｗ相下アームの半導体スイッチング素子４０に対しては、駆動回路５４と、抵抗素子１０５ｂおよびバイパススイッチ１１０ｂを有する放電速度制御回路１００ｂと、制御電源１０２および平滑コンデンサ４６が配置される。半導体スイッチング素子４０の駆動システムについても、図２で説明した半導体スイッチング素子２０の駆動システムと同様に構成することができる。

すなわち、放電速度制御回路１００ｂは、駆動回路５４と基準電位点９との間に配置される。基準電位点９は、平滑コンデンサ４６および制御電源１０２の負極、ならびに、半導体スイッチング素子４０の負電極（ソース電極）４２と電気的に接続されている。駆動回路５４には、制御信号線２５４により駆動制御信号ＧＬｕが入力される。駆動回路５４は、駆動制御信号ＧＬｕに応じて半導体スイッチング素子４０のゲート電極４３を充放電することによって、半導体スイッチング素子４０をオンオフする。

具体的には、図２の構成において、制御電源１０１、平滑コンデンサ２６、抵抗素子１０５ａおよびバイパススイッチ１１０ａを、制御電源１０２、平滑コンデンサ４６、抵抗素子１０５ｂおよびバイパススイッチ１１０ｂに置換することで、半導体スイッチング素子４０の駆動システムを構成することができる。

また、駆動回路５４は、図２に示した駆動回路５２と同様のｎｐｎトランジスタおよびｐｎｐトランジスタの制御電極（ベース）を制御信号線２５４と接続することにより、保護制御信号ＳＰｕに応じて、半導体スイッチング素子４０のゲート電極４３を充放電するように構成することができる。

また、放電速度制御回路１００ｂにおいて、バイパススイッチ１１０ｂは、制御信号線２５７によって伝達される保護制御信号ＳＰｗがＬレベルのときにはオンする一方で、ＳＰｗがＨレベルのときにはオフするように制御される。したがって、半導体スイッチング素子４０においても、保護制御信号ＳＰｗがＬレベルである通常時（過電流の非検出時）においては、ゲート電極４３の放電速度は高く設定されて、半導体スイッチング素子２０は速やかにターンオフされる。これにより、スイッチング損失を抑制することができる。一方で、保護制御信号ＳＰｗがＨレベルである過電流検出時には、半導体スイッチング素子４０は緩やかにターンオフされるので、サージ電圧を抑制することが可能となる。

次に、電力変換装置１ａの動作について説明する。
通常時には、制御部７が保護制御信号ＳＰｕ，ＳＰｗをＬレベルに維持するため、バイパススイッチ１１０ａおよび１１０ｂはオン状態に維持される。この状態で、制御部７は、電力変換装置１ａの出力（交流電圧）が目標値（振幅、周波数、位相等）と一致するような電力変換が実行されるように、半導体スイッチング素子１０，２０，３０，４０の駆動制御信号ＧＨｕ，ＧＬｕ，ＧＨｗ，ＧＬｗを生成する。

このとき、下アームの半導体スイッチング素子２０，４０が、駆動制御信号ＧＬｕ，ＧＬｗに応じてターンオフされる際に、ゲート電極２３，４３の放電経路に抵抗素子１０５ａ，１０５ｂは含まれないことになる。したがって、半導体スイッチング素子１０，２０，３０，４０は、電力変換のためのターンオフ時には、放電経路の電気抵抗値が低いため放電速度が高くなり、高速にターンオフされることによって、スイッチング損失が抑制される。

これに対して、過電流検出器６によって過電流が検出されると、制御部７は、異常検出信号Ｓｆｌに応じて、保護制御信号ＳＰｕ，ＳＰｗをＬレベルからＨレベルに変化させる。これにより、バイパススイッチ１１０ｂおよび１１０ｂの各々は、オン状態からオフ状態に変化する。これにより、ゲート電極２３，４３の放電経路において、ゲート抵抗８４（図２）と直列に抵抗素子１０５ａ，１０５ｂが接続される。これにより、放電経路の電気抵抗値は、通常時（過電流の非検出時）よりも高くなる。

この状態で、制御部７は、半導体スイッチング素子の保護のために、駆動制御信号ＧＨｕ，ＧＬｕ，ＧＨｗ，ＧＬｗをＬレベルに設定して、半導体スイッチング素子１０，２０，３０，４０を強制的にターンオフする。

この際に、放電速度制御回路１００ａ，１００ｂが配置された、下アームの半導体スイッチング素子２０，４０は、放電経路の電気抵抗値が通常時よりも高いため、放電速度が低くなり、緩やかにターンオフされる。

したがって、実施の形態１に従う駆動システムを有する電力変換装置によれば、負荷５の急激な動作変動、直流電源１７の急激な出力変動、あるいは、アーム短絡等によって過電流が発生した際における、半導体スイッチング素子の強制的なターンオフ時におけるサージ電圧の発生を抑制することが可能となる。

特に、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、または、ダイヤモンド等のワイドバンドギャップ半導体によって形成された電圧駆動型の半導体スイッチング素子（ＭＯＳＦＥＴやＩＧＢＴ等）では、通常時のスイッチング速度が高いため、そのままのスイッチング速度で過電流発生にターンオフするとサージ電圧が過大になることが懸念されるが、本実施の形態に従う駆動システムを適用することにより、サージ電圧の抑制を図ることができる。

また、実施の形態１に従う構成では、図２で説明したように、バイパススイッチ１１０ａのみのオンオフによって、ゲート電極の放電経路の電気抵抗値を切換えることができる。このため、特許文献１，２のように、２個のスイッチによって並列接続された２個の放電経路を切換える構成とは異なり、２個スイッチのオンオフタイミングのずれに起因する、放電経路の電気抵抗値が過電流検出時に通常時よりも低くなってしまったり、ゲート電極の放電経路が消失してしまうような不具合の発生を、確実に回避することができる。

さらに、実施の形態１に従う構成では、ゲート電極を充電するためのトランジスタ７４ｎのオン中に、バイパススイッチ１１０ａのオンオフが切換わっても、ゲート電極の放電経路が形成されることはない。このため、特許文献１，２の構成とは異なり、トランジスタ７４ｎ，７４ｐのオンオフと、バイパススイッチ１１０ａのオンオフとのタイミングがずれても、半導体スイッチング素子２０が誤動作を起こすことがない。また、バイパススイッチ１１０ａのオンオフによらず、ゲート電極２３の放電経路は形成されているので、駆動制御信号ＧＬｕ，ＧＬｗをＬレベルに設定することにより、半導体スイッチング素子２０，４０を確実にターンオフすることができる。

なお、確実に、バイパススイッチ１１０ａ，１１０ｂがオフされた状態で、半導体スイッチング素子２０，４０をターンオフするために、制御部７は、過電流検出器６からの異常検出信号Ｓｆｌを受けたときに、保護制御信号ＳＰｕ，ＳＰｗをＨレベルに変化させるタイミングから、駆動制御信号ＧＨｕ，ＧＬｕ，ＧＨｗ，ＧＬｗをＬレベルに設定するタイミングまでの間に一定の時間遅れを設定してもよい。また、バイパススイッチ１１０ａ，１１０ｂについては、高速にオンオフするために、半導体スイッチによって構成することが好ましい。

また、図２の構成の変形例として、保護制御信号ＳＰｕ，ＳＰｗを駆動回路５２に入力して、保護制御信号ＳＰｕ，ＳＰｗがＨレベルであるときには、トランジスタ７４ｎを強制的にオフするように構成することも可能である。たとえば、トランジスタ７４ｎの制御電極（ベース）に対して、駆動制御信号ＧＨｕまたはＧＬｕと、保護制御信号ＳＰｕ，ＳＰｗの反転信号（過電流検出時にＬレベル）との論理積（ＡＮＤ）を出力する論理ゲートを配置することができる。

なお、図１に示した電力変換装置１ａでは、下アームの半導体スイッチング素子２０，４０の駆動システムにのみ、放電速度制御回路１００ａ，１００ｂを配置する構成を例示した。このため、過電流のため最終的に半導体スイッチング素子１０，２０，３０，４０をオフ状態としたい場合においても、まず下アームの半導体スイッチング素子２０，４０をオフしてから上アームの半導体スイッチング素子をオフする必要がある。

もし、上アームの半導体スイッチング素子１０，３０を先にターンオフする場合には、放電速度制御回路が配置されていない半導体スイッチング素子１０，３０については、過電流発生時においても通常時と同様に高速にターンオフされるため、過電流の遮断時に、過大なサージ電圧が発生したり駆動回路を誤動作させたりする虞があるためである。

あるいは、図３に示される変形例のように電力変換装置を構成することも可能である。
図３を参照して、実施の形態１の変形例に従う電力変換装置１ｂは、電力変換装置１ａ（図１）と比較して、上アームの半導体スイッチング素子１０，３０にそれぞれ対応して、放電速度制御回路１００ｃ，１００ｄがさらに配置される。電力変換装置１ｂのその他の部分の構成および動作は図１と同様であるので詳細な説明は繰返さない。

放電速度制御回路１００ｃは、抵抗素子１０５ｃと、抵抗素子１０５ｃと並列に接続されたバイパススイッチ１１０ｃとを有する。同様に、放電速度制御回路１００ｄは、抵抗素子１０５ｄと、抵抗素子１０５ｄと並列に接続されたバイパススイッチ１１０ｄとを有する。

制御部７は、保護制御信号ＳＰｕ，ＳＰｗに加えて、保護制御信号ＳＰｕｈ，ＳＰｗｈをさらに出力する。保護制御信号ＳＰｕｈは、制御信号線１５８によってバイパススイッチ１１５ｃへ伝達され、保護制御信号ＳＰｗｈは、制御信号線２５８によってバイパススイッチ１１５ｄへ伝達される。

制御部７は、保護制御信号ＳＰｕ，ＳＰｗと同様に、通常時には保護制御信号ＳＰｕｈ，ＳＰｗｈをＬレベルに維持する一方で、過電流検出器６からの異常検出信号Ｓｆｌの出力に応じて、保護制御信号ＳＰｕｈ，ＳＰｗｈをＬレベルからＨレベルへ変化する。

バイパススイッチ１１０ｃ，１１０ｄは、バイパススイッチ１１０ａ，１１０ｂと同様に構成されて、保護制御信号ＳＰｕｈ，ＳＰｗｈのＬレベル期間ではオフする一方で、Ｈレベル期間にはオンするように制御される。

これにより、半導体スイッチング素子１０，３０を駆動制御信号ＧＨｕ，ＧＨｗに応じてターンオフする際に、通常時には、抵抗素子１０５ｃ，１０５ｄをバイパスしてゲート電極１３，３３の放電経路を形成する一方で、過電流検出時には、図２のゲート抵抗８４相当の抵抗素子と、抵抗素子１０５ｃ，１０５ｄとが直列接続された放電経路を形成することができる。

したがって、電力変換装置１ｂでは、上アームの半導体スイッチング素子１０および３０に対しても、図１の半導体スイッチング素子２０，４０と同様に、過電流検出時にターンオフ速度を低下して、サージ電圧を抑制することができる、この結果、すべての半導体スイッチング素子を同時にオフする必要がある電力変換装置の構成においても、過電流検出に応じて、半導体スイッチング素子を保護のために強制的にターンオフする際におけるサージ電圧を抑制することができる。

あるいは、図１および図３とは異なり、上アームの半導体スイッチング素子に対してのみ、放電制御回路を配置することも可能である。このように、本実施の形態に従う電力変換装置において、図１および図２に示された放電制御回路は、任意の半導体スイッチング素子に対して配置することが可能である。

実施の形態２．
図４は実施の形態２に従う電力変換装置１ｃの構成を説明する回路図である。

図４を参照して、実施の形態２に従う電力変換装置１ｃは、実施の形態１に従う電力変換装置１ａ（図１）と比較して、下アームの半導体スイッチング素子２０，４０の間で、駆動システムが共有されている点で異なる。

図４の構成例では、半導体スイッチング素子２０および４０に対して、図１の駆動回路５２，５４に代えて、１個の駆動回路５５が配置される。一方で、上アームの半導体スイッチング素子１０および３０に対しては、図１と同様の駆動回路５１および５３が配置される。さらに、図４の構成では、半導体スイッチング素子１０，２０，３０，４０と、駆動回路５１，５３および５５とが、同一のパワーモジュール２００内に格納されてもよい。

上アームの半導体スイッチング素子１０，３０に対しては、パワーモジュール２００に設けられた、駆動回路５１への接続端子に対して、制御電源１０１、ブートストラップ回路１１１ｕ、平滑コンデンサ１６を、図１の回路構成と同様に接続することができる。また、駆動回路５３への接続端子に対して、駆動回路５１と共有される制御電源１０１、ブートストラップ回路１１１ｗ、平滑コンデンサ３６を接続することができる。これにより、電力変換装置１ａと同様に、半導体スイッチング素子１０，３０の駆動システムを構成することができる。

一方で、下アームの半導体スイッチング素子２０，４０に対しては、放電速度制御回路１００が共通に配置されている。放電速度制御回路１００は、抵抗素子１０５、および、抵抗素子１０５と並列に接続されたバイパススイッチ１１０を含む。さらに、基準電位点８は、図４に示されるように、半導体スイッチング素子４０の負電極（ソース電極）４２とも接続されている。

バイパススイッチ１１０に対しては、実施の形態１に従う電力変換装置１ａと同様の保護制御信号ＳＰｕが、制御信号線１５７によって制御部７から伝達される。バイパススイッチ１１０は、バイパススイッチ１１０ａと同様に、保護制御信号ＳＰｕのＬレベル期間（通常時）にはオンする一方で、Ｈレベル期間（過電流検出時）にはオフするように制御される。

図５には、実施の形態２に従う電力変換装置１ｃにおける下アームの半導体スイッチング素子の駆動システムの構成が示される。

図５を参照して、駆動回路５５は、半導体スイッチング素子２０に接続されるトランジスタ７４ｎ，７４ｐおよびゲート抵抗８４に加えて、半導体スイッチング素子２０に接続されるトランジスタ７５ｎ，７５ｐおよびゲート抵抗８５をさらに含む。

トランジスタ７４ｎ，７４ｐおよびゲート抵抗８４は、図２に示した駆動回路５２と同様に、半導体スイッチング素子２０のゲート電極２３に対して接続されるので、詳細な説明は繰り返さない。

トランジスタ７５ｎは、トランジスタ７４ｎと同様にｎｐｎトランジスタで構成されて、電源ライン７１およびノードＮ２の間に接続される。トランジスタ７５ｐは、トランジスタ７４ｐと同様にｐｎｐトランジスタで構成されて、ノードＮ２および電源ライン７２の間に接続される。ゲート抵抗８５は、ノードＮ２と、半導体スイッチング素子４０のゲート電極４３との間に接続される。トランジスタ７５ｎおよび７５ｐの制御電極（ベース）は、制御部７からの駆動制御信号ＧＬｗを伝達する制御信号線２５４と接続される。したがって、駆動制御信号ＧＬｗに応じてトランジスタ７５ｎまたは７５ｎがオンすることによって、ゲート電極４３は充電（ターンオン）または放電（ターンオフ）される。

図５から理解されるとおり、半導体スイッチング素子２０のゲート電極２３および半導体スイッチング素子４０のゲート電極４３の間で、基準電位点８に至る放電経路の一部が共有される。

そして、放電速度制御回路１００は、抵抗素子１０５およびバイパススイッチ１１０が、放電経路の当該共通部分に接続されるように配置される。これにより、バイパススイッチ１１０のオフ時には、ゲート電極２３の放電経路には、ゲート抵抗８４および抵抗素子１０５が直列接続される一方で、ゲート電極４３の放電経路には、ゲート抵抗８５および抵抗素子１０５が直列接続される。これに対して、バイパススイッチ１１０のオフ時には、ゲート電極２３および４３の各々の放電経路は、抵抗素子１０５をバイパスして形成される。

したがって、通常時（過電流の非検出時）には、抵抗素子１０５を放電経路に接続することなく、駆動制御信号ＧＬｕ，ＧＷｕに応じて、スイッチング損失を抑制するために半導体スイッチング素子２０，４０を高速にターンオフすることができる。一方で、過電流検出時には、ゲート電極２３およびゲート電極４３の放電経路の両方に、抵抗素子１０５をゲート抵抗８４，８５と直列に接続することができる。

このように、実施の形態２に従う電力変換装置においても、下アームの半導体スイッチング素子２０および４０によって共有された放電速度制御回路１００によって、実施の形態１と同様の効果を奏することができるので、部品点数を削減することができる。

また、駆動回路５１，５３，５５が内蔵されたパワーモジュール２００に対して、単一の放電速度制御回路１００を外部接続する構成によって、下アームの半導体スイッチング素子２０および４０の両方のターンオフを、通常時および過電流検出時のそれぞれで適切に制御することができる。なお、抵抗素子１０５については、半導体スイッチング素子のサージ電圧許容値や通過電流量、駆動回路内のゲート抵抗の電気抵抗値等に依存して適正な電気抵抗値が異なってくるが、一般的には、数Ωから数十Ω程度の抵抗素子を用いて構成することが可能である。

また、図４の構成を図３と組合せて、各半導体スイッチング素子に対して放電速度制御回路が配置される構成において、下アームの半導体スイッチング素子２０，４０の間でのみ放電速度制御回路１００を共有することも可能である。この場合には、上アームの半導体スイッチング素子１０，３０に対しては、図１と同様の放電速度制御回路１００ｃおよび１００ｄがそれぞれ配置される。上アームの半導体スイッチング素子１０，３０の間では、負電極（ソースまたはエミッタ電極）の電位が常に共通とは限らないため、図４に示された下アームの半導体スイッチング素子のように、放電制御回路を共有することは困難である。

実施の形態３．
図６は、実施の形態３に従う電力変換装置１ｄの回路構成を説明する回路図である。

図６を参照して、実施の形態３に従う電力変換装置１ｄでは、単相インバータのＵ相アーム回路およびＷ相アーム回路が、パワーモジュール２１０，２３０を用いてそれぞれ構成されている点で、実施の形態１の構成と異なる。

パワーモジュール２１０は、半導体スイッチング素子１０ａおよび２０ａからなるアーム回路と、半導体スイッチング素子１０ｂおよび２０ｂからなるアーム回路と、半導体スイッチング素子１０ｃおよび２０ｃからなるアーム回路とによる３組のアーム回路、ならびに、駆動回路５１および５２を内蔵している。

パワーモジュール２１０では、並列に接続された半導体スイッチング素子１０ａ，１０ｂ，１０ｃによって、Ｕ相の上アームが構成されている。すなわち、半導体スイッチング素子１０ａ，１０ｂ，１０ｃの正電極（ドレイン電極またはコレクタ電極）は、端子２２１を経由して、電源配線１８と電気的に接続される。また、半導体スイッチング素子１０ａ，１０ｂ，１０ｃの負電極（ソース電極またはエミッタ電極）は、端子２２２〜２２４を経由して共通にノードＮｕと電気的に接続されるとともに、駆動回路５１の内部で、端子２１５を経由して平滑コンデンサ１６の負電極と電気的に接続される。すなわち、半導体スイッチング素子１０ａ，１０ｂ，１０ｃは、「複数の第１の半導体スイッチング素子」の一実施例に対応する。

同様に、並列に接続された半導体スイッチング素子２０ａ，２０ｂ，２０ｃによって、Ｕ相の下アームが構成されている。すなわち、半導体スイッチング素子２０ａ，２０ｂ，２０ｃの正電極（ドレイン電極またはコレクタ電極）は、端子２２２〜２２４を経由して、ノードＮｕと電気的に接続される。また、半導体スイッチング素子２０ａ，２０ｂ，２０ｃの負電極（ソース電極またはエミッタ電極）は、端子２２５〜２２７と接続されることにより、共通の負電極接続点１０６ｕを経由して、電源配線１９と電気的に接続される。半導体スイッチング素子２０ａ，２０ｂ，２０ｃは、「複数の第２の半導体スイッチング素子」の一実施例に対応する。

駆動回路５１は、端子２１１，２１２および２１３に入力された駆動制御信号に応じて、上アームを構成する半導体スイッチング素子１０ａ、１０ｂおよび１０ｃのそれぞれのゲート電極を充電（ターンオン）または放電（ターンオフ）するように構成される。端子２１１〜２１３は、制御信号線１５４と共通に接続される。したがって、並列接続された半導体スイッチング素子１０ａ、１０ｂおよび１０ｃは、駆動制御信号ＧＨｕに応じて共通にオンオフ制御される。さらに、駆動回路５１の電源入力用の電源端子２１４および２１５は、平滑コンデンサ１６の正極端子および負極端子とそれぞれ接続される。

同様に、駆動回路５２は、端子２１６，２１７および２１８に入力された駆動制御信号に応じて、下アームを構成する半導体スイッチング素子２０ａ、２０ｂおよび２０ｃのそれぞれのゲート電極を充電（ターンオン）または放電（ターンオフ）するように構成される。端子２１６〜２１８は、制御信号線１５１と共通に接続される。したがって、並列接続された半導体スイッチング素子２０ａ、２０ｂおよび２０ｃは、駆動制御信号ＧＬｕに応じて共通にオンオフ制御される。駆動回路５２の電源入力用の端子２１９および２２０は、平滑コンデンサ２６の正極端子および負極端子とそれぞれ接続される。

Ｗ相アーム回路において、パワーモジュール２３０は、半導体スイッチング素子３０ａおよび４０ａからなるアーム回路と、半導体スイッチング素子３０ｂおよび４０ｂからなるアーム回路と、半導体スイッチング素子３０ｃおよび４０ｃからなるアーム回路とによる３組のアーム回路、ならびに、駆動回路５３および５４を内蔵している。

パワーモジュール２３０では、並列に接続された半導体スイッチング素子３０ａ，３０ｂ，３０ｃによって、Ｗ相の上アームが構成されている。すなわち、半導体スイッチング素子３０ａ，３０ｂ，３０ｃの正電極（ドレイン電極またはコレクタ電極）は、端子２４１を経由して、電源配線１８と電気的に接続される。また、半導体スイッチング素子３０ａ，３０ｂ，３０ｃの負電極（ソース電極またはエミッタ電極）は、端子２４２〜２４４を経由して共通にノードＮｗと電気的に接続されるとともに、駆動回路５１の内部で、端子２３５を経由して平滑コンデンサ３６の負電極と電気的に接続される。半導体スイッチング素子３０ａ，３０ｂ，３０ｃについても、「複数の第１の半導体スイッチング素子」の一実施例に対応する。

同様に、パワーモジュール２３０では、並列に接続された半導体スイッチング素子４０ａ，４０ｂ，４０ｃによって、Ｗ相の下アームが構成されている。すなわち、半導体スイッチング素子４０ａ，４０ｂ，４０ｃの正電極（ドレイン電極またはコレクタ電極）は、端子２４２〜２４４を経由して、ノードＮｗと電気的に接続される。また、半導体スイッチング素子４０ａ，４０ｂ，４０ｃの負電極（ソース電極またはエミッタ電極）は、端子２４５〜２４７と接続されることにより、共通の負電極接続点１０６ｗを経由して、電源配線１９と電気的に接続される。半導体スイッチング素子４０ａ，４０ｂ，４０ｃについても、「複数の第２の半導体スイッチング素子」の一実施例に対応する。

駆動回路５３は、端子２３１，２３２および２３３に入力された駆動制御信号に応じて、上アームを構成する半導体スイッチング素子３０ａ、３０ｂおよび３０ｃのそれぞれのゲート電極を充電（ターンオン）または放電（ターンオフ）するように構成される。端子２３１〜２３３は、制御信号線２５１と共通に接続される。したがって、並列接続された半導体スイッチング素子３０ａ、３０ｂおよび３０ｃの各々は、駆動制御信号ＧＨｗに応じて共通にオンオフ制御される。さらに、駆動回路５３の電源入力用の電源端子２３４および２３５は、平滑コンデンサ３６の正極端子および負極端子とそれぞれ接続される。

同様に、駆動回路５４は、端子２３６，２３７および２３８に入力された駆動制御信号に応じて、下アームを構成する半導体スイッチング素子４０ａ、４０ｂおよび４０ｃのそれぞれのゲート電極を充電（ターンオン）または放電（ターンオフ）するように構成される。端子２３６〜２３８は、制御信号線２５４と共通に接続される。したがって、並列接続された半導体スイッチング素子４０ａ、４０ｂおよび４０ｃは、駆動制御信号ＧＬｗに応じて共通にオンオフ制御される。さらに、駆動回路５４の電源入力用の端子２３９および２４０は、平滑コンデンサ４６の正極端子および負極端子とそれぞれ接続される。

なお、図６の構成例では、上アームの駆動回路５１，５３にそれぞれ対応して制御電源１０３，１０４を配置しているが、図１等と同様に、ブートストラップ回路１１１ｕ，１１１ｗを配置することにより、下アームの制御電源１０１，１０２によって、駆動回路５１，５３の動作電源を供給することも可能である。あるいは反対に、図１および図３の構成例の各々において、ブートストラップ回路１１１ｕ，１１１ｗに代えて、図６と同様の制御電源１０３，１０４を配置することも可能である。

図７には、Ｕ相下アームの半導体スイッチング素子２０ａ〜２０ｃに対する駆動システムの構成を示す回路図が示される。

図７を参照して、実施の形態３に従う電力変換装置１ｄでは、駆動回路５２は、トランジスタ７４ｐａ，７４ｐｂ，７４ｐｃと、トランジスタ７４ｎａ，７４ｎｂ，７４ｎｃと、ゲート抵抗８４ａ，８４ｂ，８４ｃを有する。電源ライン７１は、端子２１９を経由して、平滑コンデンサ２６および制御電源１０１の正極端子と接続される。同様に、電源ライン７２は、端子２２０を経由して、平滑コンデンサ２６および制御電源１０１の負極端子と接続される。基準電位点８は、パワーモジュール２１０の外部で、半導体スイッチング素子２０ａ〜２０ｃの負電極（ソース電極）２２ａ〜２２ｃと電気的に接続される。

トランジスタ７４ｎａ，７４ｐａおよびゲート抵抗８４ａは、半導体スイッチング素子２０ａのゲート電極２３ａに対して、駆動回路５２においてトランジスタ７４ｎ，７４ｐおよびゲート抵抗８４がゲート電極２３に接続されるのと同様に接続されている。同様に、トランジスタ７４ｎｂ，７４ｐｂおよびゲート抵抗８４ｂは、半導体スイッチング素子２０ｂのゲート電極２３ｂに対して、トランジスタ７４ｎａ，７４ｐａおよびゲート抵抗８４ａがゲート電極２３ａに接続されるのと同様に接続されている。さらに、トランジスタ７４ｎｃ，７４ｐｃおよびゲート抵抗８４ｃについても、半導体スイッチング素子２０ｃのゲート電極２３ｃに対して、トランジスタ７４ｎａ，７４ｐａおよびゲート抵抗８４ａがゲート電極２３ａに接続されるのと同様に接続されている。

各トランジスタ７４ｐａ，７４ｐｂ，７４ｐｃ，７４ｎａ，７４ｎｂ，７４ｎｃの制御電極（ベース）は、端子２１６〜２１８を経由して、駆動制御信号ＧＬｕを伝達する制御信号線１５１と共通に接続される。この結果、駆動制御信号ＧＬｕのＨレベル期間では、トランジスタ７４ｎａ，７４ｎｂ，７４ｎｃがオンすることにより、ゲート電極２３ａ，２３ｂ，２３ｃに対して、半導体スイッチング素子２０ａ〜２０ｃをオンするためのゲート電極２３ａ〜２３ｃの充電経路が、ゲート抵抗８４ａ，８４ｂ，８４ｃをそれぞれ経由して形成される。

一方で、駆動制御信号ＧＬｕのＬレベル期間では、トランジスタ７４ｐａ，７４ｐｂ，７４ｐｃがオンすることにより、ゲート電極２３ａ，２３ｂ，２３ｃに対して、半導体スイッチング素子２０ａ〜２０ｃをオフするための充電経路が、ゲート電極２３ａ〜２３ｃと基準電位点８との間に形成される。すなわち、ゲート電極２３ａ〜２３ｃの放電経路は、電源ライン７２および端子２２０を経由して基準電位点８へ至る経路のうちの一部を共有している。

そして、放電速度制御回路１００ａは、端子２２０および基準電位点８の間に接続されることにより、ゲート電極２３ａ，２３ｂ，２３ｃの放電経路の共通部分に接続されている。したがって、バイパススイッチ１１０ａのオフ時には、抵抗素子１０５ａは、ゲート電極２３ａ〜２３ｃの放電経路の各々において、ゲート抵抗８４ａ〜８４ｃの各々に対して、直列に接続される。これにより、半導体スイッチング素子２０ａ〜２０ｃのターンオフ速度を揃えて低下させることができる。

一方で、バイパススイッチ１１０ａのオン時には、ゲート電極２３ａ〜２３ｃの放電経路の各々は、抵抗素子１０５ａを除外して形成することができる。したがって、通常時には、半導体スイッチング素子２０ａ〜２０ｃは、ゲート抵抗８４ａ〜８４ｃの電気抵抗値に従って、スイッチング損失を抑制するために高速にターンオフされる。

なお、Ｗ相下アームの半導体スイッチング素子４０に対する駆動システムにおいて、駆動回路５４および放電速度制御回路１００ｂは、図７で説明した駆動回路５２および放電速度制御回路１００ａと同様に配置されるので、詳細な説明は繰り返さない。すなわち、実施の形態１と同様の保護制御信号ＳＰｗに応じてバイパススイッチ１１０ｂのオンオフを制御することによって、半導体スイッチング素子４０ａ〜４０ｃのターンオフ速度について、通常時（過電流非検出時）にはスイッチング損失を抑制するために高く制御するともに、過電流検出時にはサージ電圧を抑制するために低く制御することができる。

このように、実施の形態３に従う電力変換装置では、並列接続された複数の半導体スイッチング素子および駆動回路がモジュール化された構成に対しても、モジュール外部に放電速度制御回路を接続することによって、下アームの半導体スイッチング素子２０，４０のターンオフを、通常時および過電流検出時のそれぞれで適切に制御することができる。

実施の形態３の構成においても、外部接続される抵抗素子１０５ａ，１０５ｂの電気抵抗値を調整することによって、任意の特性のパワーモジュールに対しても、半導体スイッチング素子のサージ電圧許容値や通過電流量に対して、適切なターンオフ速度を設定することが可能である。

また、図６の構成例では、下アームの半導体スイッチング素子２０，４０のみに対して放電速度制御回路１００ａ，１００ｂを配置したが、図３と同様に、上アームの半導体スイッチング素子１０，３０に対応する放電速度制御回路１００ｃ，１００ｄを、パワーモジュール２１０，２３０の外部にさらに接続することも可能である。

あるいは、半導体スイッチング素子２０，４０に対する放電速度制御回路１００ａ，１００ｂを別個に配置したが、端子２２０および２４０の間を接続することによって、図５（実施の形態２）と同様に、半導体スイッチング素子２０，４０の間で放電速度制御回路１００を共有することも可能である。さらには、上アームの半導体スイッチング素子１０，３０のみに対して、放電速度制御回路１００ｃ，１００ｄ（図３）をパワーモジュール２１０，２３０の外部に接続することも可能である。

なお、本実施の形態では、電力変換装置１ａ〜１ｃとして単相インバータ回路を例示したが、本発明は、単相インバータ回路以外であっても、駆動制御信号に応じてオンオフされる半導体スイッチング素子を有する電力変換装置であれば、当該半導体スイッチング素子の駆動システムに適用することができる。

また、実施の形態２および３では、一部の要素が同一のモジュールに内蔵される構成例を示したが、モジュール化を適用するか否かによらず、電気的な回路構成を同様に形成可能である。

さらに、以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ａ，１ｂ，１ｃ，１ｄ 電力変換装置、２ フィルタ回路、３ａ，３ｂ リアクトル、４ キャパシタ、５ 負荷、６ 過電流検出器、７ 制御部、８，９ 基準電位点、１０，１０ａ，１０ｂ，１０ｃ，２０，２０ａ，２０ｂ，２０ｃ，３０，３０ａ，３０ｂ，３０ｃ，４０，４０ａ，４０ｂ，４０ｃ 半導体スイッチング素子、１１，２１，３１，４１ 正電極、１２，２２，３２，４２ 負電極、１３，２３，２３ａ，２３ｂ，２３ｃ，３３，４３ ゲート電極（制御電極）、１５，２５，３５，４５，１１２，１２２ ダイオード、１６，２６，３６，４６ 平滑コンデンサ、１７ 直流電源、１８，１９ 電源配線、５１，５２，５３，５４，５５ 駆動回路、７１，７２ 電源ライン、７４ｎ，７４ｎａ，７４ｎｂ，７４ｎｃ，７４ｐ，７４ｐａ，７４ｐｂ，７４ｐｃ，７５ｎ，７５ｐ トランジスタ、８４，８４ａ，８４ｂ，８４ｃ，８５ ゲート抵抗、１００，１００ａ，１００ｂ，１００ｃ，１００ｄ 放電速度制御回路、１０１，１０２，１０３，１０４ 制御電源、１０５，１０５ａ，１０５ｂ，１０５ｃ，１０５ｄ 抵抗素子、１０６ｕ，１０６ｗ 負電極接続点、１１０，１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ，１１５ｃ，１１５ｄ バイパススイッチ、１１１，１１１ｕ，１１１ｗ ブートストラップ回路、１１３，１２３ 電流制限抵抗、１５１，１５４，１５７，１５８，２５１，２５４，２５７，２５８ 制御信号線、２００，２１０，２３０ パワーモジュール、２１１〜２２６，２３１〜２４６ 端子（パワーモジュール）、２１４，２３４ 電源端子、ＧＨｕ，ＧＨｗ，ＧＬｕ，ＧＬｗ，ＧＷｕ 駆動制御信号、Ｎ１，Ｎ２，Ｎｕ，Ｎｗ ノード、ＳＰｕ，ＳＰｕｈ，ＳＰｗ，ＳＰｗｈ 保護制御信号、Ｓｆｌ 異常検出信号。

Claims (7)

1. 駆動制御信号に応じてオンオフされる半導体スイッチング素子の駆動システムであって、
   前記駆動制御信号に応じて、前記半導体スイッチング素子のゲートを第１の電圧へ向けて充電する動作および前記ゲートを第２の電圧へ向けて放電する動作を選択的に実行するように構成された駆動回路と、
   前記駆動回路による放電経路に接続された抵抗素子と、
   前記放電経路において前記抵抗素子と並列に接続されたバイパススイッチとを備え、
   前記バイパススイッチは、前記半導体スイッチング素子の過電流の非検出時にオン状態であり、前記半導体スイッチング素子の過電流検出に応答してオン状態からオフ状態に変化する、駆動システム。
2. 駆動制御信号に応じてオンオフされる半導体スイッチング素子と、
   前記駆動制御信号に応じて、前記半導体スイッチング素子のゲートを第１の電圧へ向けて充電する動作および前記ゲートを第２の電圧へ向けて放電する動作を選択的に実行するように構成された駆動回路と、
   前記半導体スイッチング素子の過電流を検出するための過電流検出器と、
   前記駆動回路による放電経路に接続された抵抗素子と、
   前記放電経路において前記抵抗素子と並列に接続されたバイパススイッチとを備え、
   前記バイパススイッチは、前記過電流検出器による過電流の非検出時にオン状態であり、前記過電流検出器による過電流検出に応答してオン状態からオフ状態に変化する、電力変換装置。
3. 駆動制御信号に応じてオンオフされる半導体スイッチング素子と、
   前記駆動制御信号に応じて、前記半導体スイッチング素子のゲートを第１の電圧へ向けて充電する動作および前記ゲートを第２の電圧へ向けて放電する動作を選択的に実行するように構成された駆動回路と、
   前記半導体スイッチング素子の過電流を検出するための過電流検出器と、
   前記駆動回路による放電経路に接続された抵抗素子と、
   前記放電経路において前記抵抗素子と並列に接続されたバイパススイッチとを備え、
   前記バイパススイッチは、前記過電流検出器による過電流検出に応答してオン状態からオフ状態に変化し、
   前記半導体スイッチング素子は、複数の対向アームを構成するように複数個配置され、
   前記複数の対向アームの各々は、第１の電源電圧を供給する第１の電源配線と負荷との間に接続される第１の半導体スイッチング素子と、前記第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源配線と前記負荷との間に電気的に接続される第２の半導体スイッチング素子を有するように構成され、
   前記駆動回路は、前記半導体スイッチング素子の各々に対応して配置され、
   前記複数の対向アームのうちの２以上の対向アームにおいて、当該２以上の前記第２の半導体スイッチング素子のそれぞれの前記駆動回路による前記放電経路の一部が共通であり、
   前記抵抗素子は、前記放電経路のうちの前記２以上の第２の半導体スイッチング素子の間で共通する一部に配置されて、前記２以上の第２の半導体スイッチング素子によって共有される、電力変換装置。
4. 前記半導体スイッチング素子および前記駆動回路は、１つのパワーモジュール内に配置され、
   前記抵抗素子および前記バイパススイッチは、前記パワーモジュールの外部に配置される、請求項２または３に記載の電力変換装置。
5. 前記半導体スイッチング素子は、同一のパワーモジュール内に複数個配置され、
   前記複数個の半導体スイッチング素子は、
   第１の電源電圧を供給する第１の電源配線と負荷との間に並列に接続された複数の第１の半導体スイッチング素子と、
   前記第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源配線と前記負荷との間に電気的に接続された複数の第２の半導体スイッチング素子とを含み、
   前記駆動回路は、前記複数の第１の半導体スイッチング素子の各々、および、前記複数の第２の半導体スイッチング素子の各々に対応して配置され、
   前記複数の第２の半導体スイッチング素子の間で、それぞれの前記駆動回路による放電経路の一部が共通であり、
   前記抵抗素子は、前記放電経路のうちの前記複数の第２の半導体スイッチング素子の間で共通する前記一部に配置されて、前記複数の第２の半導体スイッチング素子によって共有される、請求項２記載の電力変換装置。
6. 前記半導体スイッチング素子は、ワイドバンドギャップ半導体によって形成される、請求項２〜５のいずれか１項に記載の電力変換装置。
7. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム、および、ダイヤモンドを含む、請求項６記載の電力変換装置。

Images