JP2001156609A - 半導体スイッチのゲートドライブ回路 - Google Patents
半導体スイッチのゲートドライブ回路Info
- Publication number
- JP2001156609A JP2001156609A JP33363799A JP33363799A JP2001156609A JP 2001156609 A JP2001156609 A JP 2001156609A JP 33363799 A JP33363799 A JP 33363799A JP 33363799 A JP33363799 A JP 33363799A JP 2001156609 A JP2001156609 A JP 2001156609A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitor
- capacitance
- current amplifier
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】半導体素子のターンオフ時に発生する高サージ
電圧を抑制する。 【解決手段】半導体素子のゲート・エミッタにコンデン
サを接続し、かつ、このゲートとゲートドライバ間に、
半導体素子のゲート容量と同容量のコンデンサを有する
電流アンプを接続する。これによって、ゲートドライバ
側より見ると電流アンプのコンデンサが半導体素子のゲ
ート容量を模擬するため、半導体素子の状態のいかんに
係わらず意図するゲート電荷充放電特性を持たせる事が
出来る。
電圧を抑制する。 【解決手段】半導体素子のゲート・エミッタにコンデン
サを接続し、かつ、このゲートとゲートドライバ間に、
半導体素子のゲート容量と同容量のコンデンサを有する
電流アンプを接続する。これによって、ゲートドライバ
側より見ると電流アンプのコンデンサが半導体素子のゲ
ート容量を模擬するため、半導体素子の状態のいかんに
係わらず意図するゲート電荷充放電特性を持たせる事が
出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体スイッチの
ゲートドライブ回路に係り、特にターンオフサージ電圧
を低減するようにしたゲートドライブ回路に関するもの
である。
ゲートドライブ回路に係り、特にターンオフサージ電圧
を低減するようにしたゲートドライブ回路に関するもの
である。
【０００２】
【従来の技術】電圧制御形半導体素子であるＩＧＢＴに
よるスイッチング回路は、一般に図３（ａ）で示すよう
に構成されている。すなわち、ＩＧＢＴ１はゲートドラ
イバ２より出力されたゲート信号をゲート抵抗３を介し
てゲートに導入したときにターンオンし、ゲート信号が
無くなったときにターンオフするよう構成されている。
なお、４は還流ダイオードである。ゲート信号によって
オン／オフするＩＧＢＴは、そのゲート・エミッタ間は
容量性（ゲート容量）を持つため、図３（ａ）の点線で
囲んだ部分を等価的に現すと、同図（ｂ）で示すように
ＲｇＣｇの時定数回路となって、ゲート電圧はゲート抵
抗３の容量Ｒｇとゲート容量ＣｇによるＣＲ充放電カー
ブを描くことになる。
よるスイッチング回路は、一般に図３（ａ）で示すよう
に構成されている。すなわち、ＩＧＢＴ１はゲートドラ
イバ２より出力されたゲート信号をゲート抵抗３を介し
てゲートに導入したときにターンオンし、ゲート信号が
無くなったときにターンオフするよう構成されている。
なお、４は還流ダイオードである。ゲート信号によって
オン／オフするＩＧＢＴは、そのゲート・エミッタ間は
容量性（ゲート容量）を持つため、図３（ａ）の点線で
囲んだ部分を等価的に現すと、同図（ｂ）で示すように
ＲｇＣｇの時定数回路となって、ゲート電圧はゲート抵
抗３の容量Ｒｇとゲート容量ＣｇによるＣＲ充放電カー
ブを描くことになる。
【０００３】
【発明が解決しようとする課題】図４は、実際のＩＧＢ
Ｔのターンオフ時におけるゲート電圧の変化を示したも
ので、ゲート電圧が電流を遮断するレベルにまで下が
り、ＩＧＢＴによる電流遮断が開始されるタイミングで
主回路からの影響によって同図で示すようにスイッチン
グを速めるようなゲート電圧低下が生じる場合がある。
この結果、ＩＧＢＴは急速にターンオフして行くため、
高いサージ電圧が発生しやすくなる。サージ電圧が素子
定格などの限界を越えた場合には素子の永久破壊に至る
ため、これを回避するためにゲート抵抗３の容量Ｒｇを
大きな値に設定しておく必要がある。しかし、このよう
にするとスイッチング時間が長くなり、スイッチング損
失が大きくなる問題を有する。
Ｔのターンオフ時におけるゲート電圧の変化を示したも
ので、ゲート電圧が電流を遮断するレベルにまで下が
り、ＩＧＢＴによる電流遮断が開始されるタイミングで
主回路からの影響によって同図で示すようにスイッチン
グを速めるようなゲート電圧低下が生じる場合がある。
この結果、ＩＧＢＴは急速にターンオフして行くため、
高いサージ電圧が発生しやすくなる。サージ電圧が素子
定格などの限界を越えた場合には素子の永久破壊に至る
ため、これを回避するためにゲート抵抗３の容量Ｒｇを
大きな値に設定しておく必要がある。しかし、このよう
にするとスイッチング時間が長くなり、スイッチング損
失が大きくなる問題を有する。
【０００４】本発明の目的は、このような課題を解決し
てスイッチングが急に進むことによる高いサーシ電圧の
発生を抑制できる回路を提供せんとするものである。
てスイッチングが急に進むことによる高いサーシ電圧の
発生を抑制できる回路を提供せんとするものである。
【０００５】
【課題を解決するための手段】本発明は、ゲートドライ
バよりのゲート信号をゲート抵抗を介して半導体素子の
ゲートに印加するよう構成された半導体スイッチにおい
て、前記半導体素子のゲートとエミッタ間に第１のコン
デンサを接続し、かつ前記ゲート抵抗と半導体素子のゲ
ート間にこの半導体素子のゲート容量とほぼ同等の入力
コンデンサ容量を有する電流アンプを設けたものであ
る。
バよりのゲート信号をゲート抵抗を介して半導体素子の
ゲートに印加するよう構成された半導体スイッチにおい
て、前記半導体素子のゲートとエミッタ間に第１のコン
デンサを接続し、かつ前記ゲート抵抗と半導体素子のゲ
ート間にこの半導体素子のゲート容量とほぼ同等の入力
コンデンサ容量を有する電流アンプを設けたものであ
る。
【０００６】また、前記した電流アンプのコンデンサを
電流アンプの入力側に第２のコンデンサとして接続した
ものであり、さらには、前記したゲート抵抗と第２のコ
ンデンサによる時定数を、ゲート抵抗と半導体素子のゲ
ート容量との時定数とほぼ等しくなるようにその定数を
選定したものである。
電流アンプの入力側に第２のコンデンサとして接続した
ものであり、さらには、前記したゲート抵抗と第２のコ
ンデンサによる時定数を、ゲート抵抗と半導体素子のゲ
ート容量との時定数とほぼ等しくなるようにその定数を
選定したものである。
【０００７】
【発明の実施の形態】図１は、本発明の実施形態を示す
もので、１０は第１のコンデンサで、容量Ｃ１を有して
半導体素子であるＩＧＢＴのゲートとエミッタ間に接続
される。１１はＩＧＢＴのゲートとゲート抵抗３間に接
続された電流アンプ、１２は第２のコンデンサで電流ア
ンプ自体にコンデンサ容量をもたせてもよいが、ここで
はその入力側に接続されて容量Ｃ２を有している。この
コンデンサの容量Ｃ２は、ＩＧＢＴ１のゲート容量Ｃｇ
とほぼ同じ大きさに設定される。その他は図３と同じで
ある。
もので、１０は第１のコンデンサで、容量Ｃ１を有して
半導体素子であるＩＧＢＴのゲートとエミッタ間に接続
される。１１はＩＧＢＴのゲートとゲート抵抗３間に接
続された電流アンプ、１２は第２のコンデンサで電流ア
ンプ自体にコンデンサ容量をもたせてもよいが、ここで
はその入力側に接続されて容量Ｃ２を有している。この
コンデンサの容量Ｃ２は、ＩＧＢＴ１のゲート容量Ｃｇ
とほぼ同じ大きさに設定される。その他は図３と同じで
ある。
【０００８】以上のように構成することによって、電流
アンプ１１の直前の回路は、コンデンサ１２の容量Ｃ２
がＩＧＢＴのゲート容量Ｇｇを模擬するため、ゲートド
ライバ２よりみればあたかもＩＧＢＴのゲートのように
見える。したがって、電流アンプの入力部分の電圧Ｖｉ
ｎの波形はＩＧＢＴの状態に係わらずゲートドライバ２
の意図するＣＲ充放電カーブとなる。
アンプ１１の直前の回路は、コンデンサ１２の容量Ｃ２
がＩＧＢＴのゲート容量Ｇｇを模擬するため、ゲートド
ライバ２よりみればあたかもＩＧＢＴのゲートのように
見える。したがって、電流アンプの入力部分の電圧Ｖｉ
ｎの波形はＩＧＢＴの状態に係わらずゲートドライバ２
の意図するＣＲ充放電カーブとなる。
【０００９】前述したように、ＩＧＢＴ１が電流遮断を
開始する付近では、ゲート電圧Ｖｇの急激な低下を起こ
す電圧変動が発生するが、電流アンプ１１をＩＧＢＴの
直近に配置したり、コンデンサ１０の容量Ｃ１をゲート
容量Ｃｇに対して十分大きな値に設定することによりゲ
ート電圧Ｖｇの変化を抑えることができる。この結果、
スイッチングが急に進行して大きなサージ電圧が発生す
るようなことは無くなる。また、コンデンサ１０を接続
したことによって、このコンデンサの容量Ｃ１を含むＩ
ＧＢＴ１のゲート部分の容量は大きくなっているが、電
流アンプ１１によってゲート電圧Ｖｇは強制的に制御さ
れるため、ゲート電圧Ｖｇの電圧波形は電流アンプ入力
部分の電圧Ｖｉｎと同じになり、スイッチング時間はほ
とんど変化しない。
開始する付近では、ゲート電圧Ｖｇの急激な低下を起こ
す電圧変動が発生するが、電流アンプ１１をＩＧＢＴの
直近に配置したり、コンデンサ１０の容量Ｃ１をゲート
容量Ｃｇに対して十分大きな値に設定することによりゲ
ート電圧Ｖｇの変化を抑えることができる。この結果、
スイッチングが急に進行して大きなサージ電圧が発生す
るようなことは無くなる。また、コンデンサ１０を接続
したことによって、このコンデンサの容量Ｃ１を含むＩ
ＧＢＴ１のゲート部分の容量は大きくなっているが、電
流アンプ１１によってゲート電圧Ｖｇは強制的に制御さ
れるため、ゲート電圧Ｖｇの電圧波形は電流アンプ入力
部分の電圧Ｖｉｎと同じになり、スイッチング時間はほ
とんど変化しない。
【００１０】図２は他の実施形態を示したものである。
図１の実施形態の場合、ゲートドライバ部分は実際にＩ
ＧＢＴ１を駆動可能な定格としているが、しかし、電流
アンプの存在を考慮すると、ドライバ部分の定格は電流
アンプに適切な電圧指令値を与える大きさで十分であ
る。よって、図２の実施形態はこの点を考慮したもので
ある。すなわち、ゲートドライバ２０は図１のゲートド
ライバ２の定格よりも小さな定格のものが使用され、か
つ、ゲート抵抗２３の値Ｒｇ’と図３で示す一般的なゲ
ート抵抗値Ｒｇとの関係を、Ｒｇ’＞＞Ｒｇに設定さ
れ、Ｒｇ’とＣ２による時定数を、ＲｇとＣｇによる時
定数と等しくすることによって、図３で示すゲート駆動
回路と同等のものが実現できる。この場合、Ｃ２を小さ
く設定できるため、Ｒｇによって生じる損失を小さくす
ることが可能となる。
図１の実施形態の場合、ゲートドライバ部分は実際にＩ
ＧＢＴ１を駆動可能な定格としているが、しかし、電流
アンプの存在を考慮すると、ドライバ部分の定格は電流
アンプに適切な電圧指令値を与える大きさで十分であ
る。よって、図２の実施形態はこの点を考慮したもので
ある。すなわち、ゲートドライバ２０は図１のゲートド
ライバ２の定格よりも小さな定格のものが使用され、か
つ、ゲート抵抗２３の値Ｒｇ’と図３で示す一般的なゲ
ート抵抗値Ｒｇとの関係を、Ｒｇ’＞＞Ｒｇに設定さ
れ、Ｒｇ’とＣ２による時定数を、ＲｇとＣｇによる時
定数と等しくすることによって、図３で示すゲート駆動
回路と同等のものが実現できる。この場合、Ｃ２を小さ
く設定できるため、Ｒｇによって生じる損失を小さくす
ることが可能となる。
【００１１】
【発明の効果】以上のとおり、本発明によれば、ＩＧＢ
Ｔのゲートとエミッタ間に容量Ｃ１のコンデンサを接続
すると共に、ＩＧＢＴのゲートとゲート抵抗との間に容
量Ｃ２のコンデンサを有する電流アンプを接続すること
によって、ＩＧＢＴの電流遮断時に生じるゲート電圧へ
のスイッチング速度を速める影響を大幅に小さくするこ
とができる。この結果、スイッチングが急に進むことに
よって生じる高いサージ電圧を抑えることができ、低い
サージ電圧でのターンオフが可能となる。
Ｔのゲートとエミッタ間に容量Ｃ１のコンデンサを接続
すると共に、ＩＧＢＴのゲートとゲート抵抗との間に容
量Ｃ２のコンデンサを有する電流アンプを接続すること
によって、ＩＧＢＴの電流遮断時に生じるゲート電圧へ
のスイッチング速度を速める影響を大幅に小さくするこ
とができる。この結果、スイッチングが急に進むことに
よって生じる高いサージ電圧を抑えることができ、低い
サージ電圧でのターンオフが可能となる。
【図１】本発明の実施形態を示す回路構成図
【図２】本発明の他の実施形態を示す回路構成図
【図３】従来のＩＧＢＴゲートドライブの回路構成図
【図４】ＩＧＢＴのターンオフ時の電圧波形図
１…半導体素子（ＩＧＢＴ） ２…ゲートドライバ ３…ゲート抵抗 １０…第１のコンデンサ １１…電流アンプ １２…第２のコンデンサ
Claims (3)
- 【請求項１】 ゲートドライバよりのゲート信号をゲー
ト抵抗を介して半導体素子のゲートに印加するよう構成
された半導体スイッチにおいて、前記半導体素子のゲー
トとエミッタ間に第１のコンデンサを接続し、かつ前記
ゲート抵抗と半導体素子のゲート間にこの半導体素子の
ゲート容量とほぼ同等の入力コンデンサ容量を有する電
流アンプを設けたことを特徴とした半導体スイッチのゲ
ートドライブ回路。 - 【請求項２】 前記電流アンプのコンデンサは、第２の
コンデンサとして電流アンプの入力側に接続されたこと
を特徴とした請求項１記載の半導体スイッチのゲートド
ライブ回路。 - 【請求項３】 前記ゲート抵抗と第２のコンデンサによ
る時定数を、ゲート抵抗と半導体素子のゲート容量との
時定数とほぼ等しくなるようその定数が選定されたこと
を特徴とした請求項１又は２記載の半導体スイッチのゲ
ートドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33363799A JP2001156609A (ja) | 1999-11-25 | 1999-11-25 | 半導体スイッチのゲートドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33363799A JP2001156609A (ja) | 1999-11-25 | 1999-11-25 | 半導体スイッチのゲートドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156609A true JP2001156609A (ja) | 2001-06-08 |
Family
ID=18268287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33363799A Pending JP2001156609A (ja) | 1999-11-25 | 1999-11-25 | 半導体スイッチのゲートドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156609A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003061335A (ja) * | 2001-08-09 | 2003-02-28 | Toshiba Corp | ゲートノイズ抑制回路 |
| CN100429863C (zh) * | 2003-11-06 | 2008-10-29 | 陈亚宁 | 单端变换器中绝缘栅功率管的隔离驱动电路 |
| JP2012175457A (ja) * | 2011-02-22 | 2012-09-10 | Shindengen Electric Mfg Co Ltd | スイッチング回路 |
-
1999
- 1999-11-25 JP JP33363799A patent/JP2001156609A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003061335A (ja) * | 2001-08-09 | 2003-02-28 | Toshiba Corp | ゲートノイズ抑制回路 |
| CN100429863C (zh) * | 2003-11-06 | 2008-10-29 | 陈亚宁 | 单端变换器中绝缘栅功率管的隔离驱动电路 |
| JP2012175457A (ja) * | 2011-02-22 | 2012-09-10 | Shindengen Electric Mfg Co Ltd | スイッチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
| US8610485B2 (en) | Gate drive circuit | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| JP2003284318A (ja) | 電力用半導体素子の駆動回路 | |
| US20100194451A1 (en) | Method of controlling an igbt and a gate driver | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP2003158868A (ja) | パワー半導体駆動回路 | |
| JP3680722B2 (ja) | Ｉｇｂｔの過電流保護回路 | |
| US5903181A (en) | Voltage-controlled transistor drive circuit | |
| CN113497610A (zh) | 可降低功率半导体传导损耗的栅极驱动电路 | |
| JP5527353B2 (ja) | ゲート駆動回路 | |
| JPH07106934A (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JP5003596B2 (ja) | 電力素子駆動回路 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JPH1075164A (ja) | 電圧制御形スイッチング素子のゲート駆動回路 | |
| JP2002300016A (ja) | ゲート駆動方法及びゲート駆動回路 | |
| CN113315499A (zh) | 一种功率器件的驱动方法、驱动电路及控制器 | |
| JP2006324794A (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JP2011119885A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP6627351B2 (ja) | スイッチング回路装置 | |
| JP2001156609A (ja) | 半導体スイッチのゲートドライブ回路 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| CN115314038A (zh) | 基于SiC功率器件的门级缓冲电路 | |
| WO2020035712A1 (ja) | スイッチング回路 |