CN115314038A - 基于SiC功率器件的门级缓冲电路 - Google Patents

基于SiC功率器件的门级缓冲电路 Download PDF

Info

Publication number
CN115314038A
CN115314038A CN202210849411.2A CN202210849411A CN115314038A CN 115314038 A CN115314038 A CN 115314038A CN 202210849411 A CN202210849411 A CN 202210849411A CN 115314038 A CN115314038 A CN 115314038A
Authority
CN
China
Prior art keywords
transistor
voltage stabilizer
triode
voltage
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210849411.2A
Other languages
English (en)
Inventor
徐洋
王�华
汪剑华
雷洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pn Junction Semiconductor Hangzhou Co ltd
Original Assignee
Pn Junction Semiconductor Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pn Junction Semiconductor Hangzhou Co ltd filed Critical Pn Junction Semiconductor Hangzhou Co ltd
Priority to CN202210849411.2A priority Critical patent/CN115314038A/zh
Publication of CN115314038A publication Critical patent/CN115314038A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及半导体器件应用技术，公开了基于SiC功率器件的门级缓冲电路，其包括驱动单元和推挽电路单元；推挽电路单元用于对驱动单元的驱动电流进行缓冲处理；其推挽电路单元包括第一稳压器Z1、第二稳压器Z2、第三稳压器Z3和第四稳压器Z4、第一三极管T1、第二三极管T2、第一晶体管Q1和第二晶体管Q2。本发明通过第一稳压器Z1和第二稳压器Z2的设置，从而有效地避免推挽(上P下N)直通；这样就不会导致过高的电流；通过第三稳压器Z3和第四稳压器Z4的设计用于调节MOSFET门极驱动电压；通过选择不同电流电压等级的第一晶体管Q1和第二晶体管Q2实现不同电流等级的峰值电流驱动能力。

Description

基于SiC功率器件的门级缓冲电路
技术领域
本发明涉及半导体器件应用技术，尤其涉及了基于SiC功率器件的门级缓冲电路。
背景技术
新能源汽车电机驱动器额定功率达到200KW以上，需要额定电流达400A以上的模块，或者采用单管并联方案进行驱动，无论是哪一种方案都需要驱动芯片提供极强的峰值电流输出能力，一般需要峰值电流能力达到30A以上。而目前市场上常规驱动芯片电流输出能力一般在10A以内，这样就需要外部搭建电路以达到所需要的驱动能力。
如申请号CN201510431779.7，其公开了一种采用推挽式输出的电路，现有方案采用推挽的输出，上P下N或者上N下P的MOSFET或者三极管进行驱动。输出信号与输入信号是同相位的，即输入为高电平输出也为高电平，根据分析可以看出当输入为高电平时，输出为Vin-Vth Vin为输入PWM信号电压，Vth为N MOSFET的开启电压；当输入为低电平时，输出为Vin-Vth Vin为输入PWM信号电压，Vth为P MOSFET的开启电压；可以看出上N下P方案不能满幅输出电压。如果输入信号电压幅度不高会导致上管Vds电压过大发热严重。
发明内容
本发明针对现有技术电压幅度不高会导致上管Vds电压过大发热严重的问题，提供了基于SiC功率器件的门级缓冲电路。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
基于SiC功率器件的门级缓冲电路，包括驱动单元和推挽电路单元；推挽电路单元用于对驱动单元的驱动电流进行缓冲处理；其推挽电路单元包括第一稳压器Z1、第二稳压器Z2、第三稳压器Z3和第四稳压器Z4、第一三极管T1、第二三极管T2、第一晶体管Q1和第二晶体管Q2；
第一三极管T1的基极与第一稳压器Z1的反向端连接；第一三极管T1的发射极接驱动正向电压VDD；第一三极管T1的集电极与第三稳压器Z3的正向端连接；
第二三极管T2的基极与第一稳压器Z2的正向端连接；第二三极管T2的发射极连接驱动负向电压VEE；第二三极管T2的集电极与第三稳压器Z4的反向端连接；
第一晶体管Q1的栅极与第三稳压器Z3的反向端连接，第一晶体管Q1的源极接驱动正向电压VDD，第一晶体管Q1的漏极与SiC功率器件连接；
第二晶体管Q2的栅极与第三稳压器Z4的正向端连接，第二晶体管Q2的源极连接驱动负向电压VEE，第二晶体管Q2的漏极与SiC功率器件连接。
作为优选，推挽电路单元还包括限流电阻R1；限流电阻R1一端与第一三极管T1的集电极及第三稳压器Z3的正向端连接，另一端与第二三极管T2的集电极及第三稳压器Z4的反向端连接。
作为优选，还包括驱动开通电阻和驱动关断电阻，驱动开通电阻的一端与第一晶体管Q1的漏极连接另一端与SiC功率器件连接；驱动关断电阻的一端与第二晶体管Q2的漏极连接，另一端与SiC功率器件连接。
作为优选，第一稳压器的稳压值为VZ1；第二稳压器的稳压值为VZ2；第三稳压器的稳压值为VZ3；第四稳压器的稳压值为VZ4；其中，VZ1、VZ2、VZ3和VZ4均小于VDD-VEE；且VZ1-VZ2和VZ3-VZ4均大于VDD-VEE。
作为优选，还包括第三晶体管Q3；第三晶体管Q3的漏极与驱动单元连接，第三晶体管Q3的栅极与第二三极管T2的集电极及第三稳压器Z4的反向端连接，第三晶体管Q3的源极接地。
作为优选，第一三极管T1为PNP型三极管；第二三极管T2为NPN型三极管。
作为优选，第一晶体管Q1为PNP型MOSFET，第二晶体管Q2为NPN型MOSFET。
本发明由于采用了以上技术方案，具有显著的技术效果：
本发明通过第一稳压器Z1和第二稳压器Z2的设置，从而有效地避免推挽(上P下N)直通；这样就不会导致过高的电流；
本发明通过第三稳压器Z3和第四稳压器Z4的设计用于调节MOSFET门极驱动电压；
本发明通过选择不同电流电压等级的第一晶体管Q1和第二晶体管Q2实现不同电流等级的峰值电流驱动能力；
本发明通过增加第三晶体管Q3，加强了Desat保护的抗干扰性。
附图说明
图1是本发明缓冲电路图；
图2是本发明实施例2电路图；
图3是本发明实施例3电路图；
图4是本发明实施例3电路图；
图5是实施例1的上P下N驱动电路图；
图6是实施例1的上N下P驱动电路图。
具体实施方式
下面结合附图与实施例对本发明作进一步详细描述。
实施例1
本实施例通过图5上P下N的MOSFET或者三极管驱动电路，通过其图可知输出信号与输入信号是同相位的，即输入为高电平输出也为高电平，根据分析可以看出当输入为高电平时，输出为Vin-Vth Vin为输入PWM信号电压，Vth为N MOSFET的开启电压；当输入为低电平时，输出为Vin-Vth Vin为输入PWM信号电压，Vth为P MOSFET的开启电压；可以看出上N下P方案不能满幅输出电压。如果心如信号电压幅度不高会导致上管Vds电压过大发热严重。
图6上N下P的MOSFET或者三极管驱动电路；输出信号与输入信号相位是相反的，即当输入信号为高电平时，输出为低电平。当输入信号介于VDD与VEE电平之间时可能会使上下两个管子都导通，使管子发热严重，所以要严格的控制输入信号幅值以及压摆率。
实施例2
与实施例1所不同的是，本实施例是基于SiC功率器件的门级缓冲电路，包括驱动单元和推挽电路单元；推挽电路单元用于对驱动单元的驱动电流进行缓冲处理；其推挽电路单元包括第一稳压器Z1、第二稳压器Z2、第三稳压器Z3和第四稳压器Z4、第一三极管T1、第二三极管T2、第一晶体管Q1和第二晶体管Q2；
第一三极管T1的基极与第一稳压器Z1的反向端连接；第一三极管T1的发射极接驱动正向电压VDD；第一三极管T1的集电极与第三稳压器Z3的正向端连接；
第二三极管T2的基极与第一稳压器Z2的正向端连接；第二三极管T2的发射极连接驱动负向电压VEE；第二三极管T2的集电极与第三稳压器Z4的反向端连接；
第一晶体管Q1的栅极与第三稳压器Z3的反向端连接，第一晶体管Q1的源极接驱动正向电压VDD，第一晶体管Q1的漏极与SiC功率器件连接；
第二晶体管Q2的栅极与第三稳压器Z4的正向端连接，第二晶体管Q2的源极连接驱动负向电压VEE，第二晶体管Q2的漏极与SiC功率器件连接。
推挽电路单元还包括限流电阻R1；限流电阻R1一端与第一三极管T1的集电极及第三稳压器Z3的正向端连接，另一端与第二三极管T2的集电极及第三稳压器Z4的反向端连接。
第一稳压器的稳压值为VZ1；第二稳压器的稳压值为VZ2；第三稳压器的稳压值为VZ3；第四稳压器的稳压值为VZ4；其中，VZ1、VZ2、VZ3和VZ4均小于VDD-VEE；且VZ1-VZ2和VZ3-VZ4均大于VDD-VEE。
第一三极管T1为PNP型三极管；第二三极管T2为NPN型三极管。
第一晶体管Q1为PNP型MOSFET，第二晶体管Q2为NPN型MOSFET。
通过图1可知当PWM_IN为高电平时，第二三极管T2则会导通，相应的电流依次经驱动正向电压VDD、第一晶体管Q1、第四稳压器Z3、限流电阻R1和第二三极管T2，则第一晶体管Q1导通，
当PWM_IN为低电平时第一三极管T1导通，相应的电流依次经驱动正向电压VDD、第一三极管T1、限流电阻R1、第四稳压器Z4和第二晶体管Q2Q2，则第二晶体管Q2导通。
第一稳压器Z1、第二稳压器Z2的稳压值需要大于VDD-VEE，这样就可以保证无输入信号时候，第一三极管T1、第二三极管T2都处于关闭状态；调节第三稳压器Z3、第四稳压器Z4的稳压值可以调节第一晶体管Q1、第二晶体管Q2的Vgs电压，限流电阻R1可以调节第一晶体管Q1、第二晶体管Q2的开关速度，限流电阻R1的值越小则第一晶体管Q1、第二晶体管Q2开通的越快。
通过本发明设计的电路，第一晶体管Q1、第二晶体管Q2的G极和S极都有一个确定的电平方便驱动，而且实现的正逻辑的驱动即输入为高电平，输出也为高电平。
实施例2
在实施例1基础上，本实施例还包括驱动开通电阻和驱动关断电阻，驱动开通电阻的一端与第一晶体管Q1的漏极连接另一端与SiC功率器件连接；驱动关断电阻的一端与第二晶体管Q2的漏极连接，另一端与SiC功率器件连接。
实施例3
在上述实施例基础上，本实施例还包括第三晶体管Q3；第三晶体管Q3的漏极与驱动单元连接，第三晶体管Q3的栅极与第二三极管T2的集电极及第三稳压器Z4的反向端连接，第三晶体管Q3的源极接地。
一般的驱动IC都带有Desat保护功能，就是当器件处于开通状态时，检测到MOSFET的Vds电压超过芯片内部预设值，认为MOSFET存在过流或者短路情况，立刻关闭PWM波以防止MOSFET击穿；
通常的当输入的PWM_IN是一个关闭信号，Desat功能是不进行检测的，但是由于电路工作在复杂的电磁环境中，该电路很容易被干扰导致误触发，影响系统正常运行。因此在该电路通过增加第三晶体管Q3，当输入信号PWM_IN为低电平时第一三极管T1导通。
相应的电流依次经驱动正向电压VDD、第一三极管T1、限流电阻R1和第三晶体管Q3，则第三晶体管Q3导通；强行将Desat引脚下拉到COM电平，增强抗干扰能力。

Claims (7)

1.基于SiC功率器件的门级缓冲电路，包括驱动单元和推挽电路单元；推挽电路单元用于对驱动单元的驱动电流进行缓冲处理；其特征在于，推挽电路单元包括第一稳压器Z1、第二稳压器Z2、第三稳压器Z3和第四稳压器Z4、第一三极管T1、第二三极管T2、第一晶体管Q1和第二晶体管Q2；
第一三极管T1的基极与第一稳压器Z1的反向端连接；第一三极管T1的发射极接驱动正向电压VDD；第一三极管T1的集电极与第三稳压器Z3的正向端连接；
第二三极管T2的基极与第一稳压器Z2的正向端连接；第二三极管T2的发射极连接驱动负向电压VEE；第二三极管T2的集电极与第三稳压器Z4的反向端连接；
第一晶体管Q1的栅极与第三稳压器Z3的反向端连接，第一晶体管Q1的源极接驱动正向电压VDD，第一晶体管Q1的漏极与SiC功率器件连接；
第二晶体管Q2的栅极与第三稳压器Z4的正向端连接，第二晶体管Q2的源极连接驱动负向电压VEE，第二晶体管Q2的漏极与SiC功率器件连接。
2.根据权利要求1所述的基于SiC功率器件的门级缓冲电路，其特征在于，推挽电路单元还包括限流电阻R1；限流电阻R1一端与第一三极管T1的集电极及第三稳压器Z3的正向端连接，另一端与第二三极管T2的集电极及第三稳压器Z4的反向端连接。
3.根据权利要求1所述的基于SiC功率器件的门级缓冲电路，其特征在于，还包括驱动开通电阻和驱动关断电阻，驱动开通电阻的一端与第一晶体管Q1的漏极连接另一端与SiC功率器件连接；驱动关断电阻的一端与第二晶体管Q2的漏极连接，另一端与SiC功率器件连接。
4.根据权利要求1所述的基于SiC功率器件的门级缓冲电路，其特征在于，第一稳压器的稳压值为VZ1；第二稳压器的稳压值为VZ2；第三稳压器的稳压值为VZ3；第四稳压器的稳压值为VZ4；其中，VZ1、VZ2、VZ3和VZ4均小于VDD-VEE；且VZ1-VZ2和VZ3-VZ4均大于VDD-VEE。
5.根据权利要求1所述的基于SiC功率器件的门级缓冲电路，其特征在于，还包括第三晶体管Q3；第三晶体管Q3的漏极与驱动单元连接，第三晶体管Q3的栅极与第二三极管T2的集电极及第三稳压器Z4的反向端连接，第三晶体管Q3的源极接地。
6.根据权利要求1所述的基于SiC功率器件的门级缓冲电路，其特征在于，第一三极管T1为PNP型三极管；第二三极管T2为NPN型三极管。
7.根据权利要求1所述的基于SiC功率器件的门级缓冲电路，其特征在于，第一晶体管Q1为PNP型MOSFET，第二晶体管Q2为NPN型MOSFET。
CN202210849411.2A 2022-07-19 2022-07-19 基于SiC功率器件的门级缓冲电路 Pending CN115314038A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210849411.2A CN115314038A (zh) 2022-07-19 2022-07-19 基于SiC功率器件的门级缓冲电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210849411.2A CN115314038A (zh) 2022-07-19 2022-07-19 基于SiC功率器件的门级缓冲电路

Publications (1)

Publication Number Publication Date
CN115314038A true CN115314038A (zh) 2022-11-08

Family

ID=83857442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210849411.2A Pending CN115314038A (zh) 2022-07-19 2022-07-19 基于SiC功率器件的门级缓冲电路

Country Status (1)

Country Link
CN (1) CN115314038A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117155078A (zh) * 2023-10-30 2023-12-01 江苏天合储能有限公司 功率模块的控制电路、控制方法及功率模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117155078A (zh) * 2023-10-30 2023-12-01 江苏天合储能有限公司 功率模块的控制电路、控制方法及功率模块
CN117155078B (zh) * 2023-10-30 2024-01-30 江苏天合储能有限公司 功率模块的控制电路、控制方法及功率模块

Similar Documents

Publication Publication Date Title
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
US20070115038A1 (en) Driver for voltage driven type switching element
JP2005269446A (ja) 電圧駆動型半導体素子用駆動回路
JP5767734B2 (ja) 電力用半導体装置
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
CN113394956A (zh) 栅极驱动器的可调软关断和电流升压器
CN108592343B (zh) Igbt管门极电阻调节电路及空调器
CN113676029A (zh) 一种基于igbt的有源钳位电路
CN115173676A (zh) 一种抑制过冲尖峰的SiC MOSFET驱动电路
CN115314038A (zh) 基于SiC功率器件的门级缓冲电路
JPH07106934A (ja) 半導体デバイスの過電流時のターンオフ回路装置
JP3539757B2 (ja) ＢｉＣＭＯＳ駆動回路を有する電子回路
CN110868062B (zh) 一种半桥驱动电路及其控制方法
JP5133648B2 (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
CN114977744A (zh) 一种驱动电路及控制方法
CN114244339A (zh) 栅极驱动电路和电子装置
CN110176856B (zh) 一种零静态电流、带过流保护的功率开关电路及实现方法
CN116647223B (zh) 门极驱动电路、芯片及电子设备
CN111082788B (zh) 栅极驱动装置及电子设备
US20240113620A1 (en) Reverse recovery protection in a switching voltage converter
CN114640328B (zh) 可抑制开通电流振荡的耐温SiC MOSFET驱动电路及其控制方法
WO2022123977A1 (ja) 電圧制御型半導体素子の駆動装置
JP7206976B2 (ja) スイッチング回路
JP2004072424A (ja) Ｍｏｓゲートトランジスタのゲート駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination