JP2019062592A - 短絡故障検出回路 - Google Patents

Abstract

【課題】電力変換装置の正常動作時の短絡故障誤検出を防止できる短絡故障検出回路を提供する。【解決手段】スイッチングデバイスを２相分以上備え、入力される直流電圧のオン、オフ制御を行って各相電圧を出力する複数の相モジュールと、スナバリアクトルＬとを直列接続した回路を、直流電圧源に対して並列に接続して構成された電力変換装置において、スナバリアクトルＬの両端間に接続された積分回路用のコンデンサＣ、抵抗Ｒ１、Ｒ２およびダイオードＤから成る。抵抗Ｒ１、Ｒ２の各抵抗値をＲ２≪Ｒ１に設計することにより、コンデンサＣの放電時の時定数を充電時の時定数よりも低く設定したＣＲ積分回路の積分回路用のコンデンサＣの電圧が過電流設定閾値以上となったとき、故障判定部（光送信モジュール１００）が、短絡故障有りと判定する。【選択図】図３

Description

本発明は、２相以上の多相電力変換器において、スナバリアクトルとスイッチングデバイスの直列接続がコンデンサ（電圧源）に対して並列に接続される構造を有する変換器の短絡故障検出方式に関する。

図６に、本発明の適用対象である電力変換装置の例を示す。図６（ａ）は中性点クランプ型３レベル電力変換器（以下、３レベル電力変換器と略称する）であり、図６（ｂ）は共通フライングキャパシタ型５レベル電力変換器であり、ともに太線に示すように、スナバリアクトルとスイッチングデバイスの直列回路が直流コンデンサ（直流電圧源）に対して並列に接続される構成を有する。

図６（ａ）において、直流電圧源として２個のコンデンサＣ１，Ｃ２が直列接続され、その直列回路の一端の電位は＋Ｅとされ、他端は−Ｅとされ、中性点であるコンデンサＣ１およびＣ２の共通接続点ＮＰは基準電位とされる。

コンデンサＣ１の＋Ｅ側端には第１のスナバリアクトルＬ１の一端（第１の端部）が接続され、コンデンサＣ２の−Ｅ側端には第２のスナバリアクトルＬ２の一端（第１の端部）が接続されている。

第１のスナバリアクトルＬ１の他端（第２の端部）と第２のスナバリアクトルＬ２の他端（第２の端部）の間には、第１のスイッチングデバイスＳＷ１〜第４のスイッチングデバイスＳＷ４が順次直列に接続されている。

スイッチングデバイスＳＷ１およびＳＷ２の共通接続点とスイッチングデバイスＳＷ３およびＳＷ４の共通接続点の間には、図示極性の第１および第２のダイオードＤ１，Ｄ２が直列に接続されている。

ダイオードＤ１およびＤ２の共通接続点は前記中性点ＮＰに接続されている。前記スイッチングデバイスＳＷ２およびＳＷ３の共通接続点を相出力端としている。

前記スイッチングデバイスＳＷ１〜ＳＷ４およびダイオードＤ１，Ｄ２によって１相分の相モジュール３０を構成しており、この相モジュール３０は図示省略しているが２相以上設けられている（２相以上が並列に接続されている）。

よって、各相モジュールに対して共通のスナバリアクトルＬ１，Ｌ２を直列接続した構成となっている。

前記第１のスナバリアクトルＬ１の他端と中性点ＮＰの間には、図示極性の第７のダイオードＤ７および第５のコンデンサＣ５が順次直列に接続され、ダイオードＤ７およびコンデンサＣ５の共通接続点と第１のスナバリアクトルＬ１の一端の間には第５の抵抗Ｒ５が接続されている。

前記第２のスナバリアクトルＬ２の他端と中性点ＮＰの間には、図示極性の第８のダイオードＤ８および第６のコンデンサＣ６が順次直列に接続され、ダイオードＤ８およびコンデンサＣ６の共通接続点と第２のスナバリアクトルＬ２の一端の間には第６の抵抗Ｒ６が接続されている。

図６（ｂ）において、直流電圧源として２個のコンデンサＣ１，Ｃ２が直列接続され、その直列回路の一端の電位は＋２Ｅとされ、他端は−２Ｅとされ、中性点であるコンデンサＣ１およびＣ２の共通接続点ＮＰは基準電位とされる。

コンデンサＣ１の＋２Ｅ側端には第１のスナバリアクトルＬ１の一端（第１の端部）が接続され、コンデンサＣ２の−２Ｅ側端には第２のスナバリアクトルＬ２の一端（第１の端部）が接続されている。

前記第１のスナバリアクトルＬ１の一端と中性点ＮＰの間には、第５〜第８のスイッチングデバイスＳＷ５〜ＳＷ８が順次直列に接続されている。スイッチングデバイスＳＷ５およびＳＷ６の共通接続点とスイッチングデバイスＳＷ７およびＳＷ８の共通接続点との間には、フライングキャパシタＦＣ１（第３のコンデンサ）が接続されている。

前記中性点ＮＰと前記第２のスナバリアクトルＬ２の一端の間には、第９〜第１２のスイッチングデバイスＳＷ９〜ＳＷ１２が順次直列に接続されている。スイッチングデバイスＳＷ９およびＳＷ１０の共通接続点とスイッチングデバイスＳＷ１１およびＳＷ１２の共通接続点との間には、フライングキャパシタＦＣ２（第４のコンデンサ）が接続されている。

第１のスナバリアクトルＬ１の他端（第２の端部）と第２のスナバリアクトルＬ２の他端（第２の端部）の間には、第１３のスイッチングデバイスＳＷ１３〜第２０のスイッチングデバイスＳＷ２０が順次直列に接続されている。

スイッチングデバイスＳＷ１４およびＳＷ１５の共通接続点とスイッチングデバイスＳＷ１８およびＳＷ１９の共通接続点の間には、図示極性の第３のダイオードＤ３〜第６のダイオードＤ６が直列に接続されている。

ダイオードＤ４およびＤ５の共通接続点は前記中性点ＮＰに接続されている。前記スイッチングデバイスＳＷ１６およびＳＷ１７の共通接続点を相出力端としている。

前記スイッチングデバイスＳＷ１３およびＳＷ１４の共通接続点と＋Ｅ電位が形成される前記スイッチングデバイスＳＷ６およびＳＷ７の共通接続点の間には、第２１のスイッチングデバイスＳＷ２１が接続されている。

前記スイッチングデバイスＳＷ１９およびＳＷ２０の共通接続点と−Ｅ電位が形成される前記スイッチングデバイスＳＷ１０およびＳＷ１１の共通接続点の間には、第２２のスイッチングデバイスＳＷ２２が接続されている。

なお、スイッチングデバイスＳＷ１５とＳＷ１６はスイッチングデバイスの耐電圧の関係で２直列としている。耐電圧の高いスイッチングデバイスを適用するならば、スイッチングデバイスＳＷ１５とＳＷ１６は１つのスイッチングデバイスに共通化してもよい。スイッチングデバイスＳＷ１７とＳＷ１８、ダイオードＤ３とＤ４、ダイオードＤ５とＤ６についても同様である。

前記スイッチングデバイスＳＷ１３〜ＳＷ２２およびダイオードＤ３〜Ｄ６によって１相分の相モジュール５０を構成しており、この相モジュール５０は図示省略しているが２相以上設けられている（２相以上が並列に接続されている）。 よって、各相モジュールに対して共通のスナバリアクトルＬ１，Ｌ２を直列接続した構成となっている。

前記第１のスナバリアクトルＬ１の他端と中性点ＮＰの間には、図示極性の第７のダイオードＤ７および第５のコンデンサＣ５が順次直列に接続され、ダイオードＤ７およびコンデンサＣ５の共通接続点と第１のスナバリアクトルＬ１の一端の間には第５の抵抗Ｒ５が接続されている。

前記第２のスナバリアクトルＬ２の他端と中性点ＮＰの間には、図示極性の第８のダイオードＤ８および第６のコンデンサＣ６が順次直列に接続され、ダイオードＤ８およびコンデンサＣ６の共通接続点と第２のスナバリアクトルＬ２の一端の間には第６の抵抗Ｒ６が接続されている。

前記スナバリアクトルＬ１，Ｌ２はスイッチングデバイス（ＳＷ１〜ＳＷ４，ＳＷ５〜ＳＷ２２）のターンオン時に電圧を分担し、ターンオン直後にスイッチングデバイスに流れる電流の増加率を抑制する効果を持つ。その結果スイッチングデバイスで発生する損失を低減する役割を果たす。

図７に、図６（ａ）の３レベル電力変換器における相電圧変化に伴い負荷電流が転流する様子（電流経路の変化）を示す。

図７では、図６のスイッチングデバイスＳＷ１〜ＳＷ４を開閉スイッチの記号で表記している。図７（ａ）は転流開始前を示し、スイッチングデバイスＳＷ２，ＳＷ３がオン、ＳＷ１，ＳＷ４がオフであり、図示破線の矢印のように中性点ＮＰからダイオードＤ１およびスイッチングデバイスＳＷ２を介して電流が流れ、基準電位（ＮＰ）が出力される。

図７（ｂ）は転流終了後を示し、スイッチングデバイスＳＷ１，ＳＷ２がオン、ＳＷ３，ＳＷ４がオフであり、図示破線の矢印のようにコンデンサＣ１の＋Ｅ側端から第１のスナバリアクトルＬ１およびスイッチングデバイスＳＷ１，ＳＷ２を介して電流が流れ、＋Ｅ電位が出力される。

ここで、スナバリアクトル（Ｌ１，Ｌ２）を使用しない場合と使用した場合の、図７のスイッチングデバイスＳＷ１のターンオン時の電圧、電流波形を図８に示す。スナバリアクトルＬ１不使用時の波形を示す図８（ａ）では、スイッチングデバイスＳＷ１がターンオンすると同時に電圧と電流が変化し、スイッチングデバイスＳＷ１の電圧変化期間が転流期間となる。スイッチング損失はスイッチングデバイスＳＷ１の電圧・電流積で表されるため、スイッチング損失は大きい。

次にスナバリアクトルを用いる場合を考える。ただし、前提条件として、スナバリアクトルに対して交流出力側の負荷インダクタンスが十分に大きいものとし、スイッチングの瞬間は負荷電流一定と見なす。

スナバリアクトルを取り付けた場合、図８（ｂ）のようにターンオンによりスイッチングデバイスＳＷ１の電圧変化はすぐに相電圧には反映されず、スナバリアクトルが受け持つこととなる（よって、図８（ｂ）のリアクトル電圧が上昇している期間では、ＳＷ１電圧の減少分がリアクトル電圧に相当している）。

この効果により、ＳＷ１電圧が減少している期間中におけるスイッチングデバイスＳＷ１での電流増加率（ｄｉ／ｄｔ）が抑制され、スイッチング損失が低減される。

なお、図７に示す転流時にはスナバリアクトルでは０Ａから負荷電流値の大きさに変化する電流変化が起こり、リアクトル電圧ｖ_Lと電流変化量ｄｉ_Lには（１）式が成り立つため、同一の負荷電流ではリアクトル電圧ｖ_L（すなわち転流前のＳＷ１電圧）が大きいほど転流期間は短くなる。

尚、（１）式のＬはスナバリアクトルのインダクタンスを示している。

図６のようなスナバリアクトルを有する電力変換器での短絡故障検出方式として、スナバリアクトルの印加電圧に対して積分回路として動作するＣＲローパスフィルタを接続し、リアクトル電流を推定する方法がある。図９に、図６のようなスナバリアクトルを有する電力変換器内で短絡故障が発生した場合の電圧分担（太線矢印）と短絡電流ループ（破線）の例を示す。

図９は、図７（ａ）に示す転流開始前に基準電位ＮＰを出力しているときにスイッチングデバイスＳＷ１で短絡故障が発生した場合を示している。スイッチングデバイスＳＷ１で短絡故障が発生した場合、図９（ｂ）の破線矢印のように、スナバリアクトルＬ１→スイッチングデバイスＳＷ１→スイッチングデバイスＳＷ２→スイッチングデバイスＳＷ３→ダイオードＤ２→コンデンサＣ１のループで短絡電流が流れる。

このような短絡故障が発生した場合、短絡故障を起こしたスイッチングデバイスＳＷ１に印加されていた電圧（図９（ａ）の＋Ｅ）は、短絡電流ループ内のスナバリアクトルＬ１が負担することとなる（図９（ｂ）の＋Ｅ）。このとき、リアクトル電圧ｖ_Lと短絡電流ｉ_shortの間には次の（２）式が成り立つ。

ここで、図１０（ａ）のようなＣＲ積分回路（ローパスフィルタ；抵抗ＲおよびコンデンサＣの直列回路）をスナバリアクトルＬに対して並列接続すると、次の（３）式のようにコンデンサ電圧ｖ_Cは短絡電流ｉ_shortに対して、ほぼ比例関係となる。

これが短絡故障検出回路の基本動作となる。

尚、（３）式のＣはコンデンサＣの容量、Ｒは抵抗Ｒの抵抗値、ＬはスナバリアクトルＬのインダクタンスを示している。

図１０（ａ）は従来のＣＲ積分回路を用いた短絡故障検出回路の基本構成例を示し、１００はコンデンサＣの電圧ｖ_Cが所定のレベル（過電流判定閾値）以上のとき発光する光送信モジュールであり、２００は、光ファイバを介して光送信された光送信モジュール１００の発光を検知したときに故障信号の発信、保護を行うコントローラである。

図１０（ａ）における、スナバリアクトルの電圧ｖ_L、電流ｉ_LおよびコンデンサＣの電圧ｖ_Cの各波形を図１０（ｂ）に示す。図１０（ｂ）のように主回路の仕様により決定される過電流レベルと光送信モジュール１００の発光電圧が一致するようにＣＲ積分回路の充電時定数（コンデンサＣの容量値と、コンデンサＣに直列接続される抵抗Ｒの抵抗値との積）を設計することで、短絡故障により過電流レベルを超える電流が流れると、コンデンサ電圧ｖ_Cが所定のレベル（過電流判定閾値）以上になって、光送信モジュール１００が発光し、コントローラ２００側では発光を検知して即時故障信号を発信・保護を行う。

尚、図１０（ａ）のＣＲ積分回路の充電時定数は、図１０（ｂ）に示すような正常動作時にはコンデンサ電圧ｖ_Cが過電流判定閾値に到達しないように設計する必要がある。

以上の技術の一部は、特許文献１に開示されている。

実開昭５８−１１９９３号公報

図６のような電力変換器では、短絡故障発生時だけでなく、相電圧の切り替えに伴う転流時にもスナバリアクトルに電圧が印加される。この転流が短時間に連続して発生することで、スナバリアクトルにパルス電圧が連続して印加される場合がある。

例えば、１つのスナバリアクトルに対して複数の相が接続され、相電圧の切り替えタイミングが相間で近接した場合である。この近接した場合では、図１１（ａ）に示すように相電圧切り替え周期（転流周期）Ｔが短くなる。

図１１は、図１０（ａ）の従来の短絡故障検出回路において、正常動作時に連続電圧パルスが印加されたときのスナバリアクトルＬの電圧ｖ_L、電流ｉ_LおよびコンデンサＣの電圧ｖ_Cの各波形を示している。

また、図８（ｂ）に示す転流期間（リアクトルに正極性の電圧が印加されている期間）は、（１）式によりリアクトル電圧ｖ_Lとスナバリアクトルのインダクタンス値Ｌによって定められる。この転流期間は、図１１ではＣＲ積分回路のコンデンサ充電期間（ｖ_Lが正極性である期間）に対応する。

一方、先行技術である図１０（ａ）の構成では、ＣＲ積分回路のコンデンサの充電時と放電時で同一の時定数である。この場合、図１１（ａ）のように、充電期間に比べコンデンサの放電に必要な時間は長くなる。例えば、コンデンサ電圧を充電電圧の５％（ｅｘｐ（−３））まで放電するのに充電時定数の約３倍の時間が必要となる。

以上から、充電時と放電時で同一の時定数を用いる場合には、ＣＲ積分回路のコンデンサＣに電荷が残留し、図１１（ａ）のようにコンデンサ電圧ｖ_Cが零とならない状態で次のパルス電圧が印加され、その結果、コンデンサ電圧ｖ_Cが、過電流と判定する閾値を超過することがある。その結果、通常の転流動作にもかかわらず、短絡故障と誤検出する可能性がある。図１１（ａ）に示す相電圧切り替え周期（転流期間）Ｔが短いほど、この現象が発生しやすくなる。

これを解決するためには、充電時と放電時で時定数を変更し、図１１（ｂ）のように放電時定数を低減することが必要である。

本発明は、上記課題を解決するものであり、その目的は、電力変換装置の正常動作時の短絡故障誤検出を防止できる短絡故障検出回路を提供することにある。

上記課題を解決するための請求項１に記載の短絡故障検出回路は、スイッチングデバイスを２相分以上備え、入力される直流電圧のオン、オフ制御を行って各相電圧を出力する複数の相モジュールと、前記複数の相モジュールに対して共通のスナバリアクトルとを直列接続した回路を、直流電圧源に対して並列に接続して構成された電力変換装置において、
前記スナバリアクトルの両端間に接続された積分回路用のコンデンサおよび抵抗およびダイオードから成り、前記コンデンサの放電時の時定数を充電時の時定数よりも低く設定したＣＲ積分回路と、
前記ＣＲ積分回路の積分回路用のコンデンサの電圧が過電流設定閾値以上となったとき、短絡故障有りと判定する故障判定部と、備えたことを特徴とする。

請求項２に記載の短絡故障検出回路は、請求項１において、
前記ＣＲ積分回路は、
前記スナバリアクトルの、スイッチングデバイスのオン時に直流電圧源から電流が流入する側の第１の端部と、該第１の端部と反対側の第２の端部との間に順次直列に接続された第１の抵抗および積分回路用のコンデンサと、
前記第１の抵抗に並列に接続された、カソードが前記第１の端部側となる積分回路用のダイオードおよび第２の抵抗の直列回路と、を備えたことを特徴とする。

請求項３に記載の短絡故障検出回路は、請求項２において、
前記第２の抵抗の抵抗値を第１の抵抗の抵抗値よりも小さく設定していることを特徴とする。

請求項４に記載の短絡故障検出回路は、請求項１において、
前記ＣＲ積分回路は、
前記スナバリアクトルの、スイッチングデバイスのオン時に直流電圧源から電流が流入する側の第１の端部と、該第１の端部と反対側の第２の端部との間に順次直列に接続された第１の抵抗および第２の抵抗および第３の抵抗と、
前記第１および第２の抵抗の共通接続点と前記スナバリアクトルの第２の端部との間に接続された第４の抵抗と、
前記第２および第３の抵抗の共通接続点と前記スナバリアクトルの第２の端部との間に接続された積分回路用のコンデンサと、
カソードが前記第１および第２の抵抗の共通接続点に、アノードが前記第２および第３の抵抗の共通接続点に各々接続された積分回路用のダイオードと、を備えことを特徴とする。

請求項５に記載の短絡故障検出回路は、請求項４において、
前記第１〜第４の抵抗の各抵抗値をＲ１、Ｒ２、Ｒ３、Ｒ４としたときにＲ２＋Ｒ４＜Ｒ３＜Ｒ１の関係となる抵抗値に各々設定していることを特徴とする。 請求項６に記載の短絡故障検出回路は、請求項１ないし５のいずれか１項において、
前記直流電圧源は、直列接続した第１および第２のコンデンサにより構成され、
前記第１のコンデンサの非共通接続点側端に第１の端部が接続された第１のスナバリアクトルと、前記第２のコンデンサの非共通接続点側端に第１の端部が接続された第２のスナバリアクトルと、を備えたことを特徴とする。

請求項７に記載の短絡故障検出回路は、請求項６において、
前記１相の相モジュールは、前記第１のスナバリアクトルの前記第１の端部と反対側の第２の端部と、第２のスナバリアクトルの前記第１の端部と反対側の第２の端部との間に順次直列接続された第１〜第４のスイッチングデバイスと、前記第１および第２のスイッチングデバイスの共通接続点と、中性点である前記第１および第２のコンデンサの共通接続点との間に接続された第１のダイオードと、前記第３および第４のスイッチングデバイスの共通接続点と、中性点である前記第１および第２のコンデンサの共通接続点との間に接続された第２のダイオードと、で構成され、
前記第２および第３のスイッチングデバイスの共通接続点を相出力端とし、
前記１相の相モジュールが複数並列に接続されていることを特徴とする。

請求項８に記載の短絡故障検出回路は、請求項６において、
前記第１のコンデンサの非共通接続点側端と前記第２のコンデンサの非共通接続点側端との間に順次直列に接続された第５〜第１２のスイッチングデバイスと、前記第５および第６のスイッチングデバイスの共通接続点と第７および第８のスイッチングデバイスの共通接続点との間に接続された第３のコンデンサと、前記第９および第１０のスイッチングデバイスの共通接続点と第１１および第１２のスイッチングデバイスの共通接続点との間に接続された第４のコンデンサと、を備え、
前記１相の相モジュールは、前記第１のスナバリアクトルの前記第１の端部と反対側の第２の端部と、第２のスナバリアクトルの前記第１の端部と反対側の第２の端部との間に順次直列接続された第１３〜第２０のスイッチングデバイスと、前記第１３および第１４のスイッチングデバイスの共通接続点と、第６および第７のスイッチグデバイスの共通接続点との間に接続された第２１のスイッチングデバイスと、前記第１９および第２０のスイッチングデバイスの共通接続点と、第１０および第１１のスイッチグデバイスの共通接続点との間に接続された第２２のスイッチングデバイスと、前記第１４および第１５のスイッチングデバイスの共通接続点と第１８および第１９のスイッチングデバイスの共通接続点との間に順次直列接続された第３〜第６のダイオードと、で構成され、
前記第４および第５のダイオードの共通接続点を、中性点である前記第１および第２のコンデンサの共通接続点と、前記第８および第９のスイッチングデバイスの共通接続点とに接続し、
前記第１６および第１７のスイッチングデバイスの共通接続点を相出力端とし、
前記１相の相モジュールが複数並列に接続されていることを特徴とする。

請求項９に記載の短絡故障検出回路は、請求項８において、
前記第１５および第１６のスイッチングデバイスは１つのスイッチングデバイスで共通化され、前記第１７および第１８のスイッチングデバイスは１つのスイッチングデバイスで共通化され、前記第３および第４のダイオードは１つのダイオードで共通化され、前記第５および第６のダイオードは１つのダイオードで共通化されていることを特徴とする。
請求項１０に記載の短絡故障検出回路は、請求項６ないし９のいずれか１項において、
前記第１のスナバリアクトルの第２の端部と中性点である前記第１および第２のコンデンサの共通接続点との間に順次直列に接続された第７のダイオードおよび第５のコンデンサと、前記第７のダイオードおよび第５のコンデンサの共通接続点と前記第１のスナバリアクトルの第１の端部の間に接続された第５の抵抗と、
前記第２のスナバリアクトルの第２の端部と中性点である前記第１および第２のコンデンサの共通接続点との間に順次直列に接続された第８のダイオードおよび第６のコンデンサと、前記第８のダイオードおよび第６のコンデンサの共通接続点と前記第２のスナバリアクトルの第１の端部の間に接続された第６の抵抗と、
を備えたことを特徴とする、

（１）請求項１〜１０に記載の発明によれば、スナバリアクトルの両端間に接続された積分回路用のコンデンサの放電時定数を充電時定数よりも低くしているので、正常動作時に発生する連続した電圧パルスがスナバリアクトルに印加された際、短絡故障誤検出を防止することができる。
（２）請求項２に記載の発明によれば、比較的少ない部品点数で短絡故障を検出することができる。
（３）請求項４に記載の発明によれば、請求項２に記載の短絡故障検出回路よりも部品点数は多くなるが、スナバリアクトルの電圧が高電圧となる場合、第１の抵抗のみが高電圧を受け持つことになり、それ以外の部品は低耐圧のものを使用することができる。

本発明の実施例１による短絡故障検出回路の回路図。 本発明の実施例２による短絡故障検出回路の回路図。 本発明の実施例１における回路のコンデンサの電流経路を示す説明図。 本発明の実施例２における回路のコンデンサの電流経路を示す説明図。 本発明の実施例１と実施例２の低電圧回路部分と高電圧回路部分の説明図。 本発明が適用される電力変換装置の１相分の構成を表し、（ａ）は中性点クランプ型３レベル電力変換器の回路図、（ｂ）は共通フライングキャパシタ型５レベル電力変換器の回路図。 図６（ａ）の３レベル電力変換器における相電圧変化に伴う電流経路を表し、（ａ）は転流開始前の電流経路の説明図、（ｂ）は転流終了後の電流経路の説明図。 図７におけるスイッチングデバイスＳＷ１のターンオン時の電圧、電流波形を表し、（ａ）はスナバリアクトル不使用時の波形図、（ｂ）はスナバリアクトル使用時の波形図。 図６（ａ）の３レベル電力変換器における短絡故障例を表し、（ａ）は短絡故障発生前の電圧分担を示す説明図、（ｂ）は短絡故障発生直後の電圧分担と短絡電流ループを示す説明図。 従来の短絡故障検出回路例とその動作を表し、（ａ）は回路の基本構成図、（ｂ）は（ａ）の各部の動作波形図。 従来の短絡故障検出回路における正常動作時連続電圧パルス印加時の動作波形を表し、（ａ）は充電時定数と放電時定数が同一の場合の波形図、（ｂ）は放電時定数が充電時定数より短い場合の波形図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

本実施形態例では、スナバリアクトルに並列に接続されるＣＲ積分回路を、充電時と放電時で時定数を切り替えて選択できるように構成した。

先行技術よりも本発明方式が優位となる条件は、下記の条件が同時に達成される場合である。

＜条件１＞
図６のような２相以上の多相電力変換器で、スナバリアクトルとスイッチングデバイスの直列接続がコンデンサ（直流電圧源）に対して並列に接続される構造を有する変換器。図６ではマルチレベル変換器を示しているが、スナバリアクトルを有する２レベル変換器にも当然適用される。

例えば＋Ｅ電位と−Ｅ電位の２レベルを出力する一般的な２レベル変換器に適用することができる。

＜条件２＞
１つのスナバリアクトルに対し２相以上の相のスイッチングデバイス（相モジュール）が接続される。

図１は本実施例１による短絡故障検出回路の構成を示し、図１０（ａ）と同一部分は同一符号をもって示している。

図１において、Ｌはスナバリアクトルであり、例えば本発明が図６の電力変換器に適用される場合は、スナバリアクトルＬ１，Ｌ２を各々示している。

スナバリアクトルＬの一端（電力変換器のスイッチングデバイスのオン時に直流電圧源から電流が流入する側の第１の端部）と、他端（第２の端部）の間には、抵抗Ｒ１（第１の抵抗）および積分回路用のコンデンサＣが順次直列に接続されている。

抵抗Ｒ１およびコンデンサＣの共通接続点は、積分回路用のダイオードＤのアノード、カソードおよび抵抗Ｒ２（第２の抵抗）を介して、スナバリアクトルＬおよび抵抗Ｒ１の共通接続点に接続されている。

尚、ダイオードＤおよび抵抗Ｒ２の直列接続の並びは逆であってもよい。すなわち、ダイオードＤのカソードをスナバリアクトルＬおよび抵抗Ｒ１の共通接続点に接続し、ダイオードＤのアノードを抵抗Ｒ２を介して抵抗Ｒ１およびコンデンサＣの共通接続点に接続してもよい。

図１の回路によれば、後述するようにコンデンサＣの放電時にのみダイオードＤが導通し、これにより、充電時と放電時で時定数が分離される。ただし、時定数はコンデンサ容量Ｃと、コンデンサＣに対して直列に接続される放電抵抗の抵抗値Ｒ（Ｒ１の抵抗値か、Ｒ１およびＲ２の並列合成抵抗値）との積ＣＲで表される。

尚、本明細書では、Ｒ１，Ｒ２と実施例２で述べるＲ３，Ｒ４は、記号および抵抗値の両方を意味している。同様にＣは、記号および容量値の両方を意味している。例えば図１の抵抗Ｒ１の抵抗値はＲ１である。後述の各式に用いられるＲ１〜Ｒ４は、抵抗値として扱う。

（１）充電時
図３（ａ）に、図１の回路における充電時の充電電流の経路を示す。ダイオードＤには逆電圧が印加されオフ状態となるため、抵抗Ｒ２には充電電流は流れない。そのため、充電時の時定数はＣ＊Ｒ１となる。

尚、この時定数Ｃ＊Ｒ１は、図１０（ｂ）に示すような正常動作時にはコンデンサ電圧ｖ_Cが、過電流と判定する閾値に到達しないように設計する必要がある。

（２）放電時
図３（ｂ）に、図１の回路における放電時の放電電流の経路を示す。スナバリアクトルＬの両端電圧が０以下になるとダイオードＤには順方向電圧が印加されオン状態となるため、図３（ｂ）のようにコンデンサの放電電流は抵抗Ｒ１とＲ２に分流して流れる。そのため、放電時の時定数はＣ＊（Ｒ１＊Ｒ２）／（Ｒ１＋Ｒ２）となる。

このように、ダイオードＤを使用することで充電電流と放電電流の経路を選択し、充電時と放電時の時定数を別々に設計できる。特に、「Ｒ２≪Ｒ１」（Ｒ１をＲ２よりもかなり大きくする）に設計することで放電時の時定数はＣ＊Ｒ２で近似され、充電時の時定数に対して放電時の時定数を大幅に低減できる。

また、実施例１によれば、比較的少ない部品点数で短絡故障を検出することができる。

図２は本実施例２による短絡故障検出回路の構成を示し、図１０（ａ）と同一部分は同一符号をもって示している。

図２において、Ｌはスナバリアクトルであり、例えば本発明が図６の電力変換器に適用される場合は、スナバリアクトルＬ１，Ｌ２を各々示している。

スナバリアクトルＬの一端（電力変換器のスイッチングデバイスのオン時に直流電圧源から電流が流入する側の第１の端部）と、他端（第２の端部）の間には、抵抗Ｒ１（第１の抵抗）、抵抗Ｒ２（第２の抵抗）および抵抗Ｒ３（第３の抵抗）が順次直列に接続されている。

抵抗Ｒ１およびＲ２の共通接続点と、抵抗Ｒ３およびスナバリアクトルＬの他端の共通接続点には抵抗Ｒ（第４の抵抗）が接続されている。

抵抗Ｒ２およびＲ３の共通接続点と、抵抗Ｒ３およびスナバリアクトルＬの他端の共通接続点との間には、積分回路用のコンデンサＣが接続されている。抵抗Ｒ１およびＲ２の共通接続点には積分回路用のダイオードＤのカソードが接続され、該ダイオードＤのアノードは抵抗Ｒ２およびＲ３の共通接続点に接続されている。

図２の短絡故障検出方式例２の回路では、図１の短絡故障検出方式例１の回路と同様に、ダイオードＤを使用することで充電電流と放電電流の経路を選択し、時定数を変更する構成である。例えば、「Ｒ２＋Ｒ４≪Ｒ３≪Ｒ１」に設計する場合を考える。

（１）充電時
図４（ａ）に図２の回路における充電時の充電電流の経路を示す。図２のＲ２と並列のダイオードＤには逆電圧が印加されるため、ダイオードＤはオフ状態である。このとき、充電時の電流は図４（ａ）の破線矢印のような経路を流れる。そのため、コンデンサＣと並列な抵抗は１／{（１／Ｒ３）＋１／（Ｒ２＋Ｒ４）＋１／（Ｒ２＋Ｒ１）}で表される。特に「Ｒ２＋Ｒ４≪Ｒ３≪Ｒ１」の場合、その抵抗値は次の（４）式で近似される。

１／{（１／Ｒ３）＋１／（Ｒ２＋Ｒ４）＋１／（Ｒ２＋Ｒ１）}≒Ｒ２＋Ｒ４…（４）
したがって、充電時時定数は次の（５）式で表される。

τ_charge≒Ｃ＊（Ｒ２＋Ｒ４）…（５）
尚、この時定数τ_chargeは、図１０（ｂ）に示すような正常動作時にはコンデンサ電圧ｖ_Cが過電流と判定する閾値に到達しないように設計する必要がある。

（２）放電時
図４（ｂ）に図２の回路における放電時の放電電流の経路を示す。ダイオードＤには順方向電圧が印加されるため、ダイオードＤはオン状態である。すなわち抵抗Ｒ２の両端の抵抗値は０と見なせる。充電時と同様に、コンデンサＣと並列な抵抗値は１／{（１／Ｒ３）＋（１／Ｒ４）＋（１／Ｒ１）}で表される。

特に「Ｒ２＋Ｒ４≪Ｒ３≪Ｒ１」の場合、その抵抗値は次の（６）式で近似される。

１／{（１／Ｒ３）＋（１／Ｒ４）＋（１／Ｒ１）}≒Ｒ４…（６）
したがって、放電時時定数は次の（７）式で表される。

τ_discharge≒Ｃ＊Ｒ４…（７）
このように、ダイオードＤを使用することで充電電流と放電電流の経路を選択し、充電時と放電時の時定数を別々に設計できる。更に「Ｒ４≪Ｒ２」に設計することで、充電時の時定数に対して放電時の時定数を大幅に低減できる。

この実施例２は、リアクトル電圧が高電圧となる場合において実施例１に対して優位になる。すなわち、高電圧回路部分と低電圧回路部分を明記した図５の、図５（ａ）に示すように、実施例１では充電時に抵抗Ｒ１とダイオードＤに高電圧が印加される。よって抵抗Ｒ１とダイオードＤは、耐電圧の高い部品である必要がある。一方図５（ｂ）に示す実施例２では、抵抗Ｒ１が高電圧を受け持つ結果、抵抗Ｒ１以外の部品は低耐圧のものを使用でき、高電圧部分と低電圧部分を分離できる。

尚、本発明は、図６の電力変換器に適用するに限らず、図６（ａ），（ｂ）の回路から、ダイオードＤ７、コンデンサＣ５、抵抗Ｒ５、およびダイオードＤ８、コンデンサＣ６、抵抗Ｒ６を除去した回路に適用してもよい。

すなわち、スナバリアクトルがある主回路構成であれば適用することができる。

３０、５０…相モジュール
１００…光送信モジュール
２００…コントローラ
Ｌ，Ｌ１，Ｌ２…スナバリアクトル
Ｃ…積分回路用のコンデンサ
Ｃ１，Ｃ２，Ｃ５，Ｃ６…コンデンサ
ＦＣ１，ＦＣ２…フライングキャパシタ
Ｄ…積分回路用のダイオード
Ｄ１〜Ｄ８…ダイオード
ＳＷ１〜ＳＷ２２…スイッチングデバイス

Claims (10)

1. スイッチングデバイスを２相分以上備え、入力される直流電圧のオン、オフ制御を行って各相電圧を出力する複数の相モジュールと、前記複数の相モジュールに対して共通のスナバリアクトルとを直列接続した回路を、直流電圧源に対して並列に接続して構成された電力変換装置において、
   前記スナバリアクトルの両端間に接続された積分回路用のコンデンサおよび抵抗およびダイオードから成り、前記コンデンサの放電時の時定数を充電時の時定数よりも低く設定したＣＲ積分回路と、
   前記ＣＲ積分回路の積分回路用のコンデンサの電圧が過電流設定閾値以上となったとき、短絡故障有りと判定する故障判定部と、
   備えたことを特徴とする短絡故障検出回路。
2. 前記ＣＲ積分回路は、
   前記スナバリアクトルの、スイッチングデバイスのオン時に直流電圧源から電流が流入する側の第１の端部と、該第１の端部と反対側の第２の端部との間に順次直列に接続された第１の抵抗および積分回路用のコンデンサと、
   前記第１の抵抗に並列に接続された、カソードが前記第１の端部側となる積分回路用のダイオードおよび第２の抵抗の直列回路と、を備えたことを特徴とする請求項１に記載の短絡故障検出回路。
3. 前記第２の抵抗の抵抗値を第１の抵抗の抵抗値よりも小さく設定していることを特徴とする請求項２に記載の短絡故障検出回路。
4. 前記ＣＲ積分回路は、
   前記スナバリアクトルの、スイッチングデバイスのオン時に直流電圧源から電流が流入する側の第１の端部と、該第１の端部と反対側の第２の端部との間に順次直列に接続された第１の抵抗および第２の抵抗および第３の抵抗と、
   前記第１および第２の抵抗の共通接続点と前記スナバリアクトルの第２の端部との間に接続された第４の抵抗と、
   前記第２および第３の抵抗の共通接続点と前記スナバリアクトルの第２の端部との間に接続された積分回路用のコンデンサと、
   カソードが前記第１および第２の抵抗の共通接続点に、アノードが前記第２および第３の抵抗の共通接続点に各々接続された積分回路用のダイオードと、を備えことを特徴とする請求項１に記載の短絡故障検出回路。
5. 前記第１〜第４の抵抗の各抵抗値をＲ１、Ｒ２、Ｒ３、Ｒ４としたときにＲ２＋Ｒ４＜Ｒ３＜Ｒ１の関係となる抵抗値に各々設定していることを特徴とする請求項４に記載の短絡故障検出回路。
6. 前記直流電圧源は、直列接続した第１および第２のコンデンサにより構成され、
   前記第１のコンデンサの非共通接続点側端に第１の端部が接続された第１のスナバリアクトルと、前記第２のコンデンサの非共通接続点側端に第１の端部が接続された第２のスナバリアクトルと、を備えたことを特徴とする請求項１ないし５のいずれか１項に記載の短絡故障検出回路。
7. 前記１相の相モジュールは、前記第１のスナバリアクトルの前記第１の端部と反対側の第２の端部と、第２のスナバリアクトルの前記第１の端部と反対側の第２の端部との間に順次直列接続された第１〜第４のスイッチングデバイスと、前記第１および第２のスイッチングデバイスの共通接続点と、中性点である前記第１および第２のコンデンサの共通接続点との間に接続された第１のダイオードと、前記第３および第４のスイッチングデバイスの共通接続点と、中性点である前記第１および第２のコンデンサの共通接続点との間に接続された第２のダイオードと、で構成され、
   前記第２および第３のスイッチングデバイスの共通接続点を相出力端とし、
   前記１相の相モジュールが複数並列に接続されていることを特徴とする請求項６に記載の短絡故障検出回路。
8. 前記第１のコンデンサの非共通接続点側端と前記第２のコンデンサの非共通接続点側端との間に順次直列に接続された第５〜第１２のスイッチングデバイスと、前記第５および第６のスイッチングデバイスの共通接続点と第７および第８のスイッチングデバイスの共通接続点との間に接続された第３のコンデンサと、前記第９および第１０のスイッチングデバイスの共通接続点と第１１および第１２のスイッチングデバイスの共通接続点との間に接続された第４のコンデンサと、を備え、
   前記１相の相モジュールは、前記第１のスナバリアクトルの前記第１の端部と反対側の第２の端部と、第２のスナバリアクトルの前記第１の端部と反対側の第２の端部との間に順次直列接続された第１３〜第２０のスイッチングデバイスと、前記第１３および第１４のスイッチングデバイスの共通接続点と、第６および第７のスイッチグデバイスの共通接続点との間に接続された第２１のスイッチングデバイスと、前記第１９および第２０のスイッチングデバイスの共通接続点と、第１０および第１１のスイッチグデバイスの共通接続点との間に接続された第２２のスイッチングデバイスと、前記第１４および第１５のスイッチングデバイスの共通接続点と第１８および第１９のスイッチングデバイスの共通接続点との間に順次直列接続された第３〜第６のダイオードと、で構成され、
   前記第４および第５のダイオードの共通接続点を、中性点である前記第１および第２のコンデンサの共通接続点と、前記第８および第９のスイッチングデバイスの共通接続点とに接続し、
   前記第１６および第１７のスイッチングデバイスの共通接続点を相出力端とし、
   前記１相の相モジュールが複数並列に接続されていることを特徴とする請求項６に記載の短絡故障検出回路。
9. 前記第１５および第１６のスイッチングデバイスは１つのスイッチングデバイスで共通化され、前記第１７および第１８のスイッチングデバイスは１つのスイッチングデバイスで共通化され、前記第３および第４のダイオードは１つのダイオードで共通化され、前記第５および第６のダイオードは１つのダイオードで共通化されていることを特徴とする請求項８に記載の短絡故障検出回路。
10. 前記第１のスナバリアクトルの第２の端部と中性点である前記第１および第２のコンデンサの共通接続点との間に順次直列に接続された第７のダイオードおよび第５のコンデンサと、前記第７のダイオードおよび第５のコンデンサの共通接続点と前記第１のスナバリアクトルの第１の端部の間に接続された第５の抵抗と、
    前記第２のスナバリアクトルの第２の端部と中性点である前記第１および第２のコンデンサの共通接続点との間に順次直列に接続された第８のダイオードおよび第６のコンデンサと、前記第８のダイオードおよび第６のコンデンサの共通接続点と前記第２のスナバリアクトルの第１の端部の間に接続された第６の抵抗と、
    を備えたことを特徴とする請求項６ないし９のいずれか１項に記載の短絡故障検出回路。

Images