JP2014017957A - マルチレベル電力変換回路の制御方式 - Google Patents

マルチレベル電力変換回路の制御方式 Download PDF

Info

Publication number
JP2014017957A
JP2014017957A JP2012153204A JP2012153204A JP2014017957A JP 2014017957 A JP2014017957 A JP 2014017957A JP 2012153204 A JP2012153204 A JP 2012153204A JP 2012153204 A JP2012153204 A JP 2012153204A JP 2014017957 A JP2014017957 A JP 2014017957A
Authority
JP
Japan
Prior art keywords
capacitor
series circuit
semiconductor switch
potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012153204A
Other languages
English (en)
Other versions
JP6111541B2 (ja
Inventor
Akitake Takizawa
聡毅 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012153204A priority Critical patent/JP6111541B2/ja
Priority to KR1020130066505A priority patent/KR20140007261A/ko
Priority to US13/915,836 priority patent/US9136775B2/en
Priority to CN201310234466.3A priority patent/CN103546055B/zh
Publication of JP2014017957A publication Critical patent/JP2014017957A/ja
Application granted granted Critical
Publication of JP6111541B2 publication Critical patent/JP6111541B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Abstract

【課題】フライングキャパシタ（コンデンサ）を用いたマルチレベル電力変換回路では、コンデンサの浮遊容量は、コンデンサの許容電圧変動幅、コンデンサに流れる電流の積分値、及びキャリア周期の３つのパラメータに基づいて設計する必要がある。特にコンデンサの許容電圧変動幅を小さく抑制するとコンデンサが大型で、高価格となる問題がある。
【解決手段】交流電圧を０から＋Ｅｄ（負から正）、又は０から−Ｅｄ（正から負）へ変化させるに際し、コンデンサの電圧を検出し、電圧値が所定値より低い時には充電が可能なスイッチング動作パターンを、電圧値が所定値より高い時には放電が可能なスイッチング動作パターンを、短時間各々のスイッチング素子に与え、コンデンサの電圧変動値を所定の変動範囲内に抑制する。
【選択図】図１

Description

本発明は、交流電動機駆動などを目的としたフライングキャパシタを用いたマルチレベル電力変換回路の制御方式に関し、特に交流電圧が正から負、又は負から正へ遷移する時の制御方式に関する。
図１４に直流から交流に変換するマルチレベル電力変換回路である、７レベルインバータの回路例を示す。ＤＰ１、ＤＰ２が直列に接続された直流電源（電圧：３Ｅｄ×２）で、正側電位をＰ、負側電位をＮ、中点電位をＭとしている。一般に本直流電源を交流電源システムより構成する場合は、図示していない整流器と大容量のコンデンサを２直列接続などによって構成することが可能である。Ｓ１〜Ｓ６は直流電源のＰ側電位とＮ側電位との間に６個直列接続されているダイオードを逆並列接続したＩＧＢＴ（半導体スイッチ）である。Ｓ７〜Ｓ１０は、ＩＧＢＴＳ１とＳ２の接続点とＩＧＢＴＳ５とＳ６の接続点との間に４個直列接続されたダイオードを逆並列接続したＩＧＢＴ（半導体スイッチ）である。
ＩＧＢＴＳ１１とＳ１２の逆並列接続回路は直流電源のＭ電位とＩＧＢＴＳ８とＳ９との接続点との間に接続された双方向性の半導体スイッチである。
双方向性の半導体スイッチは図１４に示すように逆耐圧を有するＩＧＢＴを逆並列接続するか、もしくは図１５（ａ）〜（ｃ）に示すように逆耐圧を有しないＩＧＢＴとダイオードとを組み合わせで構成できる。またＣ１ａ、Ｃ１ｂ、Ｃ２がフライングキャパシタと呼ばれるコンデンサで、直流電源電圧を３Ｅｄ×２とした時、各コンデンサ両端の平均的な電圧は、コンデンサＣ１ａがＥｄに、コンデンサＣ２が２Ｅｄに、コンデンサＣ１ｂがＥｄに、それぞれ制御され、直流電源ＤＰ１、ＤＰ２の電圧と各コンデンサの充放電現象を利用して、Ｅｄ刻みで＋３Ｅｄ〜−３Ｅｄの間の中間電位を交流端子ＡＣＴに出力する。すなわち本回路構成とすることで、変換器の交流端子ＡＣＴの電位は、半導体スイッチ（ＩＧＢＴ）のオンオフ動作と３個のコンデンサ（Ｃ１ａ、Ｃ１ｂ、Ｃ２）電圧を利用して、Ｐ、Ｐ−Ｅｄ、Ｐ−２Ｅｄ、０、Ｎ＋２Ｅｄ、Ｎ＋Ｅｄ、Ｎの電位を出力することが可能な７レベル出力のインバータとなる。これら回路群ＡＵが１相分となり、３台（ＡＵ、ＡＶ、ＡＷ）接続することで図１６に示すような３相のインバータを構成する。ここでＡＣＭは本システムの負荷例である交流電動機である。また図２１には耐圧の等しい半導体スイッチを適用した場合の回路例を示す。この回路構成の場合、図１４におけるＩＧＢＴＳ１がＳ１ａ〜Ｓ１ｄに、Ｓ６がＳ６ａ〜Ｓ６ｄに、それぞれ４個直列接続された構成となる。
図１８に本７レベルインバータをＰＷＭ制御した時の出力線間電圧（Ｖｏｕｔ）波形例を示す。本方式は２レベルタイプのインバータに対して、１ステップの電圧変化幅がＥｄで正弦波波形に近くなることから低次の高調波成分が少なくなり、また半導体スイッチのスイッチング損失が低減できることから、高効率電力変換システムの構築が可能となる。
また図１７にはマルチレベル変換回路の基本形となる回路を示す。この回路は特許文献１に記載された回路で、Ｑ１〜Ｑ６はＩＧＢＴ、Ｃｆがコンデンサで、図中の端子ＴＡとＴＢに変換回路を追加することでマルチレベル化が可能となる。
特表２００９−５２５７１７号公報
上述のように、図１４に示す７レベルインバータ回路において、交流端子ＡＣＴに出力可能な電位は、３Ｅｄ、２Ｅｄ、Ｅｄ、０、−Ｅｄ、−２Ｅｄ、−３Ｅｄの７種類となる。すなわち制御としては、ＰＷＭ制御を実施しながらこれら電位を切換えて正弦波状の電圧を出力する方式となる。但し、スイッチングパターンの切換えによって発生する電圧の変化幅は、モータ側の絶縁破壊の観点からＥｄであることが望ましい（切換えパターンによっては２Ｅｄや３Ｅｄの変化幅とすることも可能であるが、前述の理由により通常実施しない）。すなわちＰＷＭ制御実施中の交流端子ＡＣＴの電位は、
３Ｅｄ − ２Ｅｄ − Ｅｄ − ０ − （−Ｅｄ） − （−２Ｅｄ） − （−３Ｅｄ）
と、隣り合う電位間を変化しながら推移していく。
ところで制御上の煩雑さを避けるために一般に、交流端子ＡＣＴの電位が Ｅｄ → ０ → −Ｅｄ と変化する場合において、Ｅｄから零電位（０）に遷移する際の零電圧出力パターンを図１９に示すようなパターン（Ｓ１２、Ｓ１１、Ｓ９、Ｓ１０、Ｓ５、Ｓ４がオン状態）に限定（電流の方向は負荷力率によって反対となる場合もある）し、また同様に、交流端子ＡＣＴの電位が −Ｅｄ → ０ → Ｅｄ と変化する場合においては、−Ｅｄから零電位（０）に遷移する際の零電圧出力パターンを図２０のようなパターン（Ｓ３、Ｓ２、Ｓ７、Ｓ８、Ｓ１１、Ｓ１２がオン状態）に限定する（電流の方向は負荷力率によって反対となる場合もある）ことが行われる。
また図１４に示す７レベルインバータ回路において、交流端子ＡＣＴに−Ｅｄを出力するスイッチングパターンは、下記の（１）〜（５）の５通り存在する（同様にＥｄを出力するパターンも５通りある）。
（１）Ｓ２、Ｓ３、Ｓ６、Ｓ７、Ｓ８、Ｓ１１オン
（２）Ｓ４、Ｓ５、Ｓ８、Ｓ１０、Ｓ１１、Ｓ１２オン
（３）Ｓ２、Ｓ４、Ｓ７、Ｓ８、Ｓ１１、Ｓ１２オン
（４）Ｓ４、Ｓ５、Ｓ７、Ｓ９、Ｓ１１、Ｓ１２オン
（５）Ｓ３、Ｓ５、Ｓ７、Ｓ８、Ｓ１１、Ｓ１２オン
ちなみに−２Ｅｄを出力するスイッチングパターンは下記の３通り存在する（同様に２Ｅｄを出力するパターンも３通りある）。
（１）Ｓ３、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ１１オン
（２）Ｓ２、Ｓ４、Ｓ６、Ｓ７、Ｓ８、Ｓ１１オン
（３）Ｓ４、Ｓ５、Ｓ７、Ｓ８、Ｓ１１、Ｓ１２オン
また−３Ｅｄを出力するスイッチングパターンは下記の１通りとなる（同様に３Ｅｄを出力するパターンも１通り）。
（１）Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ１１オン
すなわちこれらスイッチングパターンの中で、コンデンサＣ１ａを利用しているのは−Ｅｄを出力する５通りのパターン中の（２）と（４）の２通りのパターンとなる（実際はＥｄを出力するパターンにも２通りあるため、計４通りとなる）。
一方ＰＷＭ制御において、最低限１キャリア周期分は同じスイッチングパターンが出力されることがありうるので、フライングキャパシタの容量は、コンデンサの許容電圧変動幅、コンデンサに流れる電流の積分値、およびキャリア周期の３つのパラメータに基づいて設計する必要がある。
すなわち、コンデンサの許容電圧変動幅が小さいほど、また流れる電流値が大きいほど、またキャリア周期が長いほど、必要となるフライングキャパシタの静電容量は大きくなる。
また一般にマルチレベルインバータを適用するシステムは、数千Ｖクラスの高圧となるため、ここに適用されるコンデンサはフィルムコンデンサあるいはオイルコンデンサとなり、体積的に大型なものが必要となり、コストアップの要因となる。
従って、本発明の課題は、フライングキャパシタの静電容量を正規の動作における値より小さくできるマルチレベル電力変換回路の制御方式を提供することである。
上述の課題を解決するために、第１の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第２のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも４個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、予め決められたスイッチングパターンを出力する。
第２の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第２のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも４個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、前記第１〜第３のコンデンサのうち少なくとも１個のコンデンサの電圧値に応じて、予め決められたスイッチングパターンを出力する。
第３の発明においては、第１又は２の発明における予め決められたスイッチングパターンを出力する時間は、パルス幅変調（ＰＷＭ）制御のキャリア周期よりも短い時間とする。
第４の発明においては、第１又は２の発明におけるスイッチングパターンの選択は事前に検出された３個のコンデンサの電圧値に応じて決定する。
第５の発明においては、第４の発明におけるスイッチングパターンの選択は前記第３のコンデンサの電圧値を第１優先として決定する。
第６の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも８個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各３個の半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第３のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第４のコンデンサと、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第５のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源回路の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、予め決められたスイッチングパターンを出力する。
第７の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも８個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各３個の半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第３のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第４のコンデンサと、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第５のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源回路の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、前記第１〜第５のコンデンサのうち少なくとも１個のコンデンサの電圧値に応じて、予め決められたスイッチングパターンを出力する。
第８の発明においては、第６又は７の発明における予め決められたスイッチングパターンを出力する時間は、パルス幅変調（ＰＷＭ）制御のキャリア周期よりも短い時間とする。
第９の発明においては、第６又は７の発明におけるスイッチングパターンの選択は事前に検出された５個のコンデンサの電圧値に応じて決定する。
第１０の発明においては、第９の発明におけるスイッチングパターンの選択は前記第４又は第５のコンデンサの電圧値を第１優先として決定する。
本発明では、フライングキャパシタを用いたマルチレベル電力変換回路の制御方式として、交流端子電圧を０〜Ｅｄ、又は０〜−Ｅｄに変化させる遷移過程で、フライングキャパシタの電圧を検出して、電圧が所定値より低くなった場合はフライングキャパシタを充電するパターンのオンオフパルスを、電圧が所定値より高くなった場合はフライングキャパシタを放電するパターンのオンオフパルスを、ＰＷＭ制御のキャリア周期より短い時間、各半導体スイッチの正規のオンオフ信号パターンに優先して出力する制御をしているため、フライングキャパシタの静電容量を大きくする必要がなくなる。
この結果、フライングキャパシタの静電容量を極力小さくできるマルチレベル電力変換回路の制御が可能となる。
本発明の制御アリゴリズムを示す制御フロー図例１である。 本発明の制御アリゴリズムを示す制御フロー図例２である。 本発明の０→−Ｅｄ遷移時の第１の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第２の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第３の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第４の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第５の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第６の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第７の実施例を示す動作説明図である。 本発明の０→−Ｅｄ遷移時の第８の実施例を示す動作説明図である。 第１〜第８の実施例におけるコンデンサの充放電状態を示す。 コンデンサの電圧と強制割込みパターンの選択方法を示す。 本発明の０→Ｅｄ遷移時の実施例を示す図である。 本発明が対象とするマルチレベル電力変換回路図例である。 双方向スイッチの構成例を示す。 マルチレベル電力変換回路を用いた三相電力変換装置例である。 マルチレベル電力変換回路の基本部を示す回路図である。 マルチレベル電力変換回路の交流電圧波形例を示す。 Ｅｄから零電位（０）に遷移する際の零電圧出力パターンを示す。 −Ｅｄから零電位（０）に遷移する際の零電圧出力パターンを示す。 同じ耐圧の半導体スイッチを用いた時の７レベルの変換回路図である。 同じ耐圧の半導体スイッチを用いた時の９レベルの変換回路図である。
本発明の要点は、フライングキャパシタを用いたマルチレベル電力変換回路の制御方式として、交流端子電圧を０〜Ｅｄ（負から正）、又は０〜−Ｅｄ（正から負）に変化させる遷移過程で、フライングキャパシタの電圧を検出して、電圧が所定値より低くなった場合はフライングキャパシタを充電するパターンのオンオフパルスを、電圧が所定値より高くなった場合はフライングキャパシタを放電するパターンのオンオフパルスを、ＰＷＭ制御のキャリア周期より短い時間、各半導体スイッチの正規のオンオフ信号パターンに優先して出力するようにしている点である。
図１に、本発明の第１の実施例を示す。図１が本発明のＰＷＭ制御アルゴリズムの制御フロー図例で、また図３〜図１０が、図１９における零電圧から−Ｅｄ電圧へ遷移させるための方法８種類の動作パターン例である。
図１においてスタート後、ブロック１では出力電圧指令が正か負かを判断する。正の場合では、ブロック２にて正側電圧のＰＷＭ制御を行い、３Ｅｄ、２Ｅｄ、Ｅｄ、０のいずれかの電圧が出力される。その後、ブロック３では、負側の電圧指令の有無を判断する。「有り」となった場合はブロック４でフライングキャパシタ（Ｃ１ａ、Ｃ２、Ｃ１ｂ）の各電圧値を検出し、ブロック５において、検出した電圧値と平均電圧（設定値）との比較を行い、その大小判断を行う。その結果によりブロック６において、予め決められているパターンを短時間（ＩＧＢＴの転流時間のみを考慮すればよいので、一般にはトータルで１０μｓ程度）出力し、ブロック７にて−Ｅｄを出力する。ここでブロック７における−Ｅｄは、「発明が解決しようとする課題」で説明した「交流端子ＡＣＴに−Ｅｄを出力するスイッチングパターン」の中の（３）又は（５）のパターンである。これ以降、ブロック８の負側電圧のＰＷＭ制御を行い、−３Ｅｄ、−２Ｅｄ、−Ｅｄ、０のいずれかの電圧が出力され、以下ブロック１０、１１、１２の処理が実施され、正側電圧のＰＷＭ制御に移行される。本動作中、負側電圧指令中にコンデンサＣ１ａに電流が流れるパターンはブロック４から７で、正側電圧指令中にコンデンサＣ１ａに電流が流れるパターンはブロック１０から１３で、時間的には数μｓ（マイクロ秒）となる。
また、コンデンサＣ１ａの電圧は、平均的にＥｄとする必要があるため、ブロック４又はブロック１０を動作させる前に、コンデンサＣ１ａの電圧値に応じて、その出力パターンを決定する。
例えば、零電圧から−Ｅｄ電圧へ遷移する場合には、コンデンサＣ１ａの電圧値がＥｄよりも低い場合は充電するパターン（図３、図４、図６、図８）を、Ｅｄよりも高い場合は放電するパターン（図５、図７、図９、図１０）を選択することで、平均的な電圧をＥｄに保持することが可能となる。
ここで、図３〜図１０は電流を交流端子側（正側）へ流す時の動作パターン図で、半導体スイッチとしてＩＧＢＴを使用した例である。図３から図１０をそれぞれ実施例１ａから実施例８ａと呼ぶことにする。図３（実施例１ａ）について説明する。図１９における零を出力している状態（ａ）からＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ１ａは充電される。次にＩＧＢＴＳ４をオフ、ＩＧＢＴＳ３をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは充電、コンデンサＣ１ｂは放電される動作パターンとなる。次にＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを充電、コンデンサＣ２を充電、コンデンサＣ１ｂを放電させることが可能となる。
図４は動作パターンの実施例２ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ９をオフ、Ｓ８をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ１ａは充電される。次にＩＧＢＴＳ５をオフ、ＩＧＢＴＳ２をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは充電、コンデンサＣ２は放電、コンデンサＣ１ｂは充電される動作パターンとなる。次にＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを充電、コンデンサＣ２を放電、コンデンサＣ１ｂを充電させることが可能となる。
図５は動作パターンの実施例３ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ５をオフ、ＩＧＢＴＳ２をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ２は放電、コンデンサＣ１ｂは充電される。次にＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは放電、コンデンサＣ１ｂは充電される動作パターンとなる。次にＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを放電、コンデンサＣ２を放電、コンデンサＣ１ｂを充電させることが可能となる。
図６は動作パターンの実施例４ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ５をオフ、ＩＧＢＴＳ２をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ２は放電、コンデンサＣ１ｂは充電される。次にＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは充電、コンデンサＣ２は放電、コンデンサＣ１ｂは充電される動作パターンとなる。次にＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを充電、コンデンサＣ２を放電、コンデンサＣ１ｂを充電させることが可能となる。
図７は動作パターンの実施例５ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ４をオフ、ＩＧＢＴＳ３をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ１ｂは放電される。次にＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは放電、コンデンサＣ２は充電、コンデンサＣ１ｂは放電される動作パターンとなる。次にＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを放電、コンデンサＣ２を充電、コンデンサＣ１ｂを放電させることが可能となる。
図８は動作パターンの実施例６ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ４をオフ、ＩＧＢＴＳ３をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ１ｂは放電される。次にＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは充電、コンデンサＣ１ｂは放電される動作パターンとなる。次にＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを充電、コンデンサＣ２を充電、コンデンサＣ１ｂを放電させることが可能となる。
図９は動作パターンの実施例７ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ１ａは放電、コンデンサＣ２は充電される。次にＩＧＢＴＳ４をオフ、ＩＧＢＴＳ３をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは放電、コンデンサＣ２は充電、コンデンサＣ１ｂは放電される動作パターンとなる。次にＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを放電、コンデンサＣ２を充電、コンデンサＣ１ｂを放電させることが可能となる。
図１０は動作パターンの実施例８ａである。図１９における零を出力している状態（ａ）からＩＧＢＴＳ１０をオフ、ＩＧＢＴＳ７をオンとした時の状態（ｂ）では交流端子には−Ｅｄが出力され、この時コンデンサＣ１ａは放電、コンデンサＣ２は充電される。次にＩＧＢＴＳ５をオフ、ＩＧＢＴＳ２をオンとする状態（ｃ）では交流端子には零電圧が出力され、この時、コンデンサＣ１ａは放電、コンデンサＣ１ｂは充電される動作パターンとなる。次にＩＧＢＴＳ９をオフ、ＩＧＢＴＳ８をオンとする状態（ｄ）（正規の状態）では交流端子電圧は−Ｅｄとなる。この様に交流端子電圧を零の状態から−Ｅｄに変化させる時に、短時間（キャリアの１周期の時間より短い時間）交流端子電圧が−Ｅｄとなる動作パターンを出力することにより、コンデンサＣ１ａを放電、コンデンサＣ２を充電、コンデンサＣ１ｂを充電させることが可能となる。
図１１に実施例１ａから実施例８ａの動作パターンでの各コンデンサＣ１ａ、Ｃ２、Ｃ１ｂの充電、放電の状態を示す。太字斜体の「充電」、「放電」が強制パターンを出力する時の動作である。図１２に強制パターンの選択方法を示す。コンデンサＣ１ａ、Ｃ２、Ｃ１ｂの各電圧を検出し、電圧が所定値より低い場合は充電するモードが含まれる動作パターンを、電圧が所定値より高い場合は放電するモードが含まれる動作パターンを、強制パターンとして選択することにより、コンデンサの過充電または過放電を防止することが可能となる。電流が交流端子へ流れ出す時の説明であるが、交流端子へ電圧を出しても電流が交流端子から流れ込むモードの場合は、コンデンサの充電と放電の関係が逆になる。
次に、図２０における零電圧からＥｄ電圧へ遷移させる時の制御方法について説明する。
図１においてスタート後、ブロック１では出力電圧指令が正か負かを判断し、負の場合の制御方式である。ブロック８にて負側電圧のＰＷＭ制御を行い、−３Ｅｄ、−２Ｅｄ、−Ｅｄ、０のいずれかの電圧が出力される。その後、ブロック９では、正側の電圧指令の有無を判断する。「有り」となった場合はブロック１０で、コンデンサ(フライングキャパシタ)（Ｃ１ａ、Ｃ２、Ｃ１ｂ）の各電圧値を検出し、ブロック１１において、検出した電圧値と平均電圧値（設定値）との比較を行い、その大小判断を行う。その結果によりブロック１２において、予め決められているパターンを短時間（ＩＧＢＴの転流時間のみを考慮すればよいので、一般にはトータルで１０μｓ程度）出力し、ブロック１３にてＥｄを出力する。これ以降、ブロック２の正側電圧のＰＷＭ制御を行い、３Ｅｄ、２Ｅｄ、Ｅｄ、０のいずれかの電圧が出力され、以下ブロック４、５、６の処理が実施され、負側電圧のＰＷＭ制御に移行される。
図１３に、図２０における零電圧からＥｄ電圧へ遷移させるための方法として、８種類の動作パターン実施例１ｂ〜８ｂを示す。各実施例とも（ａ）→（ｂ）→（ｃ）→（ｄ）の順にスイッチングパターンを遷移させることにより、交流電圧は０→Ｅｄ→０→Ｅｄ、０→−Ｅｄ→０→Ｅｄのように、交流端子電圧が短時間Ｅｄとなる動作パターン又は短時間−Ｅｄとなる動作パターンを出力することにより、各々のコンデンサの充電と放電が可能となる。強制パターンの選択方法は零電圧から−Ｅｄへの遷移時と同様であるので詳細の説明は省略する。
図２に、本発明の第２の実施例を示す。第1の実施例からコンデンサ電圧検出４、１０と、平均電圧との大小判定ブロック５、１１とを削除した構成である。図２においてスタート後、ブロック１では出力電圧指令が正か負かを判断する。正の場合では、ブロック２にて正側電圧のＰＷＭ制御を行い、３Ｅｄ、２Ｅｄ、Ｅｄ、０のいずれかの電圧が出力される。その後、ブロック３では、負側の電圧指令の有無を判断する。「有り」となった場合は、ブロック６において、予め決められているパターンを短時間（ＩＧＢＴの転流時間のみを考慮すればよいので、一般にはトータルで１０μｓ程度）出力し、ブロック７にて−Ｅｄを出力する。ここでブロック７における−Ｅｄは、「発明が解決しようとする課題」で説明した「交流端子ＡＣＴに−Ｅｄを出力するスイッチングパターン」の中の（３）又は（５）のパターンである。これ以降、ブロック８の負側電圧のＰＷＭ制御を行い、−３Ｅｄ、−２Ｅｄ、−Ｅｄ、０のいずれかの電圧が出力され、以下ブロック１２の処理が実施され、正側電圧のＰＷＭ制御に移行される。
制御条件等により予めコンデンサの電圧変動が判っている場合や、交流電圧を０から−Ｅｄ（正から負）又は０からＥｄ（負から正）へスムーズに切替える場合の実施例で、コンデンサ電圧を検出することなく、予め決められた動作パターンを強制パターンとして出力する制御方式である。
尚、本制御原理は、図２２に示すようなフライングキャパシタを用いた９レベル以上のマルチレベル変換回路にも適用可能であり、本構成の場合、本発明によって、コンデンサＣ１ａとＣ２ａの小型化が可能となる。
本発明は、フライングキャパシタを用いた高電圧出力の電動機駆動用電力変換装置、系統連系用電力変換装置などへの適用が可能である。
ＤＰ１、ＤＰ２・・・直流電源 ＡＵ、ＡＶ、ＡＷ・・・１相分アーム
Ｃ１ａ、Ｃ１ｂ、Ｃ２、Ｃ２ａ、Ｃ２ｂ、Ｃ３、Ｃｆ・・・コンデンサ
Ｓ１〜Ｓ１６、Ｑ１〜Ｑ６、Ｓ１ａ〜Ｓ１ｅ、Ｓ６ａ〜Ｓ６ｄ・・・ＩＧＢＴ
Ｓ８ａ〜Ｓ８ｅ・・・ＩＧＢＴ ＡＣＭ・・・交流電動機

Claims (10)

  1. 直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第２のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも４個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、予め決められたスイッチングパターンを出力することを特徴とするマルチレベル電力変換回路の制御方式。
  2. 直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第２のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも４個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、前記第１〜第３のコンデンサのうち少なくとも１個のコンデンサの電圧値に応じて、予め決められたスイッチングパターンを出力することを特徴とするマルチレベル電力変換回路の制御方式。
  3. 請求項１又は２に記載のマルチレベル電力変換回路の制御方式において、予め決められたスイッチングパターンを出力する時間は、パルス幅変調（ＰＷＭ）制御のキャリア周期よりも短い時間とすることを特徴とするマルチレベル電力変換回路の制御方式。
  4. 請求項１又は２に記載のマルチレベル電力変換回路の制御方式において、スイッチングパターンの選択は事前に検出された３個のコンデンサの電圧値に応じて決定することを特徴とするマルチレベル電力変換回路の制御方式。
  5. 請求項４に記載のマルチレベル電力変換回路の制御方式において、スイッチングパターンの選択は前記第３のコンデンサの電圧値を第１優先として決定することを特徴とするマルチレベル電力変換回路の制御方式。
  6. 直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも８個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各３個の半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第３のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第４のコンデンサと、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第５のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源回路の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、予め決められたスイッチングパターンを出力することを特徴とするマルチレベル電力変換回路の制御方式。
  7. 直流から交流、もしくは交流から直流に変換する電力変換回路であって、１相分の回路として、正側端子と負側端子と中間端子とを備えた直流電源の正側端子と負側端子との間に接続したダイオードを逆並列接続した少なくとも８個の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第１のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第２のコンデンサと、前記第１の半導体スイッチ直列回路の中間点から上下各３個の半導体スイッチの直列回路と並列接続される第３のコンデンサと、前記第３のコンデンサと並列接続されるダイオードを逆並列接続した少なくとも６個の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路の中間点から上下各２個の半導体スイッチの直列回路と並列接続される第４のコンデンサと、前記第２の半導体スイッチ直列回路の中間点に接続される二つの半導体スイッチの直列回路と並列接続される第５のコンデンサと、前記第２の半導体スイッチ直列回路の中間点と前記直流電源の中間端子との間に接続される双方向性のスイッチングが可能な双方向スイッチと、を備えたマルチレベル電力変換回路の制御方式において、交流端子となる前記第１の半導体スイッチ直列回路の中間点の電位が、前記直流電源回路の正側電位から中間電位を経て負側電位に移行する際、又は前記直流電源の負側電位から中間電位を経て正側電位に移行する際、前記第１〜第５のコンデンサのうち少なくとも１個のコンデンサの電圧値に応じて、予め決められたスイッチングパターンを出力することを特徴とするマルチレベル電力変換回路の制御方式。
  8. 請求項６又は７に記載のマルチレベル電力変換回路の制御方式において、予め決められたスイッチングパターンを出力する時間は、パルス幅変調（ＰＷＭ）制御のキャリア周期よりも短い時間とすることを特徴とするマルチレベル電力変換回路の制御方式。
  9. 請求項６又は７に記載のマルチレベル電力変換回路の制御方式において、スイッチングパターンの選択は事前に検出された５個のコンデンサの電圧値に応じて決定することを特徴とするマルチレベル電力変換回路の制御方式。
  10. 請求項９に記載のマルチレベル電力変換回路の制御方式において、スイッチングパターンの選択は前記第５のコンデンサの電圧値を第１優先として決定することを特徴とするマルチレベル電力変換回路の制御方式。
JP2012153204A 2012-07-09 2012-07-09 マルチレベル電力変換回路の制御方式 Expired - Fee Related JP6111541B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012153204A JP6111541B2 (ja) 2012-07-09 2012-07-09 マルチレベル電力変換回路の制御方式
KR1020130066505A KR20140007261A (ko) 2012-07-09 2013-06-11 멀티레벨 전력 변환 회로의 제어 방식
US13/915,836 US9136775B2 (en) 2012-07-09 2013-06-12 Control method for multilevel power conversion circuit
CN201310234466.3A CN103546055B (zh) 2012-07-09 2013-06-13 多级电力变换电路的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012153204A JP6111541B2 (ja) 2012-07-09 2012-07-09 マルチレベル電力変換回路の制御方式

Publications (2)

Publication Number Publication Date
JP2014017957A true JP2014017957A (ja) 2014-01-30
JP6111541B2 JP6111541B2 (ja) 2017-04-12

Family

ID=49878404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153204A Expired - Fee Related JP6111541B2 (ja) 2012-07-09 2012-07-09 マルチレベル電力変換回路の制御方式

Country Status (4)

Country Link
US (1) US9136775B2 (ja)
JP (1) JP6111541B2 (ja)
KR (1) KR20140007261A (ja)
CN (1) CN103546055B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067613A1 (ja) * 2014-10-29 2016-05-06 パナソニックＩｐマネジメント株式会社 電力変換装置、およびそれを用いたパワーコンディショナ
JP2021093819A (ja) * 2019-12-10 2021-06-17 株式会社明電舎 マルチレベル電力変換器の制御装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099241B (zh) * 2014-04-18 2019-03-19 通用电气公司 控制器、电能变换系统和方法
US9667167B2 (en) * 2014-07-15 2017-05-30 General Electric Company Systems and methods for power conversion with direct current fault ride-through capability
US9966875B2 (en) * 2015-01-29 2018-05-08 Hongliang Wang Five-level topology units and inverter thereof
US10732685B2 (en) * 2015-02-27 2020-08-04 Ge Energy Power Conversion Technology Limited System and method for operating power converters
CN106329974B (zh) * 2015-07-10 2018-12-21 台达电子企业管理（上海）有限公司 五电平变换装置
CN106787879B (zh) * 2016-12-16 2019-08-23 中冶赛迪电气技术有限公司 一种七电平anpc变流器拓扑结构
CN107070274B (zh) * 2016-12-16 2019-08-23 中冶赛迪电气技术有限公司 一种五电平逆变单元
CN108880311B (zh) 2018-07-05 2020-08-25 华为技术有限公司 一种多电平逆变器的箝位调制方法、装置及逆变器
CN109510497A (zh) * 2018-12-29 2019-03-22 苏州奥易克斯汽车电子有限公司 一种七电平anpc变流器的悬浮电容电压控制系统及控制方法
EP3787166B1 (en) * 2019-09-02 2024-05-01 ABB Schweiz AG Protection scheme for power converters utilizing cascaded bipolar and unipolar power semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006087257A (ja) * 2004-09-17 2006-03-30 Fuji Electric Holdings Co Ltd マルチレベルコンバータ及びその制御方法
JP2009525717A (ja) * 2006-02-01 2009-07-09 アーベーベー・リサーチ・リミテッド 多数の電圧レベルを切換えるためのスイッチギアセル及び変換器回路
JP2010246189A (ja) * 2009-04-01 2010-10-28 Nagaoka Univ Of Technology 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511219C2 (sv) * 1998-01-27 1999-08-23 Asea Brown Boveri Omriktare där klampningsdioderna ersatts av en aktiv klampningskrets
US6969967B2 (en) * 2003-12-12 2005-11-29 Ut-Battelle Llc Multi-level dc bus inverter for providing sinusoidal and PWM electrical machine voltages
JP4641500B2 (ja) 2006-01-25 2011-03-02 三菱電機株式会社 電力変換装置
JP5532192B2 (ja) 2008-01-24 2014-06-25 独立行政法人産業技術総合研究所 電力変換装置
WO2010051645A1 (en) * 2008-11-10 2010-05-14 Socovar S.E.C. Multilevel electric power converter
JP2010246267A (ja) * 2009-04-06 2010-10-28 Fuji Electric Systems Co Ltd ５レベルインバータ
JP5803683B2 (ja) * 2012-01-13 2015-11-04 富士電機株式会社 マルチレベル電力変換回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006087257A (ja) * 2004-09-17 2006-03-30 Fuji Electric Holdings Co Ltd マルチレベルコンバータ及びその制御方法
JP2009525717A (ja) * 2006-02-01 2009-07-09 アーベーベー・リサーチ・リミテッド 多数の電圧レベルを切換えるためのスイッチギアセル及び変換器回路
JP2010246189A (ja) * 2009-04-01 2010-10-28 Nagaoka Univ Of Technology 電力変換装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067613A1 (ja) * 2014-10-29 2016-05-06 パナソニックＩｐマネジメント株式会社 電力変換装置、およびそれを用いたパワーコンディショナ
JP2016092845A (ja) * 2014-10-29 2016-05-23 パナソニックＩｐマネジメント株式会社 電力変換装置、およびそれを用いたパワーコンディショナ
US9893648B2 (en) 2014-10-29 2018-02-13 Panasonic Intellectual Property Management Co., Ltd. Power converting device, and power conditioner using same
JP2021093819A (ja) * 2019-12-10 2021-06-17 株式会社明電舎 マルチレベル電力変換器の制御装置
JP7306249B2 (ja) 2019-12-10 2023-07-11 株式会社明電舎 マルチレベル電力変換器の制御装置

Also Published As

Publication number Publication date
US9136775B2 (en) 2015-09-15
US20140009984A1 (en) 2014-01-09
CN103546055B (zh) 2017-10-10
KR20140007261A (ko) 2014-01-17
JP6111541B2 (ja) 2017-04-12
CN103546055A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
JP6111541B2 (ja) マルチレベル電力変換回路の制御方式
US9001544B2 (en) Inverter device
JP4599959B2 (ja) マルチレベルコンバータ及びその制御方法
JP4759673B2 (ja) マルチレベルコンバータ及びその制御方法
US9214878B2 (en) Multilevel power converter circuit
CN102347703A (zh) 功率转换设备
CN104779824A (zh) 具有减小的共模电压的多电平转换器系统和方法
US20140063885A1 (en) Power-system-interconnected inverter device
US8923027B2 (en) Five-level DC-AC converter
CN103314517A (zh) 半导体电力变换装置
US20140198548A1 (en) System and method for power conversion
JP5939411B2 (ja) 電力変換装置
JP5682459B2 (ja) ５レベル変換回路
JP5515386B2 (ja) ３レベル電力変換器のスナバ回路
JP2013223274A (ja) マルチレベル電力変換装置
JP2014090581A (ja) 電力変換装置および電力変換方法
US8995152B2 (en) Inverter circuit
WO2015001597A1 (ja) ７レベルインバータ装置
JP5362657B2 (ja) 電力変換装置
JP2009095083A (ja) 電力変換装置
Barwar et al. A multilevel PFC rectifier with sensor-less voltage balancing capability
JP6111726B2 (ja) マルチレベル電力変換回路の制御方式
JP2017169250A (ja) マルチレベル電力変換装置
JP6172231B2 (ja) 電力変換装置
JP6264091B2 (ja) 交流−直流電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees