JP2010246267A

JP2010246267A - ５レベルインバータ

Info

Publication number: JP2010246267A
Application number: JP2009092276A
Authority: JP
Inventors: Makoto Tanitsu; 誠谷津; Kazuyuki Yoda; 和之依田
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-04-06
Filing date: 2009-04-06
Publication date: 2010-10-28
Also published as: EP2251969A1; CN101860248B; CN101860248A; EP2251969B1

Abstract

【課題】発生損失を低減し装置の小型・低価格化が可能な５レベルインバータを提供する。
【解決手段】５つの端子を備え、ゼロを含む互いに異なる５つの電圧レベル(2E〜-2E)を持つ入力直流電源BA1に対し、半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２および第３のアーム対QA1〜QA3と、半導体デバイスからなるアームを逆直列に組み合わせて構成される交流スイッチSW1,SW2とを設け、電流の通過素子数を従来回路よりも少なくなるように構成することで、装置の高効率・低価格化を図る。
【選択図】図１

Description

この発明は電力変換装置、特に５つの電圧レベルを直接出力し得る５レベルインバータに関する。

図５は、例えば特許文献１に開示されている５レベルインバータの１相分を示す。
図５において、直流単電源b1〜b4が直列に接続された直流組電源BA1の正極と負極との間には、半導体スイッチQ1〜Q8の直列回路が接続され、その半導体スイッチQ4とQ5の接続点が交流出力点Uとなっている。また、半導体スイッチQ1とQ2の接続点およびQ5とQ6の接続点の間には、ダイオードD１とD4によるダイオードアーム対DA1の外側端子が接続され、その中点端子は直流単電源b1とb2との接続点に接続されている。なお、アーム対の外側端子とは、その中点端子と区別するための呼称であり、場合によっては省略することもある。

同様に、半導体スイッチQ2とQ3の接続点およびQ6とQ7の接続点の間には、ダイオードD2とD5によるダイオードアーム対DA2の外側端子が接続され、その中点端子は直流単電源b2とb3との接続点に接続されている。さらに、半導体スイッチQ3とQ4の接続点およびQ7とQ8の接続点の間には、ダイオードD3とD6によるダイオードアーム対DA3の外側端子が接続され、その中点端子は直流単電源b3とb4との接続点に接続されている。

このような構成において、半導体スイッチQ1〜Q4をオンとし、Q5〜Q8をオフにすると、交流出力端子Uには＋2Eレベルの電圧が出力され、半導体スイッチQ2〜Q5をオンとし、Q 1，Q6〜Q8をオフにすると、交流出力端子Uには1Eレベルの電圧が出力され、半導体スイッチQ3〜Q6をオンとし、Q1，Q2，Q7およびQ8をオフにすると、交流出力端子Uにはゼロレベルの電圧がそれぞれ出力される。

同様に、半導体スイッチQ4〜Q7をオンとし、Q1〜Q3およびQ8をオフにすると、交流出力端子Uには−1Eレベルの電圧が出力され、半導体スイッチQ5〜Q8をオンとし、Q1〜Q4をオフにすると、交流出力端子Uには−2Eレベルの電圧が出力される。
以上のように、各半導体スイッチQ1〜Q８のオン・オフを調節することにより、交流出力端子Uには互いに異なる５レベルの電圧（2E，1E，0，−1E，−2E ）を出力することができる。

特開２００６−２７１０４２号公報

ところで、図５に示すものでは、直流組電源BA1から交流出力端子Uの間で、出力電流（単に電流ともいう）が通過する半導体スイッチの数が最大で４個となる。そのため、半導体スイッチにおける定常オン損失が大きくなり、装置全体の効率低下を招き、小型・低価格化が困難になるという問題がある。
従って、この発明の課題は、電流が通過する半導体スイッチの数を従来よりも少なくして発生する損失を低減し、装置の小型・低価格化を可能とすることにある。

上記のような課題を解決するため、請求項１の発明では、４つに分割された５つの端子を備え、ゼロを含む互いに異なる５つの電圧レベルを持つ入力直流電源から、任意の電圧レベルを選択して出力可能な５レベルインバータにおいて、
半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２および第３のアーム対と、半導体デバイスからなるアームを逆直列に組み合わせて構成される第１および第２の交流スイッチとを備え、
前記直流電源の電位が最も高い第１直流端子と中間電位となる第３直流端子との間には前記第１アーム対を接続し、前記第３直流端子と電位が最も低い第５直流端子との間には前記第２アーム対を接続し、前記第１アーム対の中点端子と前記第２アーム対の中点端子との間には前記第３アーム対を接続し、
かつ、前記直流電源の電位が２番目に高い第２直流端子と前記第１アーム対の中点端子との間には前記第１の交流スイッチを接続し、同様に前記直流電源の電位が４番目に高い第４直流端子と前記第２アーム対の中点端子との間には前記第２の交流スイッチを接続し、前記第３アーム対の中点端子を出力端子とすることを特徴とする。
この請求項１の発明においては、前記第１，第２の交流スイッチとして、半導体デバイスからなるアームを逆直列に組み合わせる代わりに、逆耐圧のある半導体デバイスを逆並列接続したものに置き換えることができる（請求項２の発明）。

請求項３の発明では、４つに分割された５つの端子を備え、ゼロを含む互いに異なる５つの電圧レベルを持つ入力直流電源から、任意の電圧レベルを選択して出力可能な５レベルインバータにおいて、
半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２，第３および第４のアーム対と、半導体デバイスからなるアームを逆直列に組み合わせて構成される交流スイッチとを備え、
前記直流電源の電位が最も高い第１直流端子と中間電位となる第３直流端子との間には前記第１アーム対を接続し、前記第３直流端子と電位が最も低い第５直流端子との間には前記第２アーム対を接続し、前記第１アーム対の中点端子と前記第２アーム対の中点端子との間には前記第３アーム対を接続するとともに、前記直流電源の電位が２番目に高い第２直流端子と前記直流電源の電位が４番目に高い第４直流端子との間には前記第４アーム対を接続し、
かつ、前記第４アーム対の中点端子と前記第３アーム対の中点端子との間には前記交流スイッチを接続し、前記第３アーム対の中点端子を出力端子とすることを特徴とする。

上記請求項３の発明においては、前記交流スイッチとして、半導体デバイスからなるアームを逆直列に組み合わせる代わりに、逆耐圧のある半導体デバイスを逆並列接続したものに置き換えることができ（請求項４の発明）、これら請求項１〜４のいずれかの発明においては、前記第１〜第３アーム対を構成するアームには、その動作中において、４分割された直流電源電圧のうち２分割以下の電圧しか掛からないように各アームのオン・オフを選択して駆動することができる（請求項５の発明）。

この発明によれば、入力となる直流電源から交流出力の間で、電流が通過する半導体スイッチの数を最大３個にしたので、損失が低減する。結果的に装置の高効率化・低価格化・小型化が可能となる。

この発明の実施の形態を示す回路図図１の変形例を示す回路図この発明の別の実施の形態を示す回路図図３の変形例を示す回路図５レベルインバータの従来例を示すブロック図

図１はこの発明の実施の形態を示す回路図である。
各々が1Eの電圧を持つ直流単電源ｂ1〜ｂ4が直列に接続された直流組電源BA1の正極と中間（ゼロ電位）端子との間には、半導体スイッチQ1，Q2からなるアーム対QA1の外側端子が接続され、BA1の中間端子と負極との間には、Q3，Q4からなるアーム対QA2の外側端子が接続されている。

また、アーム対QA1とQA2の中点端子間には、半導体スイッチQ5，Q6からなるアーム対QA3の外側端子が接続され、そのQA3の中点端子が交流出力端子Uとなっている。さらに、直流単電源ｂ1とｂ2の接続点とQA1の中点端子との間には、半導体スイッチQ11，Q12からなる交流スイッチSW1が接続され、直流単電源ｂ3とｂ4の接続点とQA2の中点端子との間には、半導体スイッチQ13，Q14からなる交流スイッチSW2が接続されている。

上記のような構成において、半導体スイッチQ1，Q5をオンさせ、Q2，Q6および交流スイッチSW1をオフさせると、交流出力端子Uには＋2Eの電圧が出力され、このとき電流が通過する半導体スイッチはQ1，Q5の２つとなる。ここで、さらにQ4およびSW2もオフしておけば、QA1〜QA3の中でオフしている半導体スイッチにかかる電圧は最大2Eでクランプされ、同様に交流スイッチSW1とSW2の中でオフしている半導体スイッチにかかる電圧は1Eにクランプされる。

交流スイッチSW1およびQ5をオンさせ、Q1，Q2およびQ6をオフさせると、交流出力端子Uには＋1Eの電圧が出力され、このとき電流が通過する半導体スイッチはQ11，Q12およびQ5の３個となる。ここで、さらにQ4もオフしておけば、QA1〜QA3の中でオフしている半導体スイッチにかかる電圧は最大2Eでクランプされ、同様に交流スイッチSW2の中でオフしている半導体スイッチにかかる電圧は1Eにクランプされる。

Q2，Q5またはQ3，Q6をオンさせ、Q1，Q4およびSW1，SW2をオフさせると、交流出力端子Uにはゼロ電圧が出力され、このとき電流が通過する半導体スイッチはQ2，Q5またはQ3，Q6の２個となる。ここで、QA1〜QA3の中でオフしている半導体スイッチにかかる電圧は最大2Eでクランプされ、同様に交流スイッチSW1とSW2の中でオフしている半導体スイッチにかかる電圧は1Eにクランプされる。なお、交流出力点Uに−1Eおよび−2Eの出力を出す動作については回路の対称性から、上記＋1E，＋2Eの場合と同様なので、説明は省略する。

図２に図１の変形例を示す。図１との相違点は交流スイッチSW1，SW2を構成する半導体スイッチQ11とQ12，Q13とQ14の各逆直列接続回路を、それぞれ逆阻止形IGBTのQ21とQ22，Q23とQ24の各逆並列回路に置き換えた点にある。逆阻止形IGBTに変更したことで、スイッチSW1，SW2としての機能・作用については特に相違はなく、図１と全く同様の動作が行なわれる。

ただし、スイッチSW1，SW2に電流が通過する場合に、図１の回路ではQ11，Q12またはQ13，Q14の２個を通過するのに対し、図２ではQ21またはQ22、Q23またはQ24のいずれか１つしか通過しない。その結果、電流が通過する半導体スイッチ（逆阻止IGBTを含む）が最大３個から２個となるため、さらなる高効率化が可能となる。

図３はこの発明の別の実施の形態を示す回路図である。
各々が1Eの電圧を持つ直流単電源b1〜b4が直列に接続された直流組電源BA1の正極と中間端子との間には、半導体スイッチQ1，Q2からなるアーム対QA1の外側端子が接続され、BA1の中間端子と負極との間には、Q3，Q4からなるアーム対QA2の外側端子が接続されている。

また、アーム対QA1とQA2の中間端子間には、半導体スイッチQ5，Q6からなるアーム対QA3の外側端子が接続され、そのQA3の中点端子が交流出力端子Uとなっている。さらに、直流単電源ｂ1とｂ2の接続点およびb3とb4の接続点との間には、半導体スイッチQ7，Q8からなるアーム対QA4の外側端子が接続され、このQA4とQA3の中点端子間には、半導体スイッチQ15，Q16からなる交流スイッチSW3が接続されている。

上記のような構成において、半導体スイッチQ1，Q5をオンさせ、Q2，Q6および交流スイッチSW3をオフさせると、交流出力端子Uには＋2Eの電圧が出力され、このとき電流が通過する半導体スイッチはQ1，Q5の２つとなる。ここで、さらにQ4およびQ8もオフしておけば、QA1〜QA4の中でオフしている半導体スイッチにかかる電圧は最大2Eでクランプされ、同様に交流スイッチSW3の中でオフしている半導体スイッチにかかる電圧も1Eにクランプされる。

交流スイッチSW3およびQ7をオンさせ、Q8，Q6，Q5およびQ2をオフさせると、交流出力端子Uには＋1Eの電圧が出力され、このとき電流が通過する半導体スイッチはQ7，Q15およびQ16の３個となる。ここで、さらにQ4もオフしておけば、QA1〜QA4の中でオフしている半導体スイッチにかかる電圧は最大2Eでクランプされる。
Q2，Q5またはQ3，Q6をオンさせQ1，Q4およびQ7，Q8をオフさせると、交流出力端子Uにはゼロ電圧が出力され、このとき電流が通過する半導体スイッチはQ2，Q5またはQ3，Q6の２個となる。ここで、QA1〜QA4の中でオフしている半導体スイッチにかかる電圧は最大2Eでクランプされる。
なお、交流出力点Uに−1Eおよび−2Eの出力を出す動作については回路の対称性から、上記＋1E，＋2Eの場合と同様なので、説明は省略する。

図４に図３の変形例を示す。図３との相違点は交流スイッチSW3を構成する半導体スイッチQ15とQ16の逆直列接続回路を、逆阻止形IGBTのQ25とQ26の逆並列回路に置き換えた点にある。逆阻止形IGBTに変更したことで、スイッチSW3としての機能・作用については特に相違はなく、図３と全く同様の動作が行なわれる。

ただし、スイッチSW3に電流が通過する場合に、図３の回路では半導体スイッチQ15，Q16の２個を通過するのに対し、図４ではQ25またはQ26のいずれか１つしか通過しない。その結果、電流が通過する半導体スイッチ（逆阻止IGBTを含む）が最大３個から２個となるため、さらなる高効率化が可能となる。

上記図１〜図４の回路において、例えば直流単電源b1〜b4の各々を400Vとし、直流組電源BA1の電圧を1600Vとした場合、半導体スイッチQ1〜Q8には全て標準耐圧1200VのIGBTが適用可能であり、半導体スイッチQ11〜Q16または逆阻止IGBT Q21〜Q26には、標準耐圧600VのIGBTまたは逆阻止IGBTの適用が可能となる。このとき、交流出力点Uの出力電圧は、相電圧で約AC560Vが出力可能であり、さらに上記５レベルインバータを３相として組み合わせ、３調波重畳の台形波変調方式を適用すれば、AC1000V以上の電圧出力が可能となる。

b1〜b4…直流単電源
BA1…直流組電源
Q1〜Q8、Q11〜Q16…半導体スイッチ素子
QA1〜QA4…アーム対
Q21〜Q26…逆阻止IGBT
SW1〜SW3…交流スイッチ

Claims

４つに分割された５つの端子を備え、ゼロを含む互いに異なる５つの電圧レベルを持つ入力直流電源から、任意の電圧レベルを選択して出力可能な５レベルインバータにおいて、
半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２および第３のアーム対と、半導体デバイスからなるアームを逆直列に組み合わせて構成される第１および第２の交流スイッチとを備え、
前記直流電源の電位が最も高い第１直流端子と中間電位となる第３直流端子との間には前記第１アーム対を接続し、前記第３直流端子と電位が最も低い第５直流端子との間には前記第２アーム対を接続し、前記第１アーム対の中点端子と前記第２アーム対の中点端子との間には前記第３アーム対を接続し、
かつ、前記直流電源の電位が２番目に高い第２直流端子と前記第１アーム対の中点端子との間には前記第１の交流スイッチを接続し、同様に前記直流電源の電位が４番目に高い第４直流端子と前記第２アーム対の中点端子との間には前記第２の交流スイッチを接続し、前記第３アーム対の中点端子を出力端子とすることを特徴とする５レベルインバータ。
前記第１，第２の交流スイッチとして、半導体デバイスからなるアームを逆直列に組み合わせる代わりに、逆耐圧のある半導体デバイスを逆並列接続したものに置き換えることを特徴とする請求項１に記載の５レベルインバータ。
４つに分割された５つの端子を備え、ゼロを含む互いに異なる５つの電圧レベルを持つ入力直流電源から、任意の電圧レベルを選択して出力可能な５レベルインバータにおいて、
半導体デバイスからなるアームを２つ直列に組み合わせて構成される第１，第２，第３および第４のアーム対と、半導体デバイスからなるアームを逆直列に組み合わせて構成される交流スイッチとを備え、
前記直流電源の電位が最も高い第１直流端子と中間電位となる第３直流端子との間には前記第１アーム対を接続し、前記第３直流端子と電位が最も低い第５直流端子との間には前記第２アーム対を接続し、前記第１アーム対の中点端子と前記第２アーム対の中点端子との間には前記第３アーム対を接続するとともに、前記直流電源の電位が２番目に高い第２直流端子と前記直流電源の電位が４番目に高い第４直流端子との間には前記第４アーム対を接続し、
かつ、前記第４アーム対の中点端子と前記第３アーム対の中点端子との間には前記交流スイッチを接続し、前記第３アーム対の中点端子を出力端子とすることを特徴とする５レベルインバータ。
前記交流スイッチとして、半導体デバイスからなるアームを逆直列に組み合わせる代わりに、逆耐圧のある半導体デバイスを逆並列接続したものに置き換えることを特徴とする請求項３に記載の５レベルインバータ。
前記第１〜第３アーム対を構成するアームには、その動作中において、４分割された直流電源電圧のうち２分割以下の電圧しか掛からないように各アームのオン・オフを選択して駆動することを特徴とする請求項１〜４のいずれか１つに記載の５レベルインバータ。