CN114270509A - 电力用半导体模块以及电力变换装置 - Google Patents

电力用半导体模块以及电力变换装置 Download PDF

Info

Publication number
CN114270509A
CN114270509A CN201980099549.1A CN201980099549A CN114270509A CN 114270509 A CN114270509 A CN 114270509A CN 201980099549 A CN201980099549 A CN 201980099549A CN 114270509 A CN114270509 A CN 114270509A
Authority
CN
China
Prior art keywords
switching element
control pattern
power semiconductor
semiconductor module
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980099549.1A
Other languages
English (en)
Inventor
中岛纯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114270509A publication Critical patent/CN114270509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

电力用半导体模块(100)具备：半导体开关元件(1)；栅极控制图案(6)，连接半导体开关元件的栅电极；源极控制图案(7)，连接半导体开关元件(1)的源电极；电容器(17)，用于形成低通滤波器；电容器配置用图案(18)，连接电容器(17)的一端；以及导线(19)。电容器(17)的另一端与源极控制图案(7)连接。导线(19)将电容器配置用图案(18)和栅极控制图案(6)电连接。

Description

电力用半导体模块以及电力变换装置
技术领域
本发明涉及电力用半导体模块以及电力变换装置。
背景技术
在逆变器、转换器等电力变换装置中使用的电力用半导体模块中，在半导体开关元件的开关动作时，由于元件的寄生电容与元件之间的寄生电感，存在发生栅极振荡、噪声的可能性。
已知针对栅极振荡，通过在半导体开关元件的栅极-源极之间配置电容器而形成低通滤波器(以下还简称为“滤波器”)，能够抑制栅极振荡(例如参照专利文献1、2)。
现有技术文献
专利文献
专利文献1：日本特开2000-243905号公报
专利文献2：日本特开2003-125574号公报
发明内容
通过形成如上所述的滤波器能够抑制栅极振荡，但另一方面，形成滤波器的元件(上述电容器)与半导体开关元件的输入电容并联地配置，所以半导体开关元件的输入电容增加。因此，存在在半导体开关元件的开关动作时输入电容的充放电时间变长而开关速度变慢这样的违背事项。
因此，考虑根据品种而变更所形成的滤波器的性能、或者不形成滤波器而进行将开关速度优先的设计。然而，在根据滤波器的性能、是否需要形成滤波器来使制造工序对每个模块不同时，工序变得繁杂而制造成本增加。
本发明是为了解决上述问题而完成的，其目的在于提供一种能够容易地调整为了抑制栅极振荡而设置的滤波器且也能够容易地切换是否需要形成滤波器的电力用半导体模块以及具备该电力用半导体模块的电力变换装置。
本公开的电力用半导体模块具备：第1半导体开关元件；栅极控制图案，连接第1半导体开关元件的栅电极；源极控制图案，连接第1半导体开关元件的源电极；滤波器形成用元件，用于形成低通滤波器；第1滤波器配置用图案，连接滤波器形成用元件的一端；以及第1导线。滤波器形成用元件的另一端与栅极控制图案以及源极控制图案的一方连接。第1导线将第1滤波器配置用图案、和栅极控制图案以及源极控制图案的另一方电连接。
根据该电力用半导体模块以及具备该电力用半导体模块的电力变换装置，通过由滤波器形成用元件形成低通滤波器，能够抑制在第1半导体开关元件中产生的栅极振荡。而且，根据该电力用半导体模块，仅通过调整第1导线的长度和/或粗细，就能够容易地调整所形成的滤波器。另外，在不形成滤波器而将开关速度优先的情况下，只要不进行第1导线的键合就能够将滤波器从电路断开。
附图说明
图1是概略地示出依照实施方式1的电力用半导体模块的结构的俯视图。
图2是示意地示出电力用半导体模块的剖面的一部分的剖面图。
图3是示意地示出半导体元件的构造的俯视图。
图4是示出图1所示的电力用半导体模块的电气结构的等价电路图。
图5是概略地示出依照实施方式1的变形例1的电力用半导体模块的结构的俯视图。
图6是示出图5所示的电力用半导体模块的电气结构的等价电路图。
图7是概略地示出依照实施方式1的变形例2的电力用半导体模块的结构的俯视图。
图8是示出图7所示的电力用半导体模块的电气结构的等价电路图。
图9是概略地示出依照实施方式1的变形例3的电力用半导体模块的结构的俯视图。
图10是示出图9所示的电力用半导体模块的电气结构的等价电路图。
图11是示出NTC热敏电阻的电阻值的温度依赖性的图。
图12是概略地示出依照实施方式2的电力用半导体模块的结构的俯视图。
图13是示出图12所示的电力用半导体模块的电气结构的等价电路图。
图14是概略地示出依照实施方式2的变形例1的电力用半导体模块的结构的俯视图。
图15是概略地示出依照实施方式2的变形例2的电力用半导体模块的结构的俯视图。
图16是示出图15所示的电力用半导体模块的电气结构的等价电路图。
图17是概略地示出依照实施方式2的变形例3的电力用半导体模块的结构的俯视图。
图18是概略地示出依照实施方式2的变形例4的电力用半导体模块的结构的俯视图。
图19是示出图18所示的电力用半导体模块的电气结构的等价电路图。
图20是示出PTC热敏电阻的电阻值的温度依赖性的图。
图21是示出比较例中的电力用半导体装置的电气结构的电路图。
图22是示出依照实施方式3的电力用半导体装置的电气结构的电路图。
图23是示出图22所示的包括热敏电阻以及电容器的RC电路的时间常数的温度依赖性的图。
图24是示出相对栅极-源极间电压的变化的电容器的端子间电压的变化的波形图。
图25是示出依照实施方式3的变形例的电力用半导体装置的电气结构的电路图。
图26是示出相对栅极-源极间电压的变化的热敏电阻的端子间电压的变化的波形图。
图27是示出依照实施方式4的电力用半导体模块的电气结构的等价电路图。
图28是示出栅极电压以及滤波器构成用开关元件的动作波形的一个例子的图。
图29是概略地示出依照实施方式4的电力用半导体模块的结构的俯视图。
图30是示出应用了依照实施方式5的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
1、1A、1B：半导体开关元件；2、2A、2B：二极管；3、3A、3B：栅极电阻；4、70：漏极图案；5：源极图案；6、76：栅极控制图案；7：源极控制图案；8、8A、8B：源极导线；9、9A、9B：栅极导线；10、10A、10B：源极控制导线；11：绝缘基板；12：基体板；13：漏极端子；14：源极端子；15：栅极端子；16：源极控制端子；17：电容器；18、31：电容器配置用图案；19、19A、19B、78、80：导线；20：热敏电阻；23、25：焊料；24：背面图案；26：绝缘膜；27、74：源极焊盘；28、72：栅极焊盘；32、33、36、38：配置用图案；34：检测用端子；35：热敏电阻检测用端子；40：驱动电路；42、50：温度检测电路；44：电压源；46：电阻元件；48：电阻值检测电路；60：滤波器构成用开关元件；62：外部端子；100、100A～100I、100Z：电力用半导体模块；110、110A、500：电力用半导体装置；电力变换装置200；主变换电路201；控制电路202；负载300；电源400。
具体实施方式
以下，参照附图，详细说明本公开的实施方式。以下说明多个实施方式，但从申请最初已经预定适宜地组合在各实施方式中说明的结构。此外，在图中对同一或者相当部分附加同一符号而不反复其说明。
实施方式1.
使用图1至图4，说明依照实施方式1的电力用半导体模块的结构。图1是概略地示出依照实施方式1的电力用半导体模块的结构的俯视图。图2是示意地示出图1所示的电力用半导体模块的剖面的一部分的剖面图，图3是示意地示出图1所示的半导体元件的构造的俯视图。图4是示出图1所示的电力用半导体模块的电气结构的等价电路图。
参照图1至图3，该电力用半导体模块100具备半导体元件D、漏极图案4、源极图案5、栅极控制图案6、源极控制图案7、源极导线8、栅极导线9、源极控制导线10、绝缘基板11、以及基体板12。
基体板12是将模块内的热向外部散热的金属制的散热体。绝缘基板11是陶瓷制的，设置于基体板12上。此外，绝缘基板11无需一定是陶瓷，也可以包括具有树脂绝缘层的金属基板。
如图2所示，在绝缘基板11的背面(图的下方)，用钎焊等来接合背面图案24，通过焊料23对基体板12的上表面接合有绝缘基板11。在绝缘基板11的表面(图的上方)，用钎焊等来接合各种布线图案(漏极图案4、源极图案5、栅极控制图案6、以及源极控制图案7)。而且，在漏极图案4上，通过焊料25接合有半导体元件D。此外，也可以代替焊料23、25而使用其他接合材料。
也参照图4，半导体元件D构成为包括半导体开关元件1、二极管2、以及栅极电阻3。半导体开关元件1是MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。二极管2与半导体开关元件1逆并联地电连接。二极管2是形成于半导体开关元件1的内部的体二极管(有时还称为寄生二极管或者内部二极管)。栅极电阻3与半导体开关元件1的栅电极连接。栅极电阻3也是形成于半导体开关元件1的内部的内部栅极电阻。
如上所述，在该例子中，半导体开关元件1、二极管2、以及栅极电阻3一体地形成为半导体元件D，但二极管2也可以是对半导体开关元件1外装的二极管，栅极电阻3也可以是外装的栅极电阻。另外，在上述中，设半导体开关元件1为MOSFET，但也可以是IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等双极性晶体管，在该情况下，半导体开关元件1、二极管2、以及栅极电阻3由不同芯片构成。
半导体元件D包括宽能带隙半导体。宽能带隙半导体例如是碳化硅(SiC)、氮化镓(GaN)、或者金刚石(C)。宽能带隙半导体相比于以往的硅半导体，耐电压性更优良，通过半导体元件D包括宽能带隙半导体，能够与以往的硅系的半导体元件相比以一半以下的厚度控制相等的电压。其结果，能够减小构成半导体元件D的芯片。另外，相比于以往的硅系的半导体元件，与厚度变薄相应地电阻变小，所以能够降低损失。
半导体元件D在漏极焊盘(未图示)中通过焊料25接合到漏极图案4(图2)。对半导体元件D的源极焊盘27(图3)连接源极导线8的一端，源极导线8的另一端与源极图案5连接。对源极焊盘27还连接源极控制导线10的一端，源极控制导线10的另一端与源极控制图案7连接。对半导体元件D的栅极焊盘28(图3)连接栅极导线9的一端，栅极导线9的另一端与栅极控制图案6连接。
漏极图案4以及源极图案5分别与漏极端子13以及源极端子14(图4)连接，栅极控制图案6以及源极控制图案7分别与栅极端子15以及源极控制端子16(图4)连接。漏极端子13、源极端子14、栅极端子15、以及源极控制端子16向电力用半导体模块100的外部露出(在图1中未图示)。
而且，依照该实施方式1的电力用半导体模块100还具备电容器17、电容器配置用图案18、以及导线19。以下说明设置电容器17、电容器配置用图案18、以及导线19的理由。
在具有如上述的结构的电力用半导体模块中，在半导体开关元件的开关动作时，有时在半导体开关元件的栅极电压中发生未意图的振荡或者噪声。
例如，在使用L负载(电感)进行的双脉冲开关中，在断开时，有时在半导体开关元件的栅极-源极间电压中观察到振幅大的振动。这是由于半导体开关元件的寄生电容和与半导体开关元件连接的布线的寄生电感引起的，被称为栅极振荡。栅极振荡对半导体开关元件的氧化膜造成损害，除了成为元件的劣化、破坏等的原因以外，还成为向模块外部的放射噪声、向外部电路的传输噪声等的原因。此外，这样的现象在将半导体开关元件并联连接多个的情况下也发生。
作为抑制栅极振荡的方法，已知使栅极电阻增加、或者在栅极-源极之间配置电容器、或者在栅极布线中设置铁氧体芯的方法。本公开着眼于它们中的在栅极-源极之间配置电容器的方法。
在栅极-源极之间配置电容器的情况下，通过用电容器部分形成低通滤波器，栅极振荡被抑制。另一方面，在设置这样的电容器时，半导体开关元件的输入电容看上去增加，半导体开关元件的开关速度变慢。因此，还设想到根据品种不形成滤波器而希望进行将开关速度优先的设计的情况。
另外，形成的滤波器并非仅由电容器的电容决定性能，而是根据周边的寄生电感、半导体开关元件的特性，滤波器的效果也不同。因此，在形成滤波器时，需要留意周边的图案的电感等来设计。然而，在根据滤波器的性能、是否需要形成滤波器来使制造工序对每个模块不同时，工序变得繁杂而制造成本增加。
因此，依照本实施方式1的电力用半导体模块100具备电容器17、电容器配置用图案18、以及导线19，由此能够容易地调整使用电容器17形成的滤波器，也能够容易地切换是否需要形成滤波器。
具体而言，电容器配置用图案18与栅极控制图案6以及源极控制图案7这双方接近地配置。在该例子中，如图1所示，栅极控制图案6以及源极控制图案7在漏极图案4的侧方(图1的纸面上方)并列设置。栅极控制图案6的长度比源极控制图案7的长度短，在由此空出的空间中配置有电容器配置用图案18。
而且，通过焊料等将电容器17的一端与电容器配置用图案18接合，电容器17的另一端与源极控制图案7接合。电容器配置用图案18和栅极控制图案6通过导线19连接。
通过这样的结构，在半导体开关元件1的栅极-源极之间配置电容器17，并且通过各图案以及导线19的电感和电容器17的电容，形成LC滤波器(低通滤波器)。而且，通过适宜设计导线19的长度和/或粗细，能够使布线电感变化来调整LC滤波器的性能。即，仅通过变更(调整)导线19的长度和/或粗细，能够容易地调整使用电容器17形成的滤波器的性能。
另外，在为了将半导体开关元件1的开关速度优先而不需要滤波器的情况下，不进行导线19的键合即可。由此，能够将滤波器(电容器17)从电路容易地断开。
此外，在上述中，也可以代替电容器17或者与电容器17一起，使用由与各图案以及导线19的电感形成滤波器的无源元件或有源元件或者它们的组合构成的电路。例如，也可以代替电容器17，使用具有电容分量的二极管、能够通过来自外部的控制来变更电容以及电阻的MOSFET等。
实施方式1的变形例1.
在上述实施方式1中，电容器配置用图案18设置于并列设置的栅极控制图案6以及源极控制图案7中的栅极控制图案6侧，通过导线19连接电容器配置用图案18和栅极控制图案6，但电容器配置用图案也可以设置于源极控制图案7侧。
图5是概略地示出依照实施方式1的变形例1的电力用半导体模块的结构的俯视图。图6是示出图5所示的电力用半导体模块的电气结构的等价电路图。
参照图5以及图6，该电力用半导体模块100A在图1所示的依照实施方式1的电力用半导体模块100的结构中，代替电容器配置用图案18而具备电容器配置用图案31。
电容器配置用图案31也与栅极控制图案6以及源极控制图案7这双方接近地配置。在该例子中，源极控制图案7的长度比栅极控制图案6的长度短，在由此空出的空间中配置有电容器配置用图案31。
而且，通过焊料等，电容器17的一端与电容器配置用图案31接合，电容器17的另一端与栅极控制图案6接合。电容器配置用图案31和源极控制图案7通过导线19连接。
通过这样的结构，也与上述实施方式1同样地，仅通过变更(调整)导线19的长度和/或粗细，能够容易地调整使用电容器17形成的滤波器的性能。另外，在为了将开关速度优先而不需要滤波器的情况下，通过不进行导线19的键合，能够将滤波器(电容器17)从电路容易地断开。
实施方式1的变形例2.
电容器配置用图案也可以设置于栅极控制图案6侧和源极控制图案7侧这双方。
图7是概略地示出依照实施方式1的变形例2的电力用半导体模块的结构的俯视图。图8是示出图7所示的电力用半导体模块的电气结构的等价电路图。
参照图7以及图8，该电力用半导体模块100B在图1所示的依照实施方式1的电力用半导体模块100的结构中，还具备电容器配置用图案31，代替导线19而具备导线19A、19B。
关于电容器配置用图案31，如上述变形例1以及图5中的说明。而且，通过焊料等，电容器17的一端与电容器配置用图案18接合，电容器17的另一端与电容器配置用图案31接合。另外，电容器配置用图案18和栅极控制图案6通过导线19A连接，电容器配置用图案31和源极控制图案7通过导线19B连接。
通过这样的结构，也与上述实施方式1及其变形例1同样地，仅通过变更(调整)导线19A、19B的长度和/或粗细，就能够容易地调整使用电容器17形成的滤波器的性能。另外，在为了将开关速度优先而不需要滤波器的情况下，通过不进行导线19A、19B的至少一方的键合，能够将滤波器(电容器17)从电路容易地断开。
进而，根据该变形例2，使用2根导线19A、19B，所以关于使用电容器17形成的滤波器，能够扩大电感的调整幅度(增加方向)。
实施方式1的变形例3.
具备电容器17、电容器配置用图案18(31)、以及导线19(19A、19B)的上述各结构适合于具备并行动作的多个半导体元件的电力用半导体模块。即，为了实现以大电流进行开关动作的电力用半导体模块，在模块内搭载多个半导体元件而进行并行动作。然而，在该情况下，在相邻的半导体元件之间，栅极控制图案等成为放大路径而栅极电压的高频部分相互放大，可能发生栅极振荡。
因此，在该变形例3中，在具备并行动作的多个半导体元件的电力用半导体模块中，设置图1所示的电容器17、电容器配置用图案18、以及导线19。
图9是概略地示出依照实施方式1的变形例3的电力用半导体模块的结构的俯视图。图10是示出图9所示的电力用半导体模块的电气结构的等价电路图。
参照图9以及图10，该电力用半导体模块100C在图1所示的电力用半导体模块100的结构中，代替半导体元件D，具备多个半导体元件DA、DB。半导体元件DB与半导体元件DA并联地连接。此外，在该例子中，电力用半导体模块100C具备2个半导体元件DA、DB，但半导体元件的并联数也可以是3以上。
半导体元件DA构成为包括半导体开关元件1A、二极管2A、以及栅极电阻3A。半导体元件DB构成为包括半导体开关元件1B、二极管2B、以及栅极电阻3B。半导体元件DA、DB各自的结构与上述半导体元件D相同。
对半导体元件DA的源极焊盘，连接源极导线8A的一端，源极导线8A的另一端与源极图案5连接。对半导体元件DA的源极焊盘，还连接源极控制导线10A的一端，源极控制导线10A的另一端与源极控制图案7连接。对半导体元件DA的栅极焊盘，连接栅极导线9A的一端，栅极导线9A的另一端与栅极控制图案6连接。
对半导体元件DB的源极焊盘，连接源极导线8B的一端，源极导线8B的另一端与源极图案5连接。对半导体元件DB的源极焊盘，还连接源极控制导线10B的一端，源极控制导线10B的另一端与源极控制图案7连接。对半导体元件DB的栅极焊盘，连接栅极导线9B的一端，栅极导线9B的另一端与栅极控制图案6连接。通过这样的结构，半导体元件DA、DB进行并行动作。
关于电容器17、电容器配置用图案18、以及导线19的结构，与图1所示的电力用半导体模块100相同。
根据该变形例3，在具备并行动作的多个半导体装置的电力用半导体模块100C中，通过利用电容器17形成滤波器，能够有效地抑制在半导体元件DA、DB中产生的栅极振荡。
而且，仅通过变更(调整)导线19的长度和/或粗细，能够容易地调整使用电容器17形成的滤波器的性能。另外，在为了将开关速度优先而不需要滤波器的情况下，通过不进行导线19的至少一方的键合，能够将滤波器(电容器17)从电路容易地断开。
此外，上述中说明了在依照实施方式1的电力用半导体模块100的结构中代替半导体元件D而具备半导体元件DA、DB的例子，但在依照变形例1的电力用半导体模块100A、或者依照变形例2的电力用半导体模块100B的结构中，也可以代替半导体元件D而具备半导体元件DA、DB。
实施方式2.
在电力用半导体模块中，监视模块内的温度也重要。特别，在以大电流动作的电力用半导体模块中，存在在半导体元件和/或周边部件中超过容许温度的可能性，在超过容许温度时，存在导致元件和/或部件的劣化、故障的可能性。
关于模块内的温度监视，有时事先掌握电力用半导体模块的热阻并根据投入的电力和模块的基础温度推测模块内的温度。然而，由于基体板的翘曲程度、冷却器与模块之间的油脂厚度的偏差等，在推测温度中产生误差，并且在事先掌握的热阻的值与实际的模块不同的情况下，也在推测温度中产生误差。
为了提高推测温度的精度，能够在电力用半导体模块的内部安装热敏电阻来检测温度。通过用检测电路检测根据温度而变化的热敏电阻的电阻值，能够检测模块内的温度。
在此，经验上已知在实施方式1中说明的栅极振荡存在在半导体元件高温时易于发生的倾向。因此，在该实施方式2中，在电力用半导体模块内，设置NTC(NegativeTemperature Coefficient，负温度系数)热敏电阻。NTC热敏电阻与为了抑制栅极振荡而设置的电容器17串联地连接。
如图11所示，NTC热敏电阻在低温时的电阻值大，高温时的电阻值小。因此，通过与电容器17串联地连接NTC热敏电阻，能够在低温时抑制电容器17的功能，并且在高温时使电容器17发挥功能来抑制栅极振荡。
此外，电力用半导体模块内的温度还影响到半导体元件的开关速度。在MOSFET中，在成为高温时由于栅极阈值电压Vth降低而接通速度变快，由此有时电流波形有振动。另外，半导体模块的行迹根据温度而出现变化是不优选的，半导体元件的开关速度最好不要根据温度而变化。因此，通过成为如上所述将NTC热敏电阻与电容器17串联地连接的结构，在高温时使电容器17发挥功能而还能够抑制开关速度的上升。
图12是概略地示出依照实施方式2的电力用半导体模块的结构的俯视图。图13是示出图12所示的电力用半导体模块的电气结构的等价电路图。
参照图12以及图13，该电力用半导体模块100D具备半导体元件D、漏极图案4、源极图案5、栅极控制图案6、源极控制图案7、源极导线8、栅极导线9、源极控制导线10、绝缘基板11、以及基体板12。另外，电力用半导体模块100D还具备电容器17、热敏电阻20、以及用于配置电容器17及热敏电阻20的配置用图案32。
热敏电阻20是NTC热敏电阻。配置用图案32与栅极控制图案6以及源极控制图案7这双方接近地配置。在该例子中，源极控制图案7的长度比栅极控制图案6的长度短，在由此空出的空间中配置有配置用图案32。
而且，通过焊料等，电容器17以及热敏电阻20的一端与配置用图案32接合，热敏电阻20的另一端与栅极控制图案6接合，电容器17的另一端与源极控制图案7接合。
此外，电容器17、热敏电阻20、以及配置用图案32以外的其他结构如在实施方式1中的说明。
通过如上述的结构，在半导体开关元件1的栅极-源极之间串联地配置电容器17以及热敏电阻20。由此，能够通过在低温时抑制电容器17的功能并且在高温时使电容器17发挥功能地形成的LC滤波器，有效地抑制栅极振荡。
另外，通过在高温时电容器17发挥功能，半导体开关元件1的输入电容增加。由此，能够抑制在高温时开关速度上升，能够抑制电力用半导体模块100D的行迹根据温度而变化。
此外，在上述中也可以代替电容器17或者与电容器17一起，使用由形成滤波器的无源元件或有源元件或者它们的组合构成的电路。
实施方式2的变形例1.
在上述实施方式2中，配置用图案32设置于并列设置的栅极控制图案6以及源极控制图案7中的源极控制图案7侧，但配置用图案也可以设置于栅极控制图案6侧。
图14是概略地示出依照实施方式2的变形例1的电力用半导体模块的结构的俯视图。
参照图14，该电力用半导体模块100E在图12所示的电力用半导体模块100D的结构中代替配置用图案32而具备配置用图案33。
配置用图案33也与栅极控制图案6以及源极控制图案7这双方接近地配置。而且，在该例子中，栅极控制图案6的长度比源极控制图案7的长度短，在由此空出的空间中配置有配置用图案33。
而且，通过焊料等，电容器17以及热敏电阻20的一端与配置用图案33接合，热敏电阻20的另一端与栅极控制图案6接合，电容器17的另一端与源极控制图案7接合。表示该电力用半导体模块100E的电气结构的等价电路与图13所示的依照实施方式2的电力用半导体模块100D的电路相同。
通过这样的结构，也与上述实施方式2同样地，能够在低温时抑制电容器17的功能并且在高温时使电容器17发挥功能而有效地抑制栅极振荡。另外，能够抑制在高温时半导体开关元件1的开关速度上升，能够抑制电力用半导体模块100E的行迹根据温度而变化。
实施方式2的变形例2.
在与电容器17一起设置热敏电阻20的实施方式2中，也可以还具备能够容易地调整使用电容器17形成的滤波器的性能并且能够从电路容易地断开滤波器(电容器17)的导线。
图15是概略地示出依照实施方式2的变形例2的电力用半导体模块的结构的俯视图。图16是示出图15所示的电力用半导体模块的电气结构的等价电路图。
参照图15以及图16，该电力用半导体模块100F在图12所示的依照实施方式2的电力用半导体模块100D的结构中还具备配置用图案33、36和导线19A、19B。
配置用图案36配置于配置用图案32与源极控制图案7之间。配置用图案33如在上述变形例1以及图14中的说明。而且，电容器17以及热敏电阻20的一端与配置用图案32接合，热敏电阻20的另一端与配置用图案33接合，电容器17的另一端与配置用图案36接合。进而，配置用图案33和栅极控制图案6通过导线19A连接，配置用图案36和源极控制图案7通过导线19B连接。
根据该变形例2，除了在上述实施方式2中说明的效果以外，仅通过变更(调整)导线19A、19B的长度和/或粗细，就能够容易地调整使用电容器17形成的滤波器的性能。另外，在为了将开关速度优先而不需要滤波器的情况下，通过不进行导线19A、19B的至少一方的键合，能够将滤波器(电容器17)从电路容易地断开。进而，使用2根导线19A、19B，所以关于使用电容器17形成的滤波器，能够扩大电感的调整幅度(增加方向)。
此外，在上述中设置有2根导线19A、19B，但也可以成为仅具备导线19A、19B中的任意一个的结构。即，也可以不具备配置用图案36以及导线19B，而将电容器17的另一端接合到源极控制图案7。或者，也可以不具备配置用图案33以及导线19A，而将热敏电阻20的另一端接合到栅极控制图案6。
实施方式2的变形例3.
在上述变形例2中，追加的配置用图案36配置于配置用图案32与源极控制图案7之间，但也可以在配置用图案33与栅极控制图案6之间设置追加的配置用图案。
图17是概略地示出依照实施方式2的变形例3的电力用半导体模块的结构的俯视图。
参照图17，该电力用半导体模块100G在图15所示的依照变形例2的电力用半导体模块100F的结构中代替配置用图案36而具备配置用图案38。
配置用图案38配置于配置用图案33与栅极控制图案6之间。而且，电容器17以及热敏电阻20的一端与配置用图案33接合，热敏电阻20的另一端与配置用图案38接合，电容器17的另一端与配置用图案32接合。进而，配置用图案38和栅极控制图案6通过导线19A连接，配置用图案32和源极控制图案7通过导线19B连接。
此外，示出该电力用半导体模块100G的电气结构的等价电路与图16所示的依照实施方式2的变形例2的电力用半导体模块100F的电路相同。
通过该变形例3，也能够得到与上述变形例2同样的效果。
此外，在上述中也设置有2根导线19A、19B，但也可以成为仅具备导线19A、19B中的任意一个的结构。即，也可以不具备配置用图案32以及导线19B，而将电容器17的另一端接合到源极控制图案7。或者，也可以不具备配置用图案38以及导线19A，而将热敏电阻20的另一端接合到栅极控制图案6。
实施方式2的变形例4.
在该变形例4中，在具备并行动作的多个半导体元件的电力用半导体模块中，设置电容器17以及热敏电阻20。
图18是概略地示出依照实施方式2的变形例4的电力用半导体模块的结构的俯视图。图19是示出图18所示的电力用半导体模块的电气结构的等价电路图。
参照图18以及图19，该电力用半导体模块100H在图12所示的电力用半导体模块100D的结构中代替半导体元件D而具备多个半导体元件DA、DB。关于半导体元件DA、DB，如在图9中的说明。
根据该变形例4，在具备并行动作的多个半导体装置的电力用半导体模块100H中，也得到与实施方式2同样的效果。
此外，在上述中，说明了在依照实施方式2的电力用半导体模块100D的结构中代替半导体元件D而具备半导体元件DA、DB的例子，但也可以在依照变形例1的电力用半导体模块100E、依照变形例2的电力用半导体模块100F、或者依照变形例3的电力用半导体模块100G的结构中代替半导体元件D而具备半导体元件DA、DB。
此外，在上述实施方式2及其变形例1～4中，设为半导体元件D(或者半导体元件DA、DB)包括宽能带隙半导体(例如SiC-MOSFET)。而且，在经验上已知在宽能带隙半导体中在元件高温时易于发生栅极振荡，所以将在高温时电阻值变小的NTC热敏电阻用作热敏电阻20，以在高温时形成使用电容器17的滤波器。
另一方面，在由以往的硅半导体(例如Si-IGBT)构成半导体元件的情况下，在元件低温时有时发生栅极振荡。因此，与高温时相比在低温时栅极振荡更显著，在希望抑制在低温时发生的栅极振荡的情况下，也可以如图20所示，采用低温时的电阻值小且高温时的电阻值大的PTC(Positive Temperature Coefficient，正温度系数)热敏电阻作为热敏电阻20。
实施方式3.
在该实施方式3中示出，在设置有电容器17以及热敏电阻20的依照实施方式2及其各变形例的电力用半导体模块中检测热敏电阻20的温度的电路的结构。
图21是示出比较例中的电力用半导体装置的电气结构的电路图。该图21是关于检测热敏电阻20的温度的温度检测电路，作为比较例示出以往的温度检测电路的一个例子的图。
参照图21，该电力用半导体装置500具备电力用半导体模块100Z、驱动电路40、以及温度检测电路42。电力用半导体模块100Z包括半导体开关元件1、二极管2、栅极电阻3、电容器17、以及热敏电阻20。
电容器17电连接于半导体开关元件1的栅电极与源电极之间。驱动电路40与电力用半导体模块100Z的栅极端子15以及源极控制端子16连接。栅极端子15与电力用半导体模块100Z的栅极控制图案(未图示)电连接，源极控制端子16与电力用半导体模块100Z的源极控制图案(未图示)电连接。而且，驱动电路40生成用于驱动半导体开关元件1的栅极电压。
热敏电阻20的一端与半导体开关元件1的源电极连接，另一端与热敏电阻检测用端子35连接。而且，温度检测电路42与源极控制端子16以及热敏电阻检测用端子35连接。
温度检测电路42包括电压源44、电阻元件46、以及电阻值检测电路48。电压源44发生恒定的电压。电阻值检测电路48通过检测在电阻元件46中产生的电压，计算热敏电阻20的电阻值。具体而言，电阻元件46的电压根据热敏电阻20的电阻值而变化，所以通过预先取得电阻元件46的电压和热敏电阻20的电阻值的关系，能够从电阻值检测电路48的检测电压取得热敏电阻20的电阻值。而且，能够使用图11所示的关系，将热敏电阻20的电阻值换算为温度。
然而，该温度检测电路42为了检测热敏电阻20的电阻值，需要专用的电压源44。因此，在该实施方式3中，示出不使用这样的电压源的温度检测电路。
图22是示出依照实施方式3的电力用半导体装置的电气结构的电路图。参照图22，该电力用半导体装置110具备电力用半导体模块100D(图12、图13)、驱动电路40、以及温度检测电路50。
电力用半导体模块100D如在上述实施方式2中的说明(图12、图13)。另外，驱动电路40也如在图21中的说明。
温度检测电路50与电力用半导体模块100D的检测用端子34以及源极控制端子16连接。检测用端子34与热敏电阻20和电容器17的连接节点连接，具体而言，与图12所示的配置用图案32电连接。源极控制端子16与图12所示的源极控制图案7电连接。而且，温度检测电路50检测电容器17的端子间电压，根据该检测电压的变化，检测热敏电阻20的温度。以下，详细说明利用温度检测电路50的热敏电阻20的温度检测方法。
图23是示出图22所示的包括热敏电阻20以及电容器17的RC电路的时间常数的温度依赖性的图。参照图23，随着成为高温，包括热敏电阻20以及电容器17的RC电路的时间常数变小，随着成为低温，RC电路的时间常数变大。
图24是示出电容器17的端子间电压Vc的变化相对栅极-源极间电压Vgs的变化的波形图。参照图24，设栅极-源极间电压Vgs(以下简称为“栅极电压Vgs”)为简易的矩形波，在时刻t1，栅极电压Vgs上升。
在电容器17的端子间电压Vc(以下简称为“电压Vc”)中，实线k1表示相对地低温时的电压Vc的变化，虚线k2表示相对地高温时的电压Vc的变化。如图23所示，在低温时，RC电路的时间常数变大，所以在时刻t3，电压Vc达到预定的设定电压，但在高温时，RC电路的时间常数变小，所以在比时刻t3早的时刻t2，电压Vc达到设定电压。
因此，事先取得从栅极电压Vgs出现变化起至电压Vc达到设定电压为止的时间和温度的关系，使用该关系，温度检测电路50通过检测从栅极电压Vgs变化的时刻t1至电压Vc达到预定的设定电压的时刻的时间，检测热敏电阻20的温度。
根据该实施方式3，无需使用如图21所示的专用的电压源44，而能够检测热敏电阻20的温度。
此外，在上述中，温度检测电路50与电力用半导体模块100D的检测用端子34以及源极控制端子16连接，但也可以代替源极控制端子16而与源极端子14连接。通过这样的结构，也能够利用温度检测电路50检测热敏电阻20的温度。
另外，在上述中，驱动电路40以及温度检测电路50与电力用半导体模块100D独立地设置，但驱动电路40和/或温度检测电路50也可以内置于电力用半导体模块100D。
另外，在上述中，电力用半导体装置110具备依照实施方式2的电力用半导体模块100D，但也可以代替电力用半导体模块100D，而具备依照实施方式2的变形例1～4的电力用半导体模块100E～100H中的任意模块。
实施方式3的变形例.
在上述实施方式3中，通过利用温度检测电路50检测电容器17的电压Vc来检测热敏电阻20的温度，但也可以通过利用温度检测电路50检测热敏电阻20的电压来检测热敏电阻20的温度。
图25是示出依照实施方式3的变形例的电力用半导体装置的电气结构的电路图。参照图25，在该电力用半导体装置110A中，在图22所示的依照实施方式3的电力用半导体装置110的结构中，温度检测电路50与电力用半导体模块100D的栅极端子15以及检测用端子34连接。
温度检测电路50检测热敏电阻20的端子间电压，根据该检测电压的变化，检测热敏电阻20的温度。以下，说明该变形例中的利用温度检测电路50的热敏电阻20的温度检测方法。
图26是示出热敏电阻20的端子间电压Vt的变化相对栅极-源极间电压Vgs的变化的波形图。参照图26，设栅极电压Vgs为简易的矩形波，在时刻t11，栅极电压Vgs上升。
在热敏电阻20的端子间电压Vt(以下简称为“电压Vt”)中，实线k3表示相对地低温时的电压Vt的变化，虚线k4表示相对地高温时的电压Vt的变化。如图23所示，在低温时，RC电路的时间常数变大，所以在时刻t13，电压Vc达到预定的设定电压，但在高温时，RC电路的时间常数变小，所以在比时刻t13早的时刻t12，电压Vt达到设定电压。
因此，事先取得从栅极电压Vgs出现变化起至电压Vt达到设定电压为止的时间和温度的关系，使用该关系，温度检测电路50通过检测从栅极电压Vgs变化的时刻t11至电压Vt达到预定的设定电压的时刻的时间，检测热敏电阻20的温度。
通过该实施方式3的变形例，也无需使用如图21所示的专用的电压源44，而能够检测热敏电阻20的温度。
此外，关于该变形例，也设为电力用半导体装置110A具备依照实施方式2的电力用半导体模块100D，但也可以代替电力用半导体模块100D，而具备依照实施方式2的变形例1～4的电力用半导体模块100E～100H中的任意模块。
实施方式4.
如上所述，在经验上已知栅极振荡有在半导体元件高温时易于发生的倾向，但实际上，并非只要是高温则总是发生，而是有在半导体开关元件1进行开关时发生的倾向，在低温下也有时在进行开关时发生。另一方面，如上所述，使用电容器17形成的用于栅极振荡抑制的滤波器存在使开关速度降低这样的违背事项，所以不期望使滤波器上述发挥功能。
因此，在该实施方式4中示出，在半导体开关元件1的开关动作时仅在易于发生栅极振荡的定时能够发挥功能的滤波器的结构。
图27是示出依照实施方式4的电力用半导体模块的电气结构的等价电路图。参照图27，该电力用半导体模块100I具备半导体开关元件1、二极管2、栅极电阻3、电容器17、以及滤波器构成用开关元件60。
滤波器构成用开关元件60(以下有时简称为“开关元件60”)与电容器17串联地连接，串联连接的电容器17以及开关元件60电连接于半导体开关元件1的栅电极与源电极之间。开关元件60通过与外部端子62连接的未图示的驱动电路驱动。
在开关元件60为截止时，开关元件60成为高电阻，所以使用电容器17形成的滤波器不发挥功能。另一方面，在开关元件60为导通时，开关元件60的电阻值降低，所以使用电容器17形成的滤波器发挥功能。
图28是示出栅极电压Vgs以及滤波器构成用开关元件60的动作波形的一个例子的图。参照图28，在该例子中，在时刻t21，栅极电压Vgs开始上升，紧接在栅极电压Vgs的上升结束的时刻t22之后，发生栅极振荡。另外，在时刻t24，栅极电压Vgs开始降低，紧接在镜面期间(mirror period)结束的时刻t25之后也发生栅极振荡。
因此，在该例子中，在半导体开关元件1接通时易于发生栅极振荡的时刻t22至时刻t23的期间(第1期间)、以及在断开时易于发生栅极振荡的时刻t25至时刻t26的期间(第2期间)，使开关元件60成为导通，在其他期间使开关元件60成为截止。
由此，限于易于发生栅极振荡的时刻t22至时刻t23的期间、以及时刻t25至时刻t26的期间，使用电容器17形成的滤波器的电容变大，滤波器发挥功能。另一方面，在其他期间中，由于开关元件60成为截止，滤波器的电容小，滤波器不发挥功能。
这样，通过与栅极振荡的发生定时匹配地调整滤波器构成用开关元件60的导通期间，能够有效地抑制栅极振荡。此外，可以通过事先的评价实验等来取得栅极振荡的发生定时。
图29是概略地示出依照实施方式4的电力用半导体模块的结构的俯视图。参照图29，电力用半导体模块100I具备半导体元件D、漏极图案4、源极图案5、栅极控制图案6、源极控制图案7、源极导线8、栅极导线9、源极控制导线10、绝缘基板11、以及基体板12。另外，电力用半导体模块100I还具备电容器17、开关元件60、漏极图案70、栅极控制图案76、以及导线78、80。
电容器17通过焊料等，一端与漏极图案70接合，另一端与栅极控制图案6接合。开关元件60在漏极焊盘(未图示)中通过焊料等与漏极图案70接合。
而且，开关元件60的栅极焊盘72通过导线78与栅极控制图案76连接，开关元件60的源极焊盘74通过导线80与源极控制图案7连接。
此外，其他结构与图1所示的电力用半导体模块100相同。通过这样的结构，实现图27所示的电气电路。
如以上所述，根据该实施方式4，通过与栅极振荡的发生定时匹配地调整滤波器构成用开关元件60的导通期间，能够有效地抑制栅极振荡。
实施方式5.
本实施方式5是将依照上述各实施方式以及它们的各变形例的电力用半导体模块应用于电力变换装置的例子。本发明不限定于特定的电力变换装置，但以下作为实施方式5说明在三相的逆变器中应用本发明的情况。
图30是示出应用了依照实施方式5的电力变换装置的电力变换系统的结构的框图。
参照图30，该电力变换系统具备电力变换装置200、负载300、以及电源400。电源400是直流电源，对电力变换装置200供给直流电力。电源400能够由各种电源构成，例如能够包括直流系统、太阳能电池、蓄电池等，并且也能够包括与交流系统连接的整流电路、AC/DC转换器等。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源400。
电力变换装置200是连接于电源400与负载300之间的三相的逆变器，将从电源400供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200构成为包括：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路202，将控制主变换电路201的控制信号输出给主变换电路201。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201构成为包括开关元件和二极管(未图示)，通过开关元件进行开关，将从电源400供给的直流电力变换为交流电力，提供给负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式5中的主变换电路201是2电平的三相全桥电路，能够包括6个开关元件和与各个开关元件逆并联的6个二极管。主变换电路201的各开关元件以及各二极管包括相当于上述各实施方式以及它们的各变形例中的任意一个的电力用半导体模块100(100A～100I)。6个开关元件中每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子即主变换电路201的3个输出端子与负载300连接。
另外，设主变换电路201具备驱动各开关元件的驱动电路(未图示)，而如在实施方式3中的说明，驱动电路可以与电力用半导体模块100(100A～100I)独立地设置，还可以内置于电力用半导体模块100(100A～100I)。驱动电路生成驱动主变换电路201的开关元件的驱动信号，提供给主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路202的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路202以对负载300供给期望的电力的方式，控制主变换电路201的开关元件。具体而言，控制电路202根据应提供给负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，控制电路202能够通过根据应输出的电压来调制开关元件的导通时间的PWM(Pulse width modulation，脉冲宽度调制)控制，控制主变换电路201。而且，控制电路202以在各时间点向应成为导通状态的开关元件输出导通信号并向应成为截止状态的开关元件输出截止信号的方式，向主变换电路201具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在依照本实施方式5的电力变换装置中，作为主变换电路201的开关元件以及二极管，应用依照上述各实施方式以及它们的各变形例的电力用半导体模块100(100A～100I)，所以能够实现与这些电力用半导体模块100(100A～100I)同样的效果。
另外，在上述中，说明了在2电平的三相逆变器中应用本发明的例子，但本发明不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下也可以在单相的逆变器中应用本发明。另外，在对直流负载等供给电力的情况下还能够在DC/DC转换器、AC/DC转换器中应用本发明。
另外，应用本发明的电力变换装置不限定于上述的负载为电动机的情况，例如，既能够用作放电加工机、激光加工机、或者感应加热烹调器、非接触供电系统的电源装置，进而还能够用作太阳能发电系统、蓄电系统等的功率调节器。
此外，在上述的各实施方式以及它们的各变形例中，设半导体元件D(DA、DB)包括宽能带隙半导体，但本发明的应用范围不限定于半导体元件包括宽能带隙半导体的电力用半导体模块以及电力变换装置，还包括由以往的硅系的半导体元件构成的电力用半导体模块以及电力变换装置。
本次公开的各实施方式还预定在技术上不矛盾的范围中适宜地组合来实施。而且，应认为本次公开的实施方式在所有方面仅为例示而不是限制性的。本发明的范围并非通过上述的实施方式的说明表示，而是通过权利要求书表示，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (15)

1.一种电力用半导体模块，具备：
第1半导体开关元件；
栅极控制图案，连接有所述第1半导体开关元件的栅电极；
源极控制图案，连接有所述第1半导体开关元件的源电极；
滤波器形成用元件，用于形成低通滤波器；以及
第1滤波器配置用图案，连接有所述滤波器形成用元件的一端，
所述滤波器形成用元件的另一端与所述栅极控制图案以及所述源极控制图案的一方连接，
所述电力用半导体模块还具备第1导线，该第1导线将所述栅极控制图案以及所述源极控制图案的另一方和所述第1滤波器配置用图案电连接。
2.根据权利要求1所述的电力用半导体模块，其中，
还具备与所述第1半导体开关元件并联地设置的至少1个第2半导体开关元件，
所述第2半导体开关元件的栅电极与所述栅极控制图案连接，
所述第2半导体开关元件的源电极与所述源极控制图案连接。
3.根据权利要求1或者2所述的电力用半导体模块，其中，
所述栅极控制图案以及所述源极控制图案的所述一方包括：
连接有所述栅电极或者所述源电极的图案；以及
第2滤波器配置用图案，连接有所述滤波器形成用元件的另一端，
所述电力用半导体模块还具备将所述第2滤波器配置用图案和所述图案电连接的第2导线。
4.根据权利要求1至3中的任意一项所述的电力用半导体模块，其中，
在所述栅极控制图案与所述源极控制图案之间还具备与所述滤波器形成用元件串联地连接的热敏电阻。
5.一种电力用半导体模块，具备：
第1半导体开关元件；
栅极控制图案，连接有所述第1半导体开关元件的栅电极；
源极控制图案，连接有所述第1半导体开关元件的源电极；
滤波器形成用元件，用于形成低通滤波器；
热敏电阻，与所述滤波器形成用元件串联地连接；以及
配置用图案，连接有所述滤波器形成用元件的一端及所述热敏电阻的一端，
所述滤波器形成用元件的另一端与所述栅极控制图案以及所述源极控制图案的一方连接，
所述热敏电阻的另一端与所述栅极控制图案以及所述源极控制图案的另一方连接。
6.根据权利要求5所述的电力用半导体模块，其中，
还具备与所述第1半导体开关元件并联地设置的至少1个第2半导体开关元件，
所述第2半导体开关元件的栅电极与所述栅极控制图案连接，
所述第2半导体开关元件的源电极与所述源极控制图案连接。
7.根据权利要求4至6中的任意一项所述的电力用半导体模块，其中，
还具备温度检测装置，该温度检测装置连接于所述滤波器形成用元件的端子之间，并根据所述滤波器形成用元件的端子间电压的变化来检测所述热敏电阻的温度。
8.根据权利要求4至6中的任意一项所述的电力用半导体模块，其中，
还具备温度检测装置，该温度检测装置连接于所述热敏电阻的端子之间，并根据所述热敏电阻的端子间电压的变化来检测所述热敏电阻的温度。
9.根据权利要求4至8中的任意一项所述的电力用半导体模块，其中，
所述热敏电阻是NTC热敏电阻。
10.一种电力用半导体模块，具备：
第1半导体开关元件；
栅极控制图案，连接有所述第1半导体开关元件的栅电极；
源极控制图案，连接有所述第1半导体开关元件的源电极；
滤波器形成用元件，用于形成低通滤波器；以及
第2半导体开关元件，与所述滤波器形成用元件串联地连接，
所述第2半导体开关元件构成为在所述第1半导体开关元件接通时所述第2半导体开关元件导通第1期间。
11.根据权利要求10所述的电力用半导体模块，其中，
所述第2半导体开关元件进而构成为在所述第1半导体开关元件断开时所述第2半导体开关元件导通第2期间。
12.根据权利要求1至11中的任意一项所述的电力用半导体模块，其中，
所述滤波器形成用元件是电容器。
13.根据权利要求1至12中的任意一项所述的电力用半导体模块，其中，
所述第1半导体开关元件包括宽能带隙半导体。
14.根据权利要求13所述的电力用半导体模块，其中，
所述宽能带隙半导体是碳化硅、氮化镓以及金刚石中的任意材料。
15.一种电力变换装置，具备：
主变换电路，构成为包括权利要求1至14中的任意一项所述的电力用半导体模块；以及
控制电路，构成为生成控制所述主变换电路的控制信号并输出给所述主变换电路。
CN201980099549.1A 2019-08-27 2019-08-27 电力用半导体模块以及电力变换装置 Pending CN114270509A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/033555 WO2021038724A1 (ja) 2019-08-27 2019-08-27 電力用半導体モジュール及び電力変換装置

Publications (1)

Publication Number Publication Date
CN114270509A true CN114270509A (zh) 2022-04-01

Family

ID=74683938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980099549.1A Pending CN114270509A (zh) 2019-08-27 2019-08-27 电力用半导体模块以及电力变换装置

Country Status (5)

Country Link
US (1) US11863166B2 (zh)
JP (1) JP7150184B2 (zh)
CN (1) CN114270509A (zh)
DE (1) DE112019007678T5 (zh)
WO (1) WO2021038724A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3787037B2 (ja) 1999-02-22 2006-06-21 株式会社東芝 半導体モジュール
JP3889562B2 (ja) 2000-09-04 2007-03-07 株式会社日立製作所 半導体装置
JP3767450B2 (ja) 2001-10-11 2006-04-19 富士電機デバイステクノロジー株式会社 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール
JP4024531B2 (ja) 2001-12-18 2007-12-19 株式会社三社電機製作所 サーミスタ内蔵電力用半導体モジュール
JP2004014547A (ja) 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
JP2017011081A (ja) * 2015-06-22 2017-01-12 株式会社日立製作所 パワー半導体モジュールおよびそれを用いた電力変換器
US10727213B2 (en) 2016-09-23 2020-07-28 Mitsubishi Electric Corporation Power semiconductor module and power semiconductor device
WO2019044748A1 (ja) * 2017-09-04 2019-03-07 三菱電機株式会社 半導体モジュール及び電力変換装置
JP2019017112A (ja) 2018-10-22 2019-01-31 ローム株式会社 パワー回路

Also Published As

Publication number Publication date
DE112019007678T5 (de) 2022-06-15
WO2021038724A1 (ja) 2021-03-04
US20220311431A1 (en) 2022-09-29
US11863166B2 (en) 2024-01-02
JPWO2021038724A1 (zh) 2021-03-04
JP7150184B2 (ja) 2022-10-07

Similar Documents

Publication Publication Date Title
US9685879B2 (en) Power semiconductor module and power conversion device
CN110235244B (zh) 功率半导体模块以及电力转换装置
CN103782380B (zh) 半导体模块
US8351231B2 (en) Power conversion device
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
RU2691964C1 (ru) Преобразователь мощности
CN108075676B (zh) 用于功率开关器件的无传感器温度补偿
EP3340446B1 (en) Semiconductor apparatus and inverter system
WO2015015721A1 (ja) 半導体装置、および電力変換装置
US10381949B2 (en) Power converter with reduced power loss
CN108538793B (zh) 半导体功率模块及电力变换装置
JP2020124030A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US11863166B2 (en) Power semiconductor module and power converter
CN113394955A (zh) 半导体装置的布线电路及其控制方法、半导体装置、电力变换装置、铁路车辆用电气系统
CN107710576B (zh) 具有并联连接的半导体开关的功率换流器
WO2021192035A1 (ja) 半導体駆動装置、半導体装置、及び電力変換装置
WO2016103431A1 (ja) 半導体モジュールおよびそれを搭載した電力変換装置
JP6958499B2 (ja) 半導体装置および電力変換装置
JP5899947B2 (ja) パワー半導体モジュールおよび電力変換装置
CN111357106B (zh) 半导体模块、电力转换装置及移动体
JP2015226067A (ja) パワーモジュール
CN117936489A (zh) 半导体装置以及电力变换装置
CN116314062A (zh) 一种高可靠性低电感的功率模块封装结构
CN116031226A (zh) 半导体装置及电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination