JPS63211813A - トランジスタの直接並列接続回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ（以下）ＴＲＳと略記の直接並列
接続に係り、特に各々電流容量の異なるＴＲＳの直接並
列接続動作によって任意の電流容量を達成できる直接並
列接続に関する。

〔従来の技術〕

従来のＴＲ３（同電流容量で同種のチップ）直接並列接
続方式を第２−１図に示す（特開昭５５−１３４５３８
号公報）。トランジスタ３のベースに信号が入力される
と、オン用電源１から、トランジスタ３、電流制限抵抗
１１を介して、主ＴＲＳ１３゜１４にオンベース電流が
流れ、同電流容量の主ＴＲＳ１３，１４はターンオンす
る。一方、トランジスタ８のベースに信号が入力される
と、オフ用電源２から、電流制限抵抗１２、トランジス
タ８を介して、主ＴＲＳ１３，１４にオフベース電流が
流れ、同電流容量の主ＴＲ３１３，１４はターンオフす
るものである。

各々主ＴＲ３１３，１４のｈＦｐ（エミッタ接地時の電
流増幅率）がほぼ一致していれば、第３図の関係から、
ターンオンタイム、ＶｃＥ（ｓａｔ）（コレクタ・エミ
ッタ飽和電圧）、ターンオフタイムが一致することとな
り、第２−２図の如く主ＴＲＳ１３，１４を流れるｉｃ
ｚ、　　ｉｃｚはバランスする。

従ってこの場合の電流容量は最大、個々の主ＴＲ５の直
接並列接続数倍数れることとなる。（実際には、ｈＦｒ
＝がばらつく為、ディレーティングを欲することから、
電流容量は直接並列接続数倍未満となる。） 又、主ＴＲＳ１３，１４の各々ベース及びエミッタ同志
が短絡されているのは、各々主ＴＲＳ１３，１４のｈＦ
Ｅの相違による過渡時の電流アンバランスを緩和する為
のものである。

ターンオン時、一方のＴＲＳが先にターンオンすると、
主電流によってベース・エミッタ間の電位が上昇（主電
流の電流上昇率ｄ　ｉ　／　ｄ　ｔによって、微かなエ
ミッタインダクタンスにも電位が生じるのも含む）し、
先にターンオンしたＴＲ５に流れ込んでいたベース電流
が、ベース短絡線を通って、遅れてターンオンするＴＲ
Ｓに流れ込み、ＩＢ増加、ターンオンタイムが一様にな
り、従って一様にターンオンする傾向となる。（第４図
参照。） ターンオフ時、一方のＴＲ３が先にターンオフすると、
ベース・エミッタ間の接合が回復する為ベース・エミッ
タ間のインピーダンスが増加し、ベース電流が流れ込ま
なくなる。遅れてターンオフするＴＲ３は、この時、ベ
ース短絡線を通って先にターンオフしたＴＲＳのオフベ
ース回路にベース電流が流れ込み−ＩＢ増加、ターンオ
フタイムがターンオン同様に一様となり、従って一様に
ターンオフする傾向となるものである。

〔発明が解決しようとする問題点〕

上記従来ＴＲＳ直接並列接続方式では、電流容量は最大
で、個々のＴＲＳの並列接続数倍数れる訳であるが、例
えば、電流容量が個々のＴＲＳの１．５倍のものを必要
とする場合、２直接並列接続したものではコストディメ
リットを生じ、１ランク下位の電流容量のＴＲＳ２直接
並列接続では、電流容量不足という懸念が生じる。

本発明の目的は、ＴＲＳの直接並列接続において、上記
問題を排除し、任意の電流容量を得ることができるＴＲ
Ｓの直接並列接続回路を提供するにある。

〔問題点を解決するための手段〕

前述の問題を解決する為には、目的の電流容量に相当し
たＴＲＳを設計するのも一つの方法とされるが、その設
計されたＴＲＳの信頼性試験等が行なわれる為、顧客納
期が長くなるとともに、コストが高くなってしまう欠点
がある。

上記目的は、電流容量の異なるＴＲＳを直接並列接続動
作させることで達成できる。

〔作用〕

第４図は、ｈｐｔ＝＝一定でのＴＲＳのターンオンタイ
ム、ターンオフタイムのベース電流±ＩＢ（−ＩＢはＴ
Ｒ３逆バイアス時、すなわちターンオフ時、エミッタか
らベースに流れるベース電流）をパラメータにした時の
関係を示したものである。

ここで述べているＴＲＳは、スイッチング用パワーＴＲ
Ｓで、電流容量の大小にかかわらず定格電流値において
はｈＦｃは１００前後に取られることが多い。

従って、電流容量の異なるＴＲＳで第４図の如くの関係
をＴＲＳ１及びＴＲＳ２で各々見出せば、各々ターンオ
ンタイム、ターンオフタイムが一様となる様なＩＢ、−
ＩＢを選択することで、過渡特性を一致させ、電流容量
の異なるＴＲＳの直接並列接続動作を可能とさせる。

又、定常時には、各々ＴＲＳのＶＣＥ（Ｓａ−）が一定
となる様に主電流が分流されるが、各々ＴＲＳの電流定
格を超えないことに留意する必要がある。

〔実施例〕

以下、本発明の一実施例を第１−１図によって説明する
。

本質的には、第２−１図のベース駆動回路を並列化した
ものであり、抵抗４，５，６．７は前述の条件が満足さ
れるように選定されている。

オン用トランジスタ３に信号が入力されると、オンベー
ス電流ｉｃｚ、　ｉｃ２が抵抗４，５を通って流れ、オ
フ用トランジスタ８に信号が入力されると、オフベース
電流ｊ、ｂ１．　ｊ、ｂｚが抵抗６，７を通って各各論
れるものである。又、各々主ＴＲＳ９。

１０のベース及びエミッタ同志が短絡されているのは、
前に述べた通りのことによる。

この時の各々電流、電圧波形を第１−２図に示す。前述
の条件が満足された時には、過渡時、一方のＴＲＳに電
流集中することがない。

例えば、４５０Ａ級のものを欲する場合、３００Ａ級２
直接並列接続では、ニス１〜デイメリツ１〜が生じ、２
００Ａ級２直接並列接続では容量不足が化シフ１゜従ツ
７２０　ＯＡｌｇｌ、ＴＲＳ３００ＡｉＴＲＳを２直接
並列接続し、ディレーティングして使用するのが好まし
くなって（る。

２００Ａ級、３００Ａ級ＴＲＳにおいて、第４図の如く
の関係を見出し、適当なＩＢ、　　　ＩＢを選択する。

このＩＢは、各々ベース駆動用電源１゜２の電圧１，２
をそれぞれＥｅｌ、　　ＥＢ、抵抗４゜５．６．７をＲ
４，Ｒｓ＋　Ｒｅ、Ｒ７とすれば、ＴＲ３９に対しては
、 オン：　Ｉｂ１＝ＥＢ／Ｒ４ オンニー１１，１ニーＥＢ／Ｒｅ ＴＲＳ１０に対しては オン：　Ｉ　ｂ２：　Ｅ１３／　Ｒ１ｉオフニーＩｂ２
＝　−ＥＢ／Ｒ７ と、選択すれば良い。

〔発明の効果〕

本発明によれば、電流容量の異なるＴＲＳを直接並列接
することにより、任意の電流容量を達成できるとともに
、確実に、同電流容量のＴＲＳＲ８直接液続時の電流容
量ディレーティングのコストディメリットを解消できる
。

又、本方式ではｎ個の電流容量の異なるＴＲＳの直接並
列接続並びにｈｐＥの大きく異なる同電流容量の直接並
列接続も可能である。

【図面の簡単な説明】

第１−１図は本発明の一実施例を示す回路接続図、第１
−２図は第１−１図に示す本発明実施例での各部の波形
を示す図、第２−１図は従来のＴＲＳＲ８直接液続を示
す回路接続図、第２−２図は第２−１図の従来例の各部
の波形図、第３図は±Ｉｎ　＝ｃｏｎｓｔでのｈｐｃに
対するターンオンタイム、ターンオフタイム、ＶｃＥ（
ｓａｔ）の関係を示す図、第４図は、ｈ　ＦＥ　：　ｃ
ｏｎｓｔでの±Ｉｎに対するターンオンタイム、ターン
オフタイム、ＶｃＥ（ｓａｔ）を表わした図である。

Claims (1)

【特許請求の範囲】
1. １、トランジスタを直接並列接続して動作させるものに
   おいて、各々電流容量の異なるＴＲＳを少なくとも２個
   以上直接並列接続し、各トランジスタの電流容量の比に
   比例したオフ用ベース電流、オン用ベース電流を流して
   各トランジスタを同時に動作させることを特徴とするト
   ランジスタの直接並列接続回路。