JPS6224974Y2 - - Google Patents
Info
- Publication number
- JPS6224974Y2 JPS6224974Y2 JP1976166438U JP16643876U JPS6224974Y2 JP S6224974 Y2 JPS6224974 Y2 JP S6224974Y2 JP 1976166438 U JP1976166438 U JP 1976166438U JP 16643876 U JP16643876 U JP 16643876U JP S6224974 Y2 JPS6224974 Y2 JP S6224974Y2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- output
- current limiting
- sepp
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 19
- 102100023843 Selenoprotein P Human genes 0.000 description 19
- 229940119265 sepp Drugs 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はBTL（バランスドトランスレス）方
式の増幅器に関し、一方の電力増幅器にのみ電流
制限回路を付加することにより、歪の低減やコス
トの低減を図るようにしたものである。
式の増幅器に関し、一方の電力増幅器にのみ電流
制限回路を付加することにより、歪の低減やコス
トの低減を図るようにしたものである。
従来のBTL方式の増幅器は第１図，第２図に
示すように構成されていた。すなわち、第１図は
入力端子１に印加された信号を第１のシングルエ
ンデイツドプツシユプル（以下単にSEPPとい
う）電力増幅器２で増幅し、その出力を第１の電
流制限回路３を介して出力端子４に導出し、一方
第１の電流制限回路３の出力を位相反転回路５で
位相反転して第２のSEPP電力増幅器６に印加
し、その出力を第２の電流制限回路７を介して出
力端子８に導出し、これらの出力端子４，８間に
接続されたスピーカ等の負荷９を互に逆相の出力
で駆動するようにしたものである。ところが、こ
の場合には一方の出力端子８に得られる出力は第
１，第２の電流制限回路３，７によつて２重に電
流制限されるため、各電流制限回路３，７の特性
のばらつき等によつて歪が増加するとか、安定性
に欠けるという問題がある。
示すように構成されていた。すなわち、第１図は
入力端子１に印加された信号を第１のシングルエ
ンデイツドプツシユプル（以下単にSEPPとい
う）電力増幅器２で増幅し、その出力を第１の電
流制限回路３を介して出力端子４に導出し、一方
第１の電流制限回路３の出力を位相反転回路５で
位相反転して第２のSEPP電力増幅器６に印加
し、その出力を第２の電流制限回路７を介して出
力端子８に導出し、これらの出力端子４，８間に
接続されたスピーカ等の負荷９を互に逆相の出力
で駆動するようにしたものである。ところが、こ
の場合には一方の出力端子８に得られる出力は第
１，第２の電流制限回路３，７によつて２重に電
流制限されるため、各電流制限回路３，７の特性
のばらつき等によつて歪が増加するとか、安定性
に欠けるという問題がある。
一方、第２図は入力端子１に印加された信号を
第１のSEPPの電力増幅器２で増幅し、第１の電
流制限回路３を介して出力端子４に導出し、また
入力信号を位相反転回路５で位相反転して第２の
SEPP電力増幅器６に印加し、その出力を第２の
電流制限回路７を介して出力端子８に導出し、こ
れらの出力端子４，８間に接続された負荷９を互
に逆相の出力で駆動するようにしたものである。
ところが、この場合にも両電力増幅器２，６の出
力を別々の電流制限回路３，７を介して取り出す
ものであるから、各電流制限回路３，７のばらつ
き等によつて出力端子４，８に現われる出力信号
の歪が異なつてしまい、その結果負荷９に逆相の
信号が供給されるにもかかわらず歪成分が互に打
ち消し合わないという問題がある。また、第１
図，第２図のいずれの場合にみ電流制限回路を２
個必要とするから、価格の点でも、構成の点でも
不利である。
第１のSEPPの電力増幅器２で増幅し、第１の電
流制限回路３を介して出力端子４に導出し、また
入力信号を位相反転回路５で位相反転して第２の
SEPP電力増幅器６に印加し、その出力を第２の
電流制限回路７を介して出力端子８に導出し、こ
れらの出力端子４，８間に接続された負荷９を互
に逆相の出力で駆動するようにしたものである。
ところが、この場合にも両電力増幅器２，６の出
力を別々の電流制限回路３，７を介して取り出す
ものであるから、各電流制限回路３，７のばらつ
き等によつて出力端子４，８に現われる出力信号
の歪が異なつてしまい、その結果負荷９に逆相の
信号が供給されるにもかかわらず歪成分が互に打
ち消し合わないという問題がある。また、第１
図，第２図のいずれの場合にみ電流制限回路を２
個必要とするから、価格の点でも、構成の点でも
不利である。
本考案は２つのSEPP増幅器を互いに逆相で駆
動し、それぞれのSEPP増幅器の出力点間に負荷
を接続するBTL方式の増幅器では出力点に直流
電圧が発生していても同じ電位のため負荷に電流
が流れないことに着目し、上記従来の欠点を除去
するようにした増幅器を提供するものである。
動し、それぞれのSEPP増幅器の出力点間に負荷
を接続するBTL方式の増幅器では出力点に直流
電圧が発生していても同じ電位のため負荷に電流
が流れないことに着目し、上記従来の欠点を除去
するようにした増幅器を提供するものである。
以下本考案の一実施例について第３図とともに
説明する。
説明する。
第３図は本考案の実施例の機能を示すブロツク
図であり、同図において、第１図，第２図と同一
符号の部分は同一機能を有しており、図中の波形
は各点における信号波形を示している。すなわ
ち、第３図においては、入力端子１に印加された
信号は第１のSEPP電力増幅器２で増幅された
後、電流制限回路３を介して出力端子４に導出さ
れ、一方上記電流制限回路３を介して導出された
信号は位相反転回路５で位相反転され、第２の
SEPP電力増幅器６で増幅された後電流制限回路
を介することなく直接出力端子４，８に導出され
た互に逆相の出力信号は負荷９の両端に印加さ
れ、これを駆動する。ここで、前述した通り負荷
９には電流は流れないので第１のSEPP電力増幅
器２に流れた電流は全て第２のSEPP電力増幅器
６に流れることとなる。
図であり、同図において、第１図，第２図と同一
符号の部分は同一機能を有しており、図中の波形
は各点における信号波形を示している。すなわ
ち、第３図においては、入力端子１に印加された
信号は第１のSEPP電力増幅器２で増幅された
後、電流制限回路３を介して出力端子４に導出さ
れ、一方上記電流制限回路３を介して導出された
信号は位相反転回路５で位相反転され、第２の
SEPP電力増幅器６で増幅された後電流制限回路
を介することなく直接出力端子４，８に導出され
た互に逆相の出力信号は負荷９の両端に印加さ
れ、これを駆動する。ここで、前述した通り負荷
９には電流は流れないので第１のSEPP電力増幅
器２に流れた電流は全て第２のSEPP電力増幅器
６に流れることとなる。
このように駆動すれば、出力端子４，８には同
一の電流制限回路３で電流制限された信号が導出
されるため、それらの歪は互に同一でしかも互に
逆相になる。このため、これらの歪は負荷９にお
いて互に打ち消し合うことになり、総合的に歪の
少ない出力信号が得られる。しかも従来のものと
異なり１つの電流制限回路を用いるだけでもよい
から、回路構成も簡略化され、コストも低減でき
る。
一の電流制限回路３で電流制限された信号が導出
されるため、それらの歪は互に同一でしかも互に
逆相になる。このため、これらの歪は負荷９にお
いて互に打ち消し合うことになり、総合的に歪の
少ない出力信号が得られる。しかも従来のものと
異なり１つの電流制限回路を用いるだけでもよい
から、回路構成も簡略化され、コストも低減でき
る。
第４図，第５図は上記実施例の具体的な回路構
成の一例を示すものであり、第３図に示したブロ
ツク図と同一符号の部分は同一機能を有している
が具体的な接続構成は異なる。そして電流制限回
路３は第５図に示すように、トランジスタTR1，
TR2とダイオードD1〜D4と抵抗R1〜R4とコンデ
ンサC1，C2とで構成されており、端子Ａ，Ｂは
それぞれ第１の電力増幅器２のドライブ段トラン
ジスタTR3，TR4のベース端子Ａ，Ｂに接続さ
れ、端子Ｃ，Ｄ，Ｅはそれぞれ出力段トランジス
タTR5，TR6のエミツタ端子Ｃ，Ｄと出力端子Ｅ
とに接続されている。
成の一例を示すものであり、第３図に示したブロ
ツク図と同一符号の部分は同一機能を有している
が具体的な接続構成は異なる。そして電流制限回
路３は第５図に示すように、トランジスタTR1，
TR2とダイオードD1〜D4と抵抗R1〜R4とコンデ
ンサC1，C2とで構成されており、端子Ａ，Ｂは
それぞれ第１の電力増幅器２のドライブ段トラン
ジスタTR3，TR4のベース端子Ａ，Ｂに接続さ
れ、端子Ｃ，Ｄ，Ｅはそれぞれ出力段トランジス
タTR5，TR6のエミツタ端子Ｃ，Ｄと出力端子Ｅ
とに接続されている。
端子Ｃ，Ｅ間に接続された出力トランジスタ
TR5のエミツタ抵抗（0.5Ω程度の低抵抗）を通
して負荷に過大電流が流れると、このエミツタ抵
抗に電生する電圧によつてトランジスタTR2が導
通する。これによつて出力トランジスタTR5の駆
動用トランジスタTR3のベース電位を制限し、電
流制限動作が行われる。出力トランジスタTR6片
についても同様に電流制限動作が行われる。この
ようにして第１のSEPP電力増幅器２の電流制限
動作が行われる。ここで負荷９には電流が流れな
いので、第１のSEPP電力増幅器２に流れる電流
は全て第２のSEPP電力増幅器６に流れ、従つて
第２のSEPP電力増幅器６の電流も制限されるこ
ととなる。第４図，第５図の実施例では第１の
SEPP電力増幅器２の出力段に電流制限回路３を
接続し、前段へ帰還する構成により第１のSEPP
電力増幅器２の電流を制限したものを示したが、
機能的には第３図にブロツク図で示したものと同
一である。
TR5のエミツタ抵抗（0.5Ω程度の低抵抗）を通
して負荷に過大電流が流れると、このエミツタ抵
抗に電生する電圧によつてトランジスタTR2が導
通する。これによつて出力トランジスタTR5の駆
動用トランジスタTR3のベース電位を制限し、電
流制限動作が行われる。出力トランジスタTR6片
についても同様に電流制限動作が行われる。この
ようにして第１のSEPP電力増幅器２の電流制限
動作が行われる。ここで負荷９には電流が流れな
いので、第１のSEPP電力増幅器２に流れる電流
は全て第２のSEPP電力増幅器６に流れ、従つて
第２のSEPP電力増幅器６の電流も制限されるこ
ととなる。第４図，第５図の実施例では第１の
SEPP電力増幅器２の出力段に電流制限回路３を
接続し、前段へ帰還する構成により第１のSEPP
電力増幅器２の電流を制限したものを示したが、
機能的には第３図にブロツク図で示したものと同
一である。
なお、上記実施例では位相反転回路５を用いて
位相反転するようにしているが、第２の電力増幅
器６を位相反転形増幅器で構成しても同様の作用
効果を得ることができる。
位相反転するようにしているが、第２の電力増幅
器６を位相反転形増幅器で構成しても同様の作用
効果を得ることができる。
以上のように、本考案はBTL方式の増幅器に
おいて一方の電力増幅器にのみ電流制限回路を付
加するようにしたものであるから、出力信号の歪
を完全に打ち消し合うことができるとともに、回
路構成を簡略化し、価格の低減を図ることができ
る実用価値の大なるものである。
おいて一方の電力増幅器にのみ電流制限回路を付
加するようにしたものであるから、出力信号の歪
を完全に打ち消し合うことができるとともに、回
路構成を簡略化し、価格の低減を図ることができ
る実用価値の大なるものである。
第１図，第２図は従来の増幅器を示すブロツク
図、第３図は本考案の一実施例を示すブロツク
図、第４図，第５図は第３図の実施例の具体回路
を示す電気的結線図である。 １……入力端子、２……第１のSEPP電力増幅
器、３……電流制限回路、５……位相反転回路、
６……第２のSEPP電力増幅器、９……負荷。
図、第３図は本考案の一実施例を示すブロツク
図、第４図，第５図は第３図の実施例の具体回路
を示す電気的結線図である。 １……入力端子、２……第１のSEPP電力増幅
器、３……電流制限回路、５……位相反転回路、
６……第２のSEPP電力増幅器、９……負荷。
Claims (1)
- 第１のシングルエンデイツドプツシユプル電力
増幅器と、その出力を位相反転する手段と、位相
反転された信号を増幅する第２のシングルエンデ
イツドプツシユプル電力増幅器とを有し、上記第
１，第２のシングルエンデイツドプツシユプル電
力増幅器の出力端子間に負荷を接続するようにし
た増幅器であつて、上記第１のシングルエンデイ
ツドプツシユプル電力増幅器にのみ電流制限回路
を付加するようにしたことを特徴とするBTL方
式の増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976166438U JPS6224974Y2 (ja) | 1976-12-10 | 1976-12-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976166438U JPS6224974Y2 (ja) | 1976-12-10 | 1976-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5383053U JPS5383053U (ja) | 1978-07-10 |
| JPS6224974Y2 true JPS6224974Y2 (ja) | 1987-06-26 |
Family
ID=28774173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976166438U Expired JPS6224974Y2 (ja) | 1976-12-10 | 1976-12-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6224974Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4837602U (ja) * | 1971-09-08 | 1973-05-08 |
-
1976
- 1976-12-10 JP JP1976166438U patent/JPS6224974Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5383053U (ja) | 1978-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11284450A (ja) | 電力増幅回路 | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPS648923B2 (ja) | ||
| KR850004674A (ko) | 곱셈 회로 | |
| JPH04227104A (ja) | 増幅回路 | |
| US4442409A (en) | Push-pull non-complementary transistor amplifier | |
| JPS6224974Y2 (ja) | ||
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| JPH0452649B2 (ja) | ||
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPH07169004A (ja) | プリアンプ回路装置 | |
| JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
| JPH0527282B2 (ja) | ||
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JP2800522B2 (ja) | 電流切換回路 | |
| JP3406813B2 (ja) | 非線形歪み補正機能を有する半導体集積回路 | |
| JPH0753299Y2 (ja) | 電力増幅回路 | |
| JPS6119546Y2 (ja) | ||
| JP3043183B2 (ja) | 電流分割回路 | |
| JPS62224103A (ja) | 電力増幅器 | |
| JPS6119547Y2 (ja) | ||
| JPH0440886B2 (ja) | ||
| JPS6043682B2 (ja) | 信号増幅器 | |
| JPH036022Y2 (ja) | ||
| JPS6223136Y2 (ja) |