JPS58123211A - トランジスタのベ−ス回路 - Google Patents
トランジスタのベ−ス回路Info
- Publication number
- JPS58123211A JPS58123211A JP57005539A JP553982A JPS58123211A JP S58123211 A JPS58123211 A JP S58123211A JP 57005539 A JP57005539 A JP 57005539A JP 553982 A JP553982 A JP 553982A JP S58123211 A JPS58123211 A JP S58123211A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- main
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ、％にパワートランジスタを駆動
するためのベース回路に関する。
するためのベース回路に関する。
例えば第１図に示す回路において、電源ＩＫ負荷抵抗ｌ
ｉｔ介してコレクタおよびエミッタが接続されるパワー
トランジスタ２１０ベース電Ｒは。
ｉｔ介してコレクタおよびエミッタが接続されるパワー
トランジスタ２１０ベース電Ｒは。
補助電源２に抵抗１２および１３を介してコレクタおよ
びエミッタが接続されるトランジスタ２２を遮断するこ
とによシ、同様に電源２に抵抗１４を介してコレクタお
よびエミッタにより直列接続された二つのトランジスタ
２３．２４のうちの一方のトランジスタ２３にベース電
流Ｉａ１が供給されトランジスタ２３が導通する。さら
にトランジスタ２３のエミッタ電流がトランジスタ２１
０ベース電流工Ｓ！となシ、トランジスタ２１を駆動す
る。
びエミッタが接続されるトランジスタ２２を遮断するこ
とによシ、同様に電源２に抵抗１４を介してコレクタお
よびエミッタにより直列接続された二つのトランジスタ
２３．２４のうちの一方のトランジスタ２３にベース電
流Ｉａ１が供給されトランジスタ２３が導通する。さら
にトランジスタ２３のエミッタ電流がトランジスタ２１
０ベース電流工Ｓ！となシ、トランジスタ２１を駆動す
る。
−万トランジスタ２２が導通すると、トランジスタ２４
のベース電流Ｉｓ’畠が流孔ることによシトランジスタ
２４が導通し、１８鵞をバイパスする結果トランジスタ
２１は遮断状態罠なる。しかしこの回路においてトラン
ジスタ２１のコレクタ端子とベース趨子関が短絡となシ
、トランジスタ２１のコレクタに加わっていた電圧がベ
ース回路に加わった場合、ベース回路のトランジスタ２
３．２２および抵抗１４．１２．１３あるいはトランジ
スタ２４が過電圧あるいは過電流により焼損する欠点を
持つ。第２図は４のような焼損を防ぐ回路管示し。
のベース電流Ｉｓ’畠が流孔ることによシトランジスタ
２４が導通し、１８鵞をバイパスする結果トランジスタ
２１は遮断状態罠なる。しかしこの回路においてトラン
ジスタ２１のコレクタ端子とベース趨子関が短絡となシ
、トランジスタ２１のコレクタに加わっていた電圧がベ
ース回路に加わった場合、ベース回路のトランジスタ２
３．２２および抵抗１４．１２．１３あるいはトランジ
スタ２４が過電圧あるいは過電流により焼損する欠点を
持つ。第２図は４のような焼損を防ぐ回路管示し。
トランジスタ２１と同等以上の耐圧を有するダイオード
３１をトランジスタ２１のペース端子トベース回路間に
接続し、トランジスタ２１のコレクタ、ベース間の短絡
の場合にベース回路に過電圧が加わシ過大な電流が流れ
ることを阻止する＠しかしこのダイオード３１０そう人
により、電源３によってトランジスタ２１のベース、エ
ミッタ間に逆バイアスを加えることができなくなシ、そ
の結果トランジスタ２１のターンオフ時間が長くなシ、
高周波動作ができなくなる。
３１をトランジスタ２１のペース端子トベース回路間に
接続し、トランジスタ２１のコレクタ、ベース間の短絡
の場合にベース回路に過電圧が加わシ過大な電流が流れ
ることを阻止する＠しかしこのダイオード３１０そう人
により、電源３によってトランジスタ２１のベース、エ
ミッタ間に逆バイアスを加えることができなくなシ、そ
の結果トランジスタ２１のターンオフ時間が長くなシ、
高周波動作ができなくなる。
本発明はこの欠点を除去し、コ□レクタとエミッタの間
に主電源の電圧が負荷抵抗を介して印加される主トラン
ジスタのベース回路が、主トランジスタのコレクタ、ベ
ース間の短絡の場合にも焼損することがなく、しかもト
ランジスタの高周波特性が損われないようにすることに
ある。
に主電源の電圧が負荷抵抗を介して印加される主トラン
ジスタのベース回路が、主トランジスタのコレクタ、ベ
ース間の短絡の場合にも焼損することがなく、しかもト
ランジスタの高周波特性が損われないようにすることに
ある。
この目的は、補助電源にエミッタおよびコレクタによっ
て直列に接続される二つの副トランジスタの接続中点に
主トランジスタのベースが接続すれ、第一の副トランジ
スタのエミッタから主トランジスタのベース電流を供給
して主トランジスタを導通状１１Ｋ Ｌ、第二の副トラ
ンジスタが主トランジスタのベース電流をバイパスして
主トランジスタを遮断状態にするものにおいて、第一の
副トランジスタのエミッタに直列に接続されそのニオツ
タ接合に対する逆電流を阻止するダイオードおよび第二
の副トランジスタが主トランジスタと同等以上の耐圧特
性を有し、かつ第二の副トランジスタのコレクタ、エミ
ッタ間電圧が補助電源の電圧↓シ高く主電源のＩ電圧よ
）十分低い値にある時、、−″ に導通して第二の副トランジスタのベース電流を ′
バイパスする第三の副トランジスタを備えることに工っ
て達成される。
て直列に接続される二つの副トランジスタの接続中点に
主トランジスタのベースが接続すれ、第一の副トランジ
スタのエミッタから主トランジスタのベース電流を供給
して主トランジスタを導通状１１Ｋ Ｌ、第二の副トラ
ンジスタが主トランジスタのベース電流をバイパスして
主トランジスタを遮断状態にするものにおいて、第一の
副トランジスタのエミッタに直列に接続されそのニオツ
タ接合に対する逆電流を阻止するダイオードおよび第二
の副トランジスタが主トランジスタと同等以上の耐圧特
性を有し、かつ第二の副トランジスタのコレクタ、エミ
ッタ間電圧が補助電源の電圧↓シ高く主電源のＩ電圧よ
）十分低い値にある時、、−″ に導通して第二の副トランジスタのベース電流を ′
バイパスする第三の副トランジスタを備えることに工っ
て達成される。
以下図を引用して本発明の実施例について説明する・各
図において、 Ｉｌｌ 、１１１１２図と共通の部分に
は同一の符号が付されている。第３図に示す回路か１１
１図の回路と異なる点はトランジスタ２３のエミッタに
直列に層方向がそのエミッタ接合と□同じ向きのダイオ
ード３２が接続されていることと、トランジスタ２４の
コレクタとエミッタに並列に抵抗】５および１６が接続
されさらにその抵抗１０に並列に別のトランジスタ２５
のベース。
図において、 Ｉｌｌ 、１１１１２図と共通の部分に
は同一の符号が付されている。第３図に示す回路か１１
１図の回路と異なる点はトランジスタ２３のエミッタに
直列に層方向がそのエミッタ接合と□同じ向きのダイオ
ード３２が接続されていることと、トランジスタ２４の
コレクタとエミッタに並列に抵抗】５および１６が接続
されさらにその抵抗１０に並列に別のトランジスタ２５
のベース。
エミッタが接続されていること、ならびにトランジスタ
２５のコレクタがトランジスタ２２のエミッタに接続さ
れていることである。この場合ダイオード３２およびト
ランジスタ２４には、その耐圧特性はパワートランジス
タ２１の耐圧特性と同等以上のものを選定する。従って
このダイオード３２は、トランジスタ２１のコレクタ、
ベース間の短絡にぶる過電圧からトランジスタ２３、抵
抗１４．１２′ｆｃ守る。従来の回路では、トランジス
タ２４にはトランジスタ２１にくらべて耐圧の著しく低
いもの音便用していたが、本発明ではやは９過電圧破壊
を防止するためトランジスタ２１と同等以上の耐圧特性
のあるものが使用される。を良抵抗１５．１６およびト
ランジスタ２５ｔ−追加することによシ、トランジスタ
２４が導通状態にある時トランジスタ２１のコレクタ、
エミッタ間の短絡により第印図に点線で示す上うな過電
流１．が流れてトランジスタ２４が破壊することを防止
する。
２５のコレクタがトランジスタ２２のエミッタに接続さ
れていることである。この場合ダイオード３２およびト
ランジスタ２４には、その耐圧特性はパワートランジス
タ２１の耐圧特性と同等以上のものを選定する。従って
このダイオード３２は、トランジスタ２１のコレクタ、
ベース間の短絡にぶる過電圧からトランジスタ２３、抵
抗１４．１２′ｆｃ守る。従来の回路では、トランジス
タ２４にはトランジスタ２１にくらべて耐圧の著しく低
いもの音便用していたが、本発明ではやは９過電圧破壊
を防止するためトランジスタ２１と同等以上の耐圧特性
のあるものが使用される。を良抵抗１５．１６およびト
ランジスタ２５ｔ−追加することによシ、トランジスタ
２４が導通状態にある時トランジスタ２１のコレクタ、
エミッタ間の短絡により第印図に点線で示す上うな過電
流１．が流れてトランジスタ２４が破壊することを防止
する。
すなわちトランジスタ２５はトランジスタ２４のコレク
タ、エミッタ間電圧が補助電源２の電圧より高く、主電
源ｌの電圧よシ十分低い電圧で導通状態になるように抵
抗１５．１６によって設定されており、これによシペー
ス回路への過電圧印加時にトランジスタ２２のエミッタ
から供給されるトランジスタ２４のベース電流をバイパ
スしてトランジスタ２４を遮断状態にする。
タ、エミッタ間電圧が補助電源２の電圧より高く、主電
源ｌの電圧よシ十分低い電圧で導通状態になるように抵
抗１５．１６によって設定されており、これによシペー
ス回路への過電圧印加時にトランジスタ２２のエミッタ
から供給されるトランジスタ２４のベース電流をバイパ
スしてトランジスタ２４を遮断状態にする。
第４因はそのような過電圧の検出によるトランジスタ２
５の導通動作を確実にするため、トランジスタ２５のベ
ース回路に所定のツェナ電圧を有するツェナダイオード
４を追加した偽を示す・ツェナダイオード４の代）に酸
化亜鉛バリスタなどＯ定電圧素子を用いることも可能で
ある。
５の導通動作を確実にするため、トランジスタ２５のベ
ース回路に所定のツェナ電圧を有するツェナダイオード
４を追加した偽を示す・ツェナダイオード４の代）に酸
化亜鉛バリスタなどＯ定電圧素子を用いることも可能で
ある。
以上述ぺ′ｆＩ−ように１本発明は主トランジスタが破
壊などによってコレクタ、ベース間が短絡となシそのコ
レクタに加わっていた電圧がベース回路に加わつ←た場
合にその電圧に耐えるダイオードおよび王トランジスタ
のペース電流バイパス用トランジスタによって阻止する
とともに１バイパス用トランジスタに過電流が流れるの
を防ぐために過電圧印加時にそのトランジスタｔ−遁断
状態にするようにそのペース電ｆＩ１．ｔ−バイパスす
るトランジスタを追加するものである。これによって主
トランジスタのターンオフ時間を早くするベース、エミ
ッタ逆バイアス効果會妨げることなく高周波特性が維持
できるので、特に高い電圧が印加されるパワートランジ
スタのベース回路に極めて有効に適用できる。
壊などによってコレクタ、ベース間が短絡となシそのコ
レクタに加わっていた電圧がベース回路に加わつ←た場
合にその電圧に耐えるダイオードおよび王トランジスタ
のペース電流バイパス用トランジスタによって阻止する
とともに１バイパス用トランジスタに過電流が流れるの
を防ぐために過電圧印加時にそのトランジスタｔ−遁断
状態にするようにそのペース電ｆＩ１．ｔ−バイパスす
るトランジスタを追加するものである。これによって主
トランジスタのターンオフ時間を早くするベース、エミ
ッタ逆バイアス効果會妨げることなく高周波特性が維持
できるので、特に高い電圧が印加されるパワートランジ
スタのベース回路に極めて有効に適用できる。
１！ＩＩ！ｉ￥ｌＦｉ従来のパワートランジスタペース
回路の一例、第２図はその改良例をそれぞれ示す圓略図
、第３図は本発明の一実施例、１！４図は別の案１・・
・主電源、２・・・補助電源、１１，１２，１３゜１４
．１５．１６・・・抵抗、２１・・・主トランジスタ、
２２．２３，２４．２５ ・・・副トランジスタ、３
２・・・ダイオード。 ？ ｆ 目 丁 ２Ｉ！１ ３ Ｔ ３ 同 ３ ’Ｔ４１
回路の一例、第２図はその改良例をそれぞれ示す圓略図
、第３図は本発明の一実施例、１！４図は別の案１・・
・主電源、２・・・補助電源、１１，１２，１３゜１４
．１５．１６・・・抵抗、２１・・・主トランジスタ、
２２．２３，２４．２５ ・・・副トランジスタ、３
２・・・ダイオード。 ？ ｆ 目 丁 ２Ｉ！１ ３ Ｔ ３ 同 ３ ’Ｔ４１
Claims (1)
- １）コレクタ、エミッタ間に主電源の電圧が負荷抵抗を
介して印加される主トランジスタのベースが補助！源に
エミッタおよびコレクタによって直列Ｋｉ［される二つ
の副トランジスタの接続中点Ｋｌ！絖され、ＩＩ−の副
トランジスタのエミッタから主トランジスタのペース電
流を供給して主トランジスタを導通状態にし、第二の副
トランジスタが主トランジスタのペース電流をバイパス
して主トランジスタを遮断状態にするものにおいて、第
一の副トランジスタのエミッタに直列に接続されそのエ
ミッタ接合に対する逆電流を阻止するダイオードおよび
第二の副トランジスタが主トランジスタと同等以上の耐
圧特性を有し、かつ第二の副トランジスタのコレクタ、
エミッタ間電圧が補助電源のＷ１圧より高く主電源の電
圧より十分低い値にある時に導通して第二の副トランジ
スタのベース電流をパイ−バスする第三の副トランジス
タヲ備えたこと１−４９黴とするトランジスタのベース
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005539A JPS58123211A (ja) | 1982-01-19 | 1982-01-19 | トランジスタのベ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005539A JPS58123211A (ja) | 1982-01-19 | 1982-01-19 | トランジスタのベ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123211A true JPS58123211A (ja) | 1983-07-22 |
Family
ID=11613992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005539A Pending JPS58123211A (ja) | 1982-01-19 | 1982-01-19 | トランジスタのベ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123211A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114614A (ja) * | 1984-11-08 | 1986-06-02 | Mitsubishi Electric Corp | アナログ・スイツチ回路 |
| JPH08226953A (ja) * | 1993-04-05 | 1996-09-03 | Hitachi Ltd | 論理パッケージ診断方式 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265650A (en) * | 1975-11-28 | 1977-05-31 | Hitachi Ltd | Switching circuit |
| JPS54116652A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Logical circuit provided with output protective circuit |
| JPS5537129A (en) * | 1978-09-06 | 1980-03-15 | Nippon Soda Co Ltd | Urokinase adsorbent, and preparation of high purity urokinase using the same |
-
1982
- 1982-01-19 JP JP57005539A patent/JPS58123211A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265650A (en) * | 1975-11-28 | 1977-05-31 | Hitachi Ltd | Switching circuit |
| JPS54116652A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Logical circuit provided with output protective circuit |
| JPS5537129A (en) * | 1978-09-06 | 1980-03-15 | Nippon Soda Co Ltd | Urokinase adsorbent, and preparation of high purity urokinase using the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114614A (ja) * | 1984-11-08 | 1986-06-02 | Mitsubishi Electric Corp | アナログ・スイツチ回路 |
| JPH08226953A (ja) * | 1993-04-05 | 1996-09-03 | Hitachi Ltd | 論理パッケージ診断方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0510522Y2 (ja) | ||
| US3582713A (en) | Overcurrent and overvoltage protection circuit for a voltage regulator | |
| JPH08139528A (ja) | トランジスタ保護回路 | |
| JPH07176682A (ja) | 過電圧保護回路 | |
| JPH0121703B2 (ja) | ||
| JPH0311575B2 (ja) | ||
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| JPS58123211A (ja) | トランジスタのベ−ス回路 | |
| JPH0313770Y2 (ja) | ||
| KR100195527B1 (ko) | 전력 공급기의 과잉 음전압에 대한 집적회로용 보호회로 | |
| US5210675A (en) | Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit | |
| JPH05505862A (ja) | 短絡から保護される、例えば自動車のための点火出力段であるトランジスタ出力段 | |
| JPS62209916A (ja) | 比較器 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH05207647A (ja) | サージ吸収回路 | |
| JPS6057247B2 (ja) | 増幅器の保護回路 | |
| JPS58110072A (ja) | 半導体装置 | |
| JPS62295448A (ja) | 静電気に対する保護装置を備えた集積回路 | |
| SU1078551A1 (ru) | Устройство управлени с защитой от короткого замыкани | |
| JP3023484U (ja) | 電源回路の出力電圧制御回路における過電流保護回路 | |
| SU1460771A1 (ru) | ТТЛ-элемент | |
| RU2024180C1 (ru) | Устройство для управления электродвигателем постоянного тока | |
| JP2533432B2 (ja) | 位相検出回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH0510846B2 (ja) |